VERILOG

关注235人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关标签

关注此标签的用户

  • huihua001

    huihua001

  • yzdxzhangbo

    yzdxzhangbo

  • zyx818102

    zyx818102

  • dqly5

    dqly5

  • gaofei207

    gaofei207

  • jinwandalaohu

    jinwandalaohu

  • lixiang69

    lixiang69

  • fangmailbox

    fangmailbox

  • 太阳系的天体

    太阳系的天体

  • qmei2008

    qmei2008

  • asklaibao

    asklaibao

  • szhr998

    szhr998

  • neomissing

    neomissing

  • EasierDX

    EasierDX

  • martian618

    martian618

  • probigfat

    probigfat

  • liubeihua

    liubeihua

  • Matthew2018

    Matthew2018

  • walk_bird

    walk_bird

  • Fillmore

    Fillmore

热门活动

更多

课程视频

更多