VERILOG

关注204人关注
我要报错
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

相关标签

关注此标签的用户

  • 杨文卿

    杨文卿

  • baplmqj

    baplmqj

  • 林翊宸爸爸

    林翊宸爸爸

  • 孙玉其

    孙玉其

  • yang316323692

    yang316323692

  • xiaofei558008

    xiaofei558008

  • racoy

    racoy

  • af10000

    af10000

  • heilongqq

    heilongqq

  • masmin

    masmin

  • xudaofu

    xudaofu

  • zchong

    zchong

  • 情歌被打败

    情歌被打败

  • sw小位

    sw小位

  • yangbingru

    yangbingru

  • 神经男

    神经男

  • paranoea2018

    paranoea2018

  • stm32jy

    stm32jy

  • 季冬

    季冬

  • ddllxxrr

    ddllxxrr

热门活动

更多

课程视频

更多