在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来状态有关者都叫时序逻辑电路。时序逻辑电路结构示意图如图2-41所示。时序逻辑电路的状态是靠具有存储功能的触发器所组成的存储电路来记忆和表征的。
西广哦
18713271819cxy
王洪阳
yu753717695
yangjirj
hsj1998
美味的鸡
youryanglin
lch0756
txguanhua
我的电子世界
你父亲
房脊上的老猫
jzyaitcx10000
chris527
十字路口十字路
onecrazy
shinwind
gaojian19961214
lxfzjl
漂流大帅哥
PaulYung
niaide
jhw7120
wuton
ccccccws
ggxhu12
liqinglong1023
忘情一剑
高拓电子科技
