-
基于FPGA的高速流水线浮点乘法器设计与实现
1 引言 在数字化飞速发展的今天，人们对微处理器的性能要求也越来越高。作为衡量微处理器 性能的主要标准，主频和乘法器运行一次乘法的周期息息相关。因此，为了进一步提高微处 理器性能，开发高速高精度的乘法器
-
基于FPGA的高速流水线浮点乘法器设计与实现
1引言在数字化飞速发展的今天，人们对微处理器的性能要求也越来越高。作为衡量微处理器性能的主要标准，主频和乘法器运行一次乘法的周期息息相关。因此，为了进一步提高微处理器性能，开发高速高精度的乘法器势在必行
-
基于FPGA的WALLACE TREE乘法器设计
摘要：为了使基于FPGA设计的信号处理系统具有更高运行速度和具有更优化的电路版图布局布线，提出了一种适用于FPGA结构的改进型WALLACE TREE架构乘法器。首先讨论了基于标准单元3：2压缩器的改进型6：4压缩器，根据FP
-
高速可扩展的Montgomery乘法器设计方案
本文提出一种高速可扩展的Montgomery乘法器设计方案，该方案是在Tenca提出的Booth-8 Montgomery模乘法器的基础上，采用Booth-64编码进行改进，使速度平均提高了48%。同时对数据通路进行了优化，使得流水线数据通路的
-
一种用于PFC的模拟乘法器设计
为了实现变频控制，产生一个与输入信号同频同相的电压信号，使输入电流跟随输入电压，设计了一种基于BCD工艺的模拟乘法器，并阐述了该电路设计的工作原理和结构。该乘法器应用于电流控制的功率因素校正电路，具有0～3 V的输入信号范围，采用上华0．6μm BCD工艺设计，并用Cadence spectre仿真器进行仿真。仿真结果表明，输出波形是一个半正弦波，并且和输入同频同相，幅度达到1．2 V。
