当前位置:首页 > 制程
  • 帕特·基辛格履新英特尔公司 CEO

    帕特·基辛格履新英特尔公司 CEO

    英特尔公司 2 月 15 日正式完成 CEO 过渡,帕特·基辛格上任成为英特尔公司创立以来第八任 CEO。基辛格是一位成就卓著的 CEO 和业界资深人士,拥有四十余年的技术资历和领导经验,包括他从业以来在英特尔服务的 30 年。 对于回归领导英特尔,基辛格表示:“作为新任 CEO 我非常兴奋,因为我们有机会让英特尔这一伟大形象再放光彩,英特尔对于方方面面的技术都至关重要,并将继续引领未来。因为我相信英特尔拥有宝库般的技术专家和技术资源,而最终它的核心 DNA 将使英特尔成为未来的技术领导者。作为一名技术专家,同时内心也是一名极客,我很高兴能在领导岗位上,助力将这家伟大公司所拥有的激情、历史和机遇带到前所未有的高度。我们最美好的日子就在前方。”

    时间:2021-02-20 关键词: Intel 制程

  • 英特尔 CEO 帕特·基辛格(Pat Gelsinger)致员工的一封信

    英特尔 CEO 帕特·基辛格(Pat Gelsinger)致员工的一封信

    帕特·基辛格于 2021 年 2 月 15 日正式担任英特尔首席执行官,他向所有员工发送了以下这封信: 帕特·基辛格(Pat Gelsinger) 大家好! 今天,我很高兴以英特尔这一标志性企业的 CEO 身份写这封信。自 50 多年前创立以来,英特尔一直是创新的引擎。在很多方面,它就像我的家一样。我常说,我就是在这里长大的,充满着壮志雄心和坚定信念,相信科技的力量能造福地球上每个人。在戈登·摩尔、罗伯特·诺伊斯和安迪·格鲁夫的领导和启迪下,我很兴奋能在这里开启我梦想的事业。 于是,我们走到一起。今天,我们的产业正在飞速发展。技术对人类的重要性前所未有。一切都在数字化,四个关键的超级力量:也就是云、5G 驱动的移动性、人工智能和智能边缘,它们将超越并改变整个世界。英特尔是唯一一家在智能芯片、平台、软件、架构、设计、制造和规模化方面,均拥有广泛而深厚实力的半导体公司,我们的客户需要充分抓住这些机遇来驱动其下一代创新。 我坚信,我们能够在这个风云变幻的环境中成为世界领先的半导体公司,并为创新和技术引领的新时代开辟航道。要抓住这一巨大机遇,我们必须重点做好四方面工作: ●在我们所竞争的每一个业务领域都成为引领者。我们必须走在客户需求的前面,在激烈的市场竞争中行动更加敏捷,并证明我们的产品、路线图和制造能力所带来的差异化价值。 ●完美地履行我们的承诺。客户在开发未来的产品和制定未来战略时,必须能够倚赖英特尔。我们必须积极进取去设定目标,再次赢取市场和行业领导地位,这些目标必须能够达成,且必须以最高的质量来完成。 ●大胆、快速、充满激情地创新。通过我们无可比拟的知识产权、工程人才以及对新一代计算架构的研究,我们将成为整个行业持续创新之源。 ●重新焕发我们的文化活力,以吸引并激励全球最优秀的工程师和技术专家。英特尔必须是全球最优秀的人才实现梦想的地方。我们需要用一种充满活力、包容开放的文化,来释放我们的巨大能量和潜力。我们需要恢复一些格鲁夫式的纪律,推动直接、透明、数据驱动的决策以及负责制。 能与才华横溢的全球员工合作,我备感兴奋和荣幸,我期待着与你们所有人交流。我已经在持续努力加快熟悉业务情况,并将在接下来的几周里继续优先安排我的大部分时间来倾听和学习。我会在这个过程中持续更新、经常分享,敬请期待。 我深知,英特尔最好的时光就在前方。让我们共同奋进前行!

    时间:2021-02-20 关键词: Intel 制程

  • 上海:争取集成电路12纳米先进工艺规模量产

    据财联社消息,2021年的上海两会上,上海发改委提交的报告透露了多个重要信息。 其中,在集成电路方面,上海争取集成电路12纳米先进工艺规模量产。 尽管财联社的报道并未提及量产的具体情况,不过有媒体报道称,该12纳米先进工艺或是中芯国际位于上海的中芯南方的新工艺。 据了解,中芯南方2016年12月成立于上海,为中芯国际“12英寸芯片SN1项目”的实施主体,该项目总投资90.59亿美元,工艺技术水平为14纳米及以下,规划月产能3.5万片,是中国大陆第一条FinFET工艺生产线,也是中芯国际14纳米及以下先进工艺研发和量产的主要承载平台。 中芯国际联席首席执行官梁孟松早在2019年中就曾表示,FinFET研发进展顺利,12nm工艺开发进入客户导入阶段,下一代FinFET研发在过去积累的基础上进度喜人。上海中芯南方FinFET工厂顺利建造完成,开始进入产能布建。 截至2019年12月31日,中芯南方运营的12英寸先进制程产线处于试生产阶段。 来源:全球半导体观察 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2021-01-28 关键词: 集成电路 制程

  • 中芯国际迎来“技术大神”,联席CEO却要辞职?官方回应!

    中芯国际迎来“技术大神”,联席CEO却要辞职?官方回应!

    近日,报道显示,蒋尚义要再次加盟中芯国际,中芯国际两位联席CEO赵海军、梁孟松将直接向蒋尚义汇报。值此之际,梁孟松却表示将要发出辞呈。 网传梁孟松对12月9日被董事长周子学告知。他直言,在公司董事会和股东会通过蒋尚义提名任职之后,将正式提出辞呈。 12月16日早间,中芯国际发公告表示,董事会注意到,有媒体报道本公司执行董事及联合首席执行官梁孟松拟辞任本公司职务的消息,并且本公司已知悉梁孟松其有条件辞任的意愿。 公告显示,中芯国际目前正积极与梁孟松核实其真实辞任之意愿,公司任何最高管理层人事变动,以公告为准。 信息显示,2016年12月蒋尚义曾正式加入中芯国际,任职第三类独立非执行董事,于2019年6月21日辞任。随后,蒋尚义加盟武汉弘芯,出任CEO。总计划投资1280亿元的武汉弘芯半导体,是湖北省近两年新建的一个集成电路项目,曾被省、市两级列为重大在建项目。然而今年11月,央视曝光,该项目已成为“烂尾”项目。2020年11月17日,蒋尚义发布律师函声明,已于6月因个人原因辞去武汉弘芯一切职务,弘芯也接受了此辞呈。 蒋尚义曾担任台积电研发副总裁和共同首席运营官(COO)等职务。在台积电任职期间, 蒋尚义牵头了0.25um,0.18um,0.15um,0.13um,90nm,65nm,40nm,28nm,20nm,以及16nm FinFET 等关键节点的研发,使台积电的行业地位从技术跟随者发展为技术引领者。 梁孟松方面,则是半导体圈“排名前十的行业顶尖人才”,曾一举助力台积电、三星成为全球晶圆厂代工市场的巨头,被业内称为“半导体行业的传奇”。2017年,梁孟松正式加入中芯国际,与原CEO赵海军共同作为联席CEO,主导14nm工艺。 公开资料以及知情人士的透露,在过去十多年间,中芯国际的“高管内斗”问题一直存在。9年前,时任中芯国际CTO的杨士宁与彼时CEO王宁国之间发生内斗,结果导致两人一起“出局”。前面也说到,现任联席CEO的梁孟松与赵海军之间也是一直被传“不合”,兼之此次蒋尚义的回归直接导致梁孟松提出离职。

    时间:2020-12-16 关键词: 中芯国际 制程

  • 宣布7nm延期后 Intel重组研发及制程部门:原首席工程官离职

    宣布7nm延期后 Intel重组研发及制程部门:原首席工程官离职

    从华尔街的反应来看,资本市场对于Intel上周宣布7nm因为工艺缺陷延期至少6个月报以失望之情,尽管详细的技术细节还不得而知,但Intel内部已经痛定思痛,决定改变了。 具体来说,原技术、系统、架构和客户事业部(TSCG)将拆分成5个小事业部,全部直接向CEO Bob Swan(司睿博)汇报。与此同时,原Intel首席工程研发官、TSCG总裁Murthy Renduchintala博士将于下周(8月3日)从公司离职。Intel表示,此举旨在改进制程技术的执行重点和问责制。 其中,新拆的五个事业部将分别负责技术开发(主要是下一代先进制程节点,Ann Kelleher博士领导)、制造和运营(Keyvan Esfarjani领导,主要着眼工厂产能提高和保障)、设计研发(Josh Walden暂时负责,着眼于技术制造和平台研发)、架构/软件及图形(Raja Koduri继续负责)和供应链(Randhir Thakur继续负责)。 毋庸置疑的是,此次内部重组与7nm延期不无关系。事实上这已经是Intel几个月来的第二次重组了,上一次是Jim Keller个人原因离职后做出的。 资料显示,Murthy Renduchintala博士2015年加入Intel,是前CEO科再奇的心腹,并成长为TSCG负责人。

    时间:2020-08-17 关键词: 研发 7nm 延期 Intel 制程

  • 英特尔没输!将用这些重磅技术“渡劫”!

    英特尔没输!将用这些重磅技术“渡劫”!

    自从英特尔2020年Q2财报中证实,7nm发布日期延期半年,量产推迟近一年后,业界对于英特尔的讨论的声音越来越大,一方面,交火目标集中在14nm和10nm的制程更替不符合 “Tick-Tock”的规律;另一方面,竞争对手不断压缩制程精度的数字大小,从数字上来看Intel的比竞争对手大。 作为称霸半导体各大榜单的“老大”,其实这半年过的很辛苦,从股价被反超再到有人质疑IDM模式,许多应当凭心对比整财年营收、净利或从整体分析的点,都被无限放大,并被人称“英特尔输了”。 事实上,延期背后其实还潜藏着更令人期待的革新。就在昨夜,英特尔放出大招,在2020年架构日上公布下一代“Tiger Lake”将用到升级版的10nm SuperFin技术,并顺势发布了1个全新封装技术和5个全新架构和配套软件革新! 英特尔真的如大家分析的一样远远甩到后排去了吗?21ic家今天来详细剖析一下业界较为集中交火的几个点。 01 英特尔到底发布了哪些重磅产品? 作为IDM厂商,最大的优势便是能够一条线生产“产业链”的所有器件,而扎根于英特尔的“六大技术支柱”:制程和封装、架构、内存和存储、互连、安全、软件。 也就是说,与数据处理相关的所有器件都被英特尔承包了,越来越讲求整体协同的半导体行业,整套的方案必然能发挥出更加出色的性能,毕竟“没有人比我更懂我自己”。 “六大技术支柱”也是本次发布会围绕的重点,具体发布的技术为: 1、制程:10nm SuperFin技术 这是一项可以完美媲美制程节点转换的技术,是一项从通道到互连的整个过程堆栈的创新,是英特尔增强型FinFET晶体管与Super MIM(Metal-Insulator-Metal)电容器的结合,将用于“Tiger Lake”的英特尔下一代移动处理器中。 值得一提的是,Tiger Lake正在生产中,OEM的产品将在假日季上市。 图1:SuperFin和Tiger Lake相辅相成 2、封装:“混合模式”测试芯片 当今大多数封装技术中使用的是传统的“热压结合(thermocompression bonding)”技术,混合结合是这一技术的替代品。 之前21ic家也曾经介绍过英特尔封装的两“巨星”:其一是,EMIB、Foveros和两个技术相结合的Co-EMIB技术,主要是将超过两个不同的裸片进行水平或垂直方向的叠加;另一个便是全方位互连技术(ODI),该技术可以为上下两片裸片协调做到面积统一。 如今英特尔最新发布的“混合模式”这项新技术,能够加速实现10微米及以下的凸点间距,提供更高的互连密度、带宽和更低的功率。 使用“混合结合(Hybrid bonding)”技术的测试芯片已在2020年第二季度流片。 图2:英特尔封装技术路线图 3、架构:CPU+独立GPU+FPGA+AI加速器 ①    Willow Cove架构: 这项架构主要针对的是最新处理器技术和10nm SuperFin技术,是英特尔的下一代CPU微架构,在Sunny Cove架构的基础上,提供超越代间CPU性能的提高,极大地提升了频率以及功率效率。 值得注意的是,这一架构重新设计了缓存体系结构,引入到了更大的非相容1.25MB MLC中,并通过英特尔控制流强制技术(Control Flow Enforcement Technology)增强了安全性。 从结构上看,通过保持低延迟的双环微架构、50%的LLC增加到非Cache,光纤的相干带宽增加了2倍以上;从内存上看,双存储子系统和高达86GB/s的内存带宽增加了整个内存子系统的可用带宽,支持LP4x-4267、DDR4-3200,最高支持LP5-5400体系结构,另外英特尔®总内存加密技术可抵御硬件攻击。 图3:Willow Cove架构 图4:Willow Cove架构的结构和内存 ②    Tiger Lake CPU架构: 最新架构Tiger Lake最大的亮点就是,它是第一个SoC架构中采用全新 Xe-LP图形微架构。得益于此,可以对CPU、AI加速器进行优化,将使CPU性能得到超越一代的提升,并实现大规模的AI性能提升、图形性能巨大飞跃,以及整个SoC 中一整套顶级 IP,如全新集成的Thunderbolt 4。 图5:Tiger Lake的结构和内存 ③    混合架构: Alder Lake是英特尔的下一代采用混合架构的客户端产品。Alder Lake将结合英特尔即将推出的两种架构——Golden Cove和Gracemont,并将进行优化,以提供出色的效能功耗比。 ④    Xe 图形架构 Xe图形架构系列产品便是英特尔最新推出的独立显卡所使用的架构,目前首款基于Xe架构的独立图形显卡DG1已投产,并有望按计划于2020年开始交付;而首款针对数据中心的显卡SG1(Server GPU)很快将会投产,并在今年晚些时候发货,是4个DG1的聚合。 独立显卡Xe架构一共有三种定位: ● Xe-LP(低功耗):定位为PC和移动平台最高效架构,DG1便是基于此种架构。最高配置EU单元多达96组,新架构设计上包括异步计算、视图实例化、采样器反馈、带有AV1的更新版媒体引擎以及更新版显示引擎等;在软件优化方面,将通过新的DX11路径和优化的编译器对驱动进行改进。 ● Xe-HP:定位为数据中心级、机架级媒体性能架构,能够提供GPU可扩展性和AI优化,Xe HP将于明年推出。涵盖了从一个区块(tile)到两个和四个区块的动态范围的计算,其功能类似于多核GPU。 ● Xe-HPG:定位为专用于游戏优化的微架构,Xe-HPG预计将于2021年开始发货。技术参数上,添加了GDDR6的新内存子系统提高性价比,支持光线追踪。是利用Xe-HP的扩展性,结合了Xe-LP的微架构变体。 图6:Xe架构中三种微架构 ⑤    数据中心架构 包括Ice Lake、Sapphire Rapids、224G-PAM4 TX收发器。 ● Ice Lake是首款基于10nm的英特尔至强可扩展处理器,预期将于2020年底推出。 ● Sapphire Rapids是英特尔基于增强型SuperFin技术的下一代至强可扩展处理器,将提供领先的行业标准技术,包括DDR5、PCIe Gen 5、Compute Express Link 1.1等,预计将于2021年下半年开始首批生产发货。 ● 英特尔现在拥有世界上第一台下一代224G-PAM4 TX收发器,展现了其在先进FPGA技术上的不断创新和连续三代收发器领域的领先地位。 4、软件:oneAPI Gold版本 oneAPI Gold版本将于今年晚些时候推出,为开发人员提供在标量、矢量、距阵和空间体系结构上保证产品级别的质量和性能的解决方案。英特尔于7月发布了其第八版的oneAPI Beta,为分布式数据分析带来了新的功能和提升,包括渲染性能、性能分析以及视频和线程文库。 DG1独立GPU当前在英特尔®DevCloud上可供部分开发人员使用,其中包含DG1文库和工具包,来使他们能够在拥有硬件之前就开始使用oneAPI编写DG1相关的软件。 图7:oneAPI 整体框架 02 仍然是围绕数据进行创新 上文也有提及在先进制程上的两大交火点,诚然,先进制程数字做的越来越好看,也是先进的一种表现,但英特尔所考虑的方向并非如此。 为何自从14nm后,便没有遵循“Tick-Tock”规律?根据英特尔的解释,在技术升级上,英特尔考虑的是市场的用量和数据的需求量。现如今,在5G、AIoT以及数据中心的高速发展下,数据量到2025年会暴增到175ZB,市场需求的并不是单一节点的制程升级,而是XPU+存储+先进封装+的一整套数据解决方案。 这种数据解决方案也就照应了英特尔之前反复强调的:“英特尔早已不再只是一家以PC为中心的公司,而是转变为以数据为中心的公司。” 21ic家认为,一味较真制程精度数字大小并不是评判性能的唯一标准,英特尔的IDM模式的优势在于整套系统发挥的性能。 单拿最新的Tiger Lake这一SoC架构来说,高达112Gbps的先进封装技术、媲美节点转换的10nm SuperFin技术、高达96个执行单元的Xe图形架构、约86GB/s内存带宽、高斯网络加速器GNA 2.0专用IP、CPU上集成PCIe Gen 4……这些统统都放在一个SoC架构中,单做加法就早已远超同级产品水平,何况这种架构还进一步突破了性能。 除此之外,无论是性能上来讲,还是从稳定性、适配性、更替性上来说,一整套方案都具有天生的优势。另外,整套系统的协同作战还有一个好处,即开发者可用一套软件一站开发,这便是oneAPI,随着版本更迭至Gold,全新架构也都被囊括其中。 当然,这也不是说制程节点就没有必要发展了,接下来就剖析一下英特尔最新发布的SuperFin技术。 03 反复打磨的精品10nm制程 时下先进制程技术方面,使用的均为FinFET(Field-effect transistor)技术,7nm是FinFET的物理极限,但得益于深紫外(DUV)和极紫外(EUV),制程得以突破7nm、5nm,另外台积电还表示,决定仍让3nm制程维持FinFET架构。 而从3nm切换2nm这个阶段,由于晶体管沟道进一步缩短,FinFET结构将会遭遇量子隧穿效应的限制。业界普遍认为GAA-FET(gate-all-around Field-Effect Transistor)将会是3nm FinFET之后的路。 不过在这一过程中,FinFET其实在技术上仍然有完善的空间,且不说要到2nm阶段才要转向新的设计,何况早有证实,英特尔10nm性能与台积电7nm性能相当。在技术加持下,英特尔的10nm SuperFin性能或许比想象中还要更强大。 SuperFin其实是两种技术的叠加,即Super MIM(Metal-Insulator-Metal)电容器+增强型FinFET晶体。 从参数上来看,增强型FinFET拥有M0和M1处关键层0.51倍的密度缩放、单元更小晶体密度更高、通孔电阻降低2倍、最低的两个金属层提高5-10倍电迁移。 图8:FinFET的革新 而在Super MIM方面,使用新型薄壁阻隔将过孔电阻降低了30%,从而提升了互连性能表现;与行业标准相比,在同等的占位面积内电容增加了5倍,从而减少了电压下降,显著提高了产品性能。 该技术由一类新型的“高K”( Hi-K)电介质材料实现,该材料可以堆叠在厚度仅为几埃厚的超薄层中,从而形成重复的“超晶格”结构。 这是一项行业内领先的技术,领先于其他芯片制造商的现有能力。 图9:SuperMIM技术被应用 事实上,2011年起Intel便率先在第三代酷睿处理器上使用22nm FinFET,引导FinFET成为主流。不难发现,英特尔继续推进FinFET技术改良,反复打磨10nm制程,保证在这一制程节点取胜后再稳步进入下一制程节点。 但仍需注意的是,制程在命名之中也存在一些“猫腻”,这被行业人士称之为“纳米游戏”。2017年,Intel时任工艺架构和集成总监Mark Bohr便发文呼吁晶圆厂商们要建立一套统一的规则来给先进的制程命名,需要注意的是Mark Bohr还是电气与电子工程师协会(IEEE)的院士,并荣获2012年IEEE的西泽润一奖和2003年IEEE的安迪·格鲁夫奖。 简单来说,代工厂的纳米节点命名和英特尔所命名的并不能直接进行比较。20世纪60年代到90年代末,制程节点指的还是栅极长度,但其实从1997年开始,栅极长度和半节距就不再与过程节点名称匹配,之后的制程节点只是代表着摩尔定律所指的晶体管密度翻倍。 很多情况下,即使晶体管密度增加很少,仍然会为自己制程工艺命名新名,但实际上并没有位于摩尔定律曲线的正确位置。 实际上,英特尔确实在2017年引入了晶体管每平方毫米以及SRAM单元尺寸作为客观的对比指标,台积电7nm为90 MTr/mm2,而英特尔的10nm为100 MTr/mm2,这也就能解释为什么英特尔的10nm和7nm性能相当。 台积电营销负责人Godfrey Cheng其实曾经也亲口承认,从0.35微米开始,工艺数字代表的就不再是物理尺度,而7nm/N7只是一种行业标准化的属于而已,此后还会有N5等说法。同时,他表示也确实需要寻找一种新的语言来对工艺节点进行描述。 但从另一个角度来说,在引入SuperFin技术之前,英特尔10nm技术便与台积电7nm性能相当,所以大胆猜测在引用这项技术之后,或许能够媲美6nm也不是不可能。而这项搭载这项技术的Tiger Lake正在生产中,OEM的产品将在假日季上市,所以说英特尔其实在制程上并没有落后。 04 从整个生态上来讲 摩尔定律是英特尔的创始人之一戈登·摩尔提出的,当时的理论是每隔18-24个月晶体管数量将增加一倍,而随着技术发展这一发展似乎逐渐放缓;而时至2000年,登纳德缩放比例定律(Dennard scaling)逐渐进入瓶颈,频率很难再进一步改善,此时所有CPU和计算机最多只能到达2~4Ghz的速度,并且维持了10年之久仍未有提升;为提升应用性能,后使用多核CPU,使得问题从硬件转向软件,但由于阿达姆尔定律,效能功率没有办法进一步提升。 到这种境地之下,到底有什么方法“渡劫”?事实上摩尔在提出摩尔定律之时,也提出了在摩尔定律接近物理极限时要转向异构计算。 这也便引申了上文的话题,英特尔面向的一直是数据,实际上单单通过制程精度已然不是增加计算速度最快的方法。 通过英特尔近几年集中发布的新品也不难发现,这几年英特尔反而更贴近FPGA、eASIC、ASIC、AI加速器、独立GPU,而这些恰恰是异构计算中不可或缺的一部分。联结这一切的软件生态,便是oneAPI。 最简单的证明方法就是用一张图来概括如今的英特尔,无论是从营收上逐步靠拢数据业务,还是从整个生态上来讲,英特尔对于数据的整体方案上重视程度越来越高了: 图10:英特尔的六大支柱和各项技术 从英特尔角度来看客户,客户自80年代开始,逐步追求数字化、联网化、移动化、云端化,而未来客户2.0追求的则是沉浸式体验的智能化,这催生了IP/SoC方法论的变更。 过去,单片的SoC开发3-4年,硅片中可以发现数百个错误并且不可重复使用,而通过转变为多个裸片的互连和IP相结合的方式,不仅缩短了研发时间、减少错误率,可复用性也逐渐成为现今最佳的方式。 而这也正是英特尔目前强调的方向,种种优势这也足以说明建立强大生态才是时下最应做好的事情。 图11:IP/SoC方法论正在改变 文行至此,仍需强调,英特尔在制程方面的演进还是跟随市场的需求,其着眼的关键点仍然是整体的生态和良好整体数据处理能力。绕回制程来说,在架构和技术的支持下,英特尔的10nm也远比想象中强大的多,最终的评判标准仍然需要从整套发挥的性能上来讲。

    时间:2020-08-14 关键词: 英特尔 技术专访 xe架构 制程

  • 台积电将启动4nm工艺制程 计划于2022年大规模量产

    台积电将启动4nm工艺制程 计划于2022年大规模量产

    两年前,台积电量产了7nm工艺,今年将量产5nm工艺,这让台积电在晶圆代工领域保持着领先地位。现在3nm工艺也在按计划进行。根据台积电的规划,3nm风险试产预计将于明年进行,量产计划于2022年下半年开始。 7月20日,据外媒报道,台积电还将在5nm和3nm工艺制程之间推出4nm工艺制程。 报道称,台积电在其官网披露的第二季度电话会议中提到了4nm工艺,并表示将启动4nm工艺作为5nm工艺的延伸。此外,4nm工艺将兼容5nm工艺的设计规则,较5nm工艺更有性价比优势,瞄准的是下一波的5nm产品,计划在2022年大规模量产。 据悉,台积电曾表示,3nm沿用FinEFT技术,主要是考量客户在导入5nm制程的设计也能用在3nm制程中,无需面临需要重新设计产品的问题,台积电可以保持自身的成本竞争力,获得更多的客户订单。 报道中指出,3nm工艺将会在2022年下半年大规模量产,4nm工艺作为5nm工艺的延伸,可能会在上半年量产。并且3nm工艺是继5nm之后台积电全新一代的芯片制程工艺节点,与今年的5nm工艺相比,3nm工艺的晶体管密度提高了15%,性能提高了10-15%,能源效率也提高了20-25%。

    时间:2020-08-12 关键词: 工艺 台积电 4nm 制程

  • 台积电将推出 4nm 芯片制程工艺,计划 2022 年大规模量产

    台积电将推出 4nm 芯片制程工艺,计划 2022 年大规模量产

    据国外媒体报道,连续 5 年独家获得苹果 A 系列处理器代工订单的台积电,近几年在芯片制程工艺方面走在行业前列,5nm 工艺已在今年大规模量产,更先进的 3nm 工艺也在按计划推进,计划明年风险试产,2022 年下半年大规模量产。而从台积电新披露的消息来看,在 5nm 工艺和 3nm 工艺之间,他们还将推出 4nm 芯片制程工艺。台积电是在官网所披露的二季度财报分析师电话会议材料中,提及 4nm 工艺的。台积电 CEO、副董事长魏哲家在会上表示,他们将推出 4nm 工艺,作为 5nm 工艺家族的延伸。魏哲家还透露,4nm 工艺将兼容 5nm 工艺的设计规则,较 5nm 工艺更有性价比优势,瞄准的是下一波的 5nm 产品,计划在 2022 年大规模量产。但台积电 4nm 制程工艺计划大规模量产的 2022 年,3nm 工艺也将大规模量产,后者计划量产的时间是 2022 年下半年。4nm 工艺是 5nm 工艺的延伸,3nm 工艺则是 5nm 之后台积电全新一代的芯片制程工艺节点,晶体管密度较 5nm 将提升 70%,运行速度提升 10% 到 15%,能效提升 25% 到 30%。

    时间:2020-08-11 关键词: 台积电 制程

  • 用新的思维方式看待芯片工艺制程

    用新的思维方式看待芯片工艺制程

    芯片的制程从最初的0.35微米到0.25微米,后来又到0.18微米、0.13微米、90nm、65nm、45nm、32nm和14nm。在提高芯片工艺制程的过程中,大约需要缩小十倍的几何尺寸及功耗,才能达到10nm甚至7nm。从苹果与台积电合作到宣布实现5nm芯片只有短短几个月的时间,但真正的问题在于,强调纳米级制程真的重要吗? 几乎人人都专注于较小的数字且在我们的意识中7nm比10nm或14nm更好,但真实情况比这一逻辑要复杂的多。 理论上而言,许多因素都在工艺制程上发挥作用。以7nm为例,更小的几何尺寸意味着每平方毫米有更多的晶体管,意味着更高的密度、时钟、散热设计功耗以及更低的晶体管电压。 台积电和英特尔命名法 看似相同的制程可能也存在差别。台积电所称的10nm对应于英特尔所称的14nm,台积电及其合作伙伴称之为7nm的技术在对于英特尔而言却是接近10nm。 大约18个月前,英伟达推出Nvidia Turing,该芯片是台积电12nm芯片。如果纳米是唯一的度量标准,它就不应与大型Vega Radeon VII卡相抗衡。当然,情况并非如此,因为尽管英伟达在晶体管尺寸、电压和密度上都存在缺点,但仍设法提高了IPC的比率。架构对芯片的成功起着关键的作用。英伟达在12nm的波长范围内获得了更好的性能,而AMD在7nm的波长范围内拥有最高功率的Navi芯片,这就意味着,想要打败英伟达GPU工程高级副总裁Jonah Alben ,是十分困难的。 Nvidia Ampere现在是7纳米,一旦英伟达宣布推出消费类GPU,该如何与7nm制造的AMD下一代大型Navi GPU进行比较将会很有趣。在这种情况下,两家公司的制造几何尺寸相同,但终有一家的速度会更快。 这一切都将取决于架构,使得更好的栅极和芯片模块能够在给定的晶体管数量和总功率下更快地运行工作负载。 预计苹果将于2020年9月发布5nm A13,而高通Snapdragon 875预计将使用相同的工艺制程并于今年晚些时候(最有可能在12月)发布。由于禁令,华为可能会被排除在采用5nm芯片之外,但通常情况下,华为是第一批寻求最小晶体管的客户之一。 由于手机设计受功耗的限制,使得苹果朝着最小的几何尺寸发展。iPhone中,芯片的TDP为2W。相比之下,笔记本电脑可能仍然会通过7至9W TDP进行被动冷却。2W TDP不是很多,这也是为什么苹果、高通和华为在允许的情况下首先追求最小的晶体管的关键原因之一。 较小的几何尺寸可以随着晶体管获得更高的功率而增加电池寿命,并且从几何学上讲,可以在同一表面上放置更多的晶体管。 过去,由于功率TDP的限制,ATI / AMD和英伟达是最早追求最小晶体管的公司。GPU可能会消耗尽可能多的电量,因为总是需要更高的分辨率和帧速率。例如,在60Hz时4K 3840x2160分辨率是Full HD 1920x1080 60 Hz的四倍,计算需求是之前的4倍,而到了8K,其计算需求将比Full HD高四倍,即4倍4K或16倍。 GPU被用于AI和机器学习工作负载的原因之一是它们能够处理大量数据且具有快速的内部互连、快速的内存和大量的带宽。 CPU与晶体管的神话 代号为Matisse的AMD Ryzen 3000系列以7nm 台积电制造而闻名,尽管该芯片的I / O部分以12nm制造。事实上,该芯片的重要组成部分不是7nm,但是几乎每个人都将其CPU称为7nm。I / O控制器包括双通道DDR4内存控制器、PCI Express gen 4.0,集成南桥。南桥部分单独负责两个SATA 6 Gbps端口、四个USB 3.1gen 2端口、LPCIO(ISA)和SPI(用于UEFI BIOS ROM芯片)。 第二代Ryzen 3000(称为Ryzen 3000 XT)将在大约两周内交付,并使用相同的7nm工艺制程。A经AMD证实,其代号为Vermeer(Ryzen 4000)的Zen 3将在2020年 推出,目前看来,将在今年晚些时候推出。 图片源自AMD官网 仅从营销上所提及工艺制程上看,英特尔最新的台式机芯片Comet Lake – S为14nm,考虑到英特尔的14nm主要对应于TSMC的10nm,所以Ryzen 3000 Matisse处理器将更具优势,但是Matisse在游戏和每时钟指令都很重要的大多数单调工作负载中表现不佳,AMD在诸如内核数量更多的渲染等工作负载中胜出。Ryzen 9 3950X有16个内核,并且在渲染上曾击败过的Core i9 10900K(10内核)解决方案。 营销策略在这里起着至关重要的作用,因为事实上,有一定比例的人使用渲染,但是在营销中,关键在于谁获得了最高的CineBench分数。对于最终用户答复电子邮件,编写文档以及观看图片和Netflix而言,16核也起不了多少作用。尤其讽刺的是,再多的内核也无法提升游戏性能。 与英特尔的Comet Lake-S相比,AMD的XT处理器可能会提高单线程和游戏性能,但预计英特尔将随着Rocket Lake-S的发展采用新架构。关于X86架构中Alder Lake异步大小核心方法的第一个传闻,听起来具有开创性。 移动笔记本电脑市场 英特尔首先在Ice Lake上达到10nm,现在追求节能省电的Lakefield,很快就会出现第二代10nm + Tiger Lake。 AMD凭借其移动产品达到7nm制程并于2020年宣布了一系列Ryzen 3至9笔记本电脑解决方案,覆盖10至54W TPD市场。对于AMD而言,7 nm雷诺阿(Renoir)微体系结构是一个巨大的进步,但在大多数重要工作负载上,它仍然无法胜过Ice Lake。 AMD将会继续改善,但是10nm以上的Tiger Lake的初步迹象以及其可以在AAA级游戏(如《战地风云5》)中以1080P运行得很好的事实将给AMD笔记本电脑的研发工作带来更多压力。Tiger Lake已经赢得了50多个设计奖项。 最重要的是,它使用了新的Willow Cove CPU内核,可以更好地针对AI和当今的工作负载进行优化。 因此,笔记本电脑中Intel的10nm优于7nm AMD解决方案,证明了7nm只是台积电的一个看起来不错的数字。 尴尬的是,7nm的第二代Ryzen不能击败Comet Lake – S,这是14nm的一个巨大改进,但具有普通Skylake DNA的历史已经超过五年。英特尔找到了一种优化5GHz以上的晶体管、工作负载和时钟的方法,这足以帮助它们在大多数游戏和单线程应用程序中获胜。 目前的竞争十分激烈,英特尔甚至让AMD喘不过气来,对业界而言是一个好现象。在合理的情况下,英特尔似乎逐渐将目标指向追求更小的节点。这一目标始于移动/笔记本电脑,现在在功率和密度起着重要作用的服务器市场也将采取同样的措施。明年可能会推出首款10nm台式机。 值得注意的是,关于英特尔的Rocket Lake-S是否采用了新架构并仍在14nm制程的传言是否暗示着英特尔的重大变化。最初为10nm设计的内核可能会发展到14nm。尚且不清楚该核心是否来自Sunny或Willow Cove,但这一问题也将很快就有答案,今年下半年,新的核心架构将与Zen 3 Vermeer对抗。 总之,芯片制造商应该专注于性能而不是制造纳米营销,问题的关键在于给定工作负载的性能。 本文编译自https://www.fudzilla.com/news/pc-hardware/51069-do-nanometer-matter 猜你喜欢的商品>> 一次性医用外科口罩50只 39.9元 南极人充电式声波电动牙刷 券后价7.9元 【三只松鼠】 早餐蛋糕面包两箱 券后价 32.9元 超轻透气减震跑步运动鞋 券后价79元 国民高弹缓震 运动休闲鞋 券后价74元 亲肤大豆纤维七孔空调被 券后价 79元 腾讯视频会员年费99元/京东plus联合年卡128元

    时间:2020-07-09 关键词: 工艺 7nm 10nm 制程

  • 国产14nm量产!中芯国际迈出了“中国芯”的一大步!

    国产14nm量产!中芯国际迈出了“中国芯”的一大步!

    3月31日晚间,中芯国际公布了2019年财报,财报中,中芯国际表示,第一代14nm FinFET技术已进入量产,在2019年Q4贡献约1%的晶圆收入,预计在2020年稳健上量。第二代FinFET技术平台持续客户导入。 财报中显示,中芯国际2019年的收入为3,115.7百万美元,相比2018年的收入3,360.0百万美元,增加了1.4%;2019年毛利为642.5百万美元,相比2018年的毛利为746.7百万美元,增加了19.1%;2019年经营活动所得净现金录得记录新高,达1,019.1百万美元,相比2018年为799.4百万美元,升幅为27.5%。 值得一提的是,来自中国地区客户的收入增长至占2019年总收入的59.5%,相比2018年占比则为不含技术授权总收入的57.0%。 中芯国际表示:“5G、人工智慧等领域的兴起将大幅提振市场需求,为半导体产业的发展带来新的历史机遇。这些新兴应用的提速发展将进一步提振半导体产业的市场需求。” 据了解,中芯国际在北京建有一座300mm晶圆厂和一座控股的300mm先进制程晶圆厂,在上海建有一座300mm晶圆厂和一座200mm晶圆厂,以及一座控股的300mm先进制程晶圆厂在建设中;在天津和深圳各建有一座200mm晶圆厂;在江阴有一座控股的300mm凸块加工合资厂。 此外,中芯国际在14nm之后的先进工艺上还在加速追赶。2月份,中芯国际联席CEO梁孟松博士也首次公开了N+1、N+2代工艺的情况。他表示N+1工艺和14nm相比,性能提升了20%,功耗降低了57%,逻辑面积缩小了63%,SoC面积减少了55%。N+1之后还会有N+2,这两种工艺在功耗上表现差不多,区别在于性能及成本,N+2显然是面向高性能的,成本也会增加。 另外,3月4日,中芯国际集成电路制造(深圳)有限公司从荷兰进口的一台大型光刻机顺利通过出口加工区场站两道闸口进入厂区,这台机器主要用于企业复工复产后的生产线扩容。 提到制程,英特尔、台积电、三星等几个巨头一直处于领先地位。尤其是,最近发布的搭载在紫光展锐旗下首款5G SoC虎贲T7520的台积电 6nm 制程技术。另外,苹果A14、华为麒麟1020、AMD Zen 4都要使用台积电的 5nm 工艺,这个工艺台积电已在本月开始5nm工艺的试产,第二季度内投入规模量产。 三星方面,官方最近也表示韩国华城V1生产线是三星第一条采用极紫外(EUV)光刻工艺的半导体生产线,并且这两批产线已开始批量生产 6nm 和 7nm芯片,并要在第一季度交付产品。Intel CFO George Davis在大摩TMT会议时表示,预计2021年底前拿出7nm产品,之后迅速切换到5nm,并重新夺取制程领域的领导地位。 而本次中芯国际14nm FinFET,意味着国产的更进一步,中国芯加油!

    时间:2020-04-02 关键词: 中芯国际 制程

  • 三星将于今年推出5nm制程工艺 但用户尚未确认

    据消息人士透露,三星晶圆制造业务的高管已经确认6nm工艺的芯片出货产量,交付给北美的客户—;—;虽然三星官方没有提及具体信息,但这个北美客户应该是高通公司,目前还不确定是哪款芯片。 由于在7nm节点激进地采用了EUV工艺,三星的7nm工艺量产时间比台积电要晚了一年,目前采用高通的骁龙765系列芯片使用三星7nm EUV工艺量产。在这之后,三星已经加快了新工艺的进度,同时三星还希望能够在今年推出5nm EUC工艺量产,台积电也是预定在今年的上半年推出5nm的工艺用于苹果的A14处理器,不过不同的点是三星还未公布5nm工艺的用户是谁。

    时间:2020-01-24 关键词: 三星 5nm 制程

  • 英特尔首次公开1.4nm工艺?官方:ASML自作主张修改了PPT

    英特尔首次公开1.4nm工艺?官方:ASML自作主张修改了PPT

    12月12日 讯 - 近日,据多家外媒报道,在IEEE国际电子设备会议(IEDM)上,一张英特尔即将推出的制造工艺的扩展路线图被透露,其中显示,英特尔未来将推出7nm、5nm、3nm、2nm和1.4nm工艺。而这张图是由ASML发言人在会议上展示的,ASML表示,此图为英特尔9月在一次光刻会议上展示的。然而英特尔方面则澄清,这张图被ASML修改过了。 ASML发言人展示的路线图 通过对比,的确英特尔并未标注出制程的具体信息,不过大致的路线是相同的。 英特尔澄清的路线图 作为其合作伙伴,ASML对于英特尔的工艺路线可谓是心知肚明,这样擅自更改PPT并公开究竟是何种原因造成的,目前尚未拥有确切消息。有媒体猜测,两张路线图都是在2021年才会使用上EUV设备,这是否是一种催单也并非不可能。 在IEDM会议上,关于5nm的讨论很多,因此其中一些改进,诸如制造、材料、一致性等,最终将最终以英特尔的5nm工艺结束,这取决于与之合作的设计公司(历史上是应用材料公司(ASML))。 不过可以确定的是,在摩尔定律方面,英特尔依然是处于“寻路”模式,超越5nm,即3nm / 2nm / 1.4nm,当然继续在摩尔定律上面“死磕”将会是一笔不小的花费。 值得一提的是,英特尔的这张路线图还提到了在旧工艺的升级版本中进行“反向移植”( Backport)带来的机会。包括可以将7nm产品反向移植到10nm+++,可以将5nm产品反向移植到7nm++,可以将3nm产品反向移植到3nm++,而可以将2nm产品反向移植到3nm ++。不过,对于1.4nm节点没有提到反向移植。 另外,今年IEDM上的一些演讲使用的是所谓的“ 2D自组装”材料,其尺寸大约为0.3nm,这么小的尺寸并不新鲜,但对于硅而言很新鲜。 值得注意的是,5nm被列为2023年的节点,大约在ASML开始销售其“高NA” EUV机的时候,以帮助在制造过程中更好地定义路径。并不确定High NA是否会在5nm或3nm处拦截,假设英特尔的此路线图的日期正确且英特尔能够坚持下去,但这是需要考虑的问题。

    时间:2019-12-12 关键词: 英特尔 asml euv 制程

  • 台积电3nm工艺进展“令人欣慰”  2nm工艺提上日程!

    台积电3nm工艺进展“令人欣慰” 2nm工艺提上日程!

    12月10号,最新消息称台积电的5nm工艺良率已经达到了50%,比当初7nm工艺试产之前还要好,最快明年第一季度就能投入大规模量产,初期月产能5万片,随后将逐步增加到7-8万片。 随着高通骁龙865使用台积电N7+工艺量产,台积电的7nm工艺又多了一个大客户,尽管三星也抢走了一部分7nm EUV订单,不过整体来看台积电在7nm节点上依然是抢占了最多的客户订单,远超三星。   接下来就是5nm工艺了,根据官方数据,相较于7nm(第一代DUV),基于Cortex A72核心的全新5nm芯片能够提供1.8倍的逻辑密度、速度增快15%,或者功耗降低30%,同样制程的SRAM也十分优异且面积缩减。 不过初期5nm产能会被苹果、华为包下,苹果吃下了大约70%的第一期5nm产能,AMD的Zen4处理器要等到明年底或者2021年初的中科Fab 18B工厂量产之后才能拿到5nm产能了。 对于3nm工艺,台积电官方表示其进展“令人欣慰”,言下之意对3nm工艺的发展情况很满意。 在3nm工艺之后,台积电也在积极进军2nm节点,这个工艺目前来说还是在技术规划阶段,还是在开发阶段,台积电只表示2nm工艺每天都有新点子问世,不过这也意味着2nm工艺离完成研发还早,现在还是纸上谈兵阶段。 不过台积电的目标是2024年量产2nm工艺,也就是最多还有4年左右的时间。 再往后,台积电就要进入深水区了,迎来晶体管结构大改的3nm工艺,三星会启用GAE环绕栅极晶体管取代目前的FinFET晶体管,台积电预计也会有类似的技术,不过官方并没有透露详细的技术细节。

    时间:2019-12-10 关键词: 台积电 5nm工艺 制程

  • 英特尔的10nm制程将要走下坡路?

    英特尔的10nm制程将要走下坡路?

    在介绍最近的新闻之前,让我们快速回顾一下英特尔的 10nm 计划多年来发生了怎样的变化。以下是英特尔 10nm"挤牙膏"的简短时间表: 英特尔最早提及 10nm 芯片是说要在在 2015 年 2 月投入量产,如果实现的话,这绝对可以“制霸”。然而,该公司将 10nm 推迟到 2017 年 2 月,然后到了 2017 年,又毫无动作。英特尔又表示将于 2018 年开始量产。最后,2018 年 5 月,英特尔宣布,10nm 的产量将第三次推迟,10nm 产品将在 2019 年某个时候开始量产(没有给出具体的时间)。 现在已经是 2019 年年底了,英特尔还是没有开始量产 10nm CPU,德国网站 HardwareLuxx 传言说,英特尔正计划完全放弃 10nm 的桌面 CPU,准备在 2022 年大力投资 7nm 桌面级芯片。如果消息属实,那么英特尔路线图就将彻底改写成如下表 有趣的是,英特尔还回应了其中一家技术网站的置评请求,指出: 我们继续在 10nm 上取得巨大进步,我们目前的 10nm 产品路线图会包括桌面级 CPU。 这里有很多信息量。首先,就一点背景而言,英特尔的 10nm 流程大致相当于台积电 7nm 制程,这也是 AMD 的桌面级 CPU Zen 2 正在使用的制程。Zen 芯片已经量产,这意味着即使英特尔明天发布基于 10nm 的桌面级 CPU,AMD 也已经领先于它。 基于此,让我们来研究一下英特尔是否会放弃 10nm。首先,笔者认为英特尔的否认没有任何意义。从挤了近 5 年的 10nm 芯片的牙膏中可以看出,英特尔将可能已经尽力了。 英特尔显然很难扩展其 10nm 的产能,而该公司每天都在努力提高产量,今天又是它落后于 AMD 7nm 芯片的一天。说实话,如果英特尔的 7nm 工艺可以在 2022 年可靠地推出,那这种努力可能不值得。此外,英特尔已经能够改进目前的制程,使 14nm+ 和 14nm 具有相对竞争力,因此,公司可能更愿意依靠这些改进的节点,并可能放弃一些市场份额,以便避免将成本使用到 10nm 的制程中,因为该制程可能永远不会实现。 另一方面,英特尔已经可能花费了数十亿美元试图扩展 10nm 制程,如果他们放弃,或者说 7 年始终用一个制程节点,直到 7nm 也出现问题,那么肯定有如下的理由: 1) 该公司的 7nm 工艺可能受到其 10nm 流程的相同问题的困扰,这些问题从未得到解决。 2) 英特尔将在 2-3 年内将台式机 CPU 市场完全放弃,而英特尔则徒劳地试图增强其 14nm 工艺,以与台积电 7nm 和 7nm +工艺竞争。 3) 本质上承认该公司曾经拥有的制程领先优势或声誉已不复存在,这将损害英特尔的份额和品牌。 有人可能会争辩说,目前 10nm 的悲惨状态已经证明了这一点,但是完全跳过一个节点将在消费者心目中以及企业客户心中的怀疑阴影之外进一步确认它。 就我个人而言,我认为谣言的真实性并不像它所强调的情况那么重要。一个鲜为人知的德国网站声称英特尔的 10nm CPU 将被被取消,结合实际情况,10nm 芯片推迟了 5 年,这没准能成真。我认为最有可能的结果将是英特尔放弃不成熟的 10nm 制程,转而继续在其 14nm 工艺(类似于 10nm)中提高性能,并期望其市场份额在 7nm 到来之前不会下降。 这将是 AMD 通过加大营销力度和保持价格竞争力来崛起的的绝好机会,并且能在英特尔的市场份额中分得一杯羹。 从大局来看,我我认为我们正在看到英特尔越来越深地陷入 AMD 在十年走无晶圆厂路线时所避免的漏洞(因为英特尔有自己的晶圆厂,而 AMD 则将晶圆代工业务也就是格罗方德剥离了)。当然,拥有完全一体化的供应链也有其好处,但从英特尔目前所经历的来看,这可能会带来巨大的成本。 我认为 AMD 的 Zen 2 设计是两家公司供应链的一个很好的类比。虽然英特尔坚持单片芯片,这阻碍了产量,AMD 选择多芯片模块(MCM)设计,提高整体产量,是证明了一个完全集成的芯片并不总是更好。同样,英特尔坚持其完全集成的供应链,而 AMD 则看到了这种模式弊端,并通过剥离业务使自己变得精益和模块化。 投资者考量 AMD 在制程上的领先,应引起英特尔股东的关注。本文主要关注桌面级 CPU 市场,但 AMD 也在服务器市场展开了一场成功的战役,这在一定程度上也归功于台积电的制造专长。此外,没有人能够确定英特尔是否能够对节点执行。通常,芯片设计和制造在较小的规模上变得更加困难,因此,如果英特尔还不能确定 10nm 能否量产(而且可能完全不能确定),为什么投资者会相信 7nm 会有什么不同呢? 更糟糕的是,供应链的铸造方将继续是未来成本的大头。我承认,我对英特尔的无晶圆厂的可行性并不十分熟悉,但目前,公司至少可以考虑这一点。 回到现实,即使英特尔在 2022 年能够达到 7nm 的规模,那制程上仍然会落后于台积电,台积电已经开始试产 5nm,预计在 2020 年的某个时候量产。随着制程上优势,以及因此可能的性能优势都慢慢掌握在了 AMD 手里,我认为我们将继续看到两家公司在桌面级和服务器市场的市场份额差距缩小。AMD 已经提供了同等或更好的性价比的产品,英特尔将很难向消费者和企业客户说"intel inside"是市场上最好的产品。 我认为市场正在反映英特尔股价的这种不确定性,因为在过去五年里,由于 AMD 的复苏,该公司股价的表现低于纳斯达克的预计。

    时间:2019-10-26 关键词: 英特尔 电源资讯 制程

  • 力旺Neobit技术入驻车规IC制程平台

    力旺电子宣布,其Neobit技术已率先导入于0.25微米车规IC制程平台,并已于2010年Q2完成可靠度验证,成功自工规领域迈进车规市场,未来更将强化与晶圆代工伙伴间之策略联盟,持续开发先进高阶制程之OTP技术,期能针对规格要求严格之产业客户,提供更稳固可靠的嵌入式非挥发性内存技术及制程平台导入。 一般OTP因规格的限制,较少应用于车规市场,原因在于基于安全性考虑,车规市场之要求较工业规格更为严峻,如操作温度需在-40℃~150℃区间,资料留存能力至少须为125℃/10年,不允许产品有任何故障率(Zero PPM failure )等。力旺电子研发团队继发表工业规格之Neobit OTP后,再次突破既有技术限制,以Neobit技术为核心,与晶圆代工伙伴合作,率先导入于车规IC制程平台,此成就将使力旺电子的产品线提升至更高阶的技术层次与更宽广的应用领域。 根据市场研究机构Gartner发布最新预测报告指出,全球车用半导体市场可望在2010年成长23.5%,营收规模由156.61亿美元扩充至193.34亿美元,市场潜力庞大。而因应快速成长的市场对高标准嵌入式非挥发性内存之需求,力旺电子以Neobit技术之卓越质量,率先导入于车规IC制程平台,将能广泛应用于汽车安全系统、仪表板、电动窗与后照镜控制、电源管理、引擎控制等项目,适合各类型车用IC客户作为各类校准、代码和数据储存之用,将可带给客户成本更低廉、应用范围更广泛之硅智财产品。 力旺电子总经理沈士杰表示:“力旺电子此次之Neobit技术于车规OTP开发取得重大成果,将能协助代工客户带给车规市场客户更具竞争优势之低成本、高可靠度的产品,为应用端客户创造高度价值。未来,力旺亦将持续与代工伙伴紧密合作,提供前瞻设计服务与快速技术支持,共创与晶圆代工伙伴、应用客户端的三赢局面” 力旺电子为全球嵌入式非挥发性内存领导厂商,除积极深耕自有之Neobit, NeoFlash与NeoEE硅智财技术外,更强化与伙伴厂商的长期技术合作,今Neobit技术已率先导入于车规IC制程平台,成功展现其更趋完善之技术整合与稳定可靠度,将具有更佳机会参与车规市场之技术发展趋势。

    时间:2019-02-26 关键词: 平台 技术 嵌入式开发 入驻 制程

  • Altera将启用台积电28nm制程工艺生产其FPGA芯片产品

    可编程逻辑芯片设计商 公司本周一宣布将使用台积电公司的28nm LP(低功耗)制程技术制造其廉价型中端芯片产品。今年4月份,公司曾宣布他们将使用台积电的高性能(HP)28nm工艺制作其高端 Statix V 产品,因此这次用同样来自台积电的28nm低功耗制程对应其中端产品自然是顺理成章。 据公司的高管Luanne Schirrmeister表示,Altera在65nm节点就曾经用不同等级的制程来生产自己不同档次产品的先例。 她说:“这种两极化的战略可以让我们的产品更符合不同市场的需求,在高端市场,我们的产品速度要做到最快;而在低端市场,我们的产品则要做到最省电。这两点是鱼与熊掌不可兼得的。” 她并表示市场细分程度较大,而且顾客对产品在特殊应用中的性能要求也越来越高。因此,Altrea公司在28nm节点将采用档次比以往更为细分的产品策略。 台积电公司的28nm低功耗制程据称比其现有40nm低功耗制程的运行速度快20%,而栅极漏电流则基本持平。按照他们原来的计划,28nm低功耗制程是不会采用HKMG工艺的,但他们现在改变了计划,准备推出一种采用HKMG工艺的28nm低功耗制程。 Altera公司的主要对手是在FPGA市场占据头把交椅的公司,今年二月份,宣布他们将使用台积电公司的28nm 低功耗/高性能混合型制程制造其28nm制程芯片产品。一位的高管今年早些时候还宣称由于28nm 低功耗/高性能混合型制程是Xilinx和台积电共同开发的制程技术,因此其主要的竞争对手是无法使用这项制程技术的。 不过Altera公司否认了这种说法,理由是Altera公司是台积电最大的代工客户之一,而且两家公司已经有20年的交情。因此Altera公司完全可以为产品自由选择自己认为最好的制程工艺,但Altera公司称28nm低功耗/高性能混合型制程“并不适合Altera产品的要求”。 Altera采用台积电28-nm 高性能制程制作的 V FPGA的工程样品将于明年第一季度送到客户手上,而其它采用28nm制程制作的FPGA产品则会在明年内发布。

    时间:2019-01-21 关键词: 芯片 工艺 嵌入式开发 积电 制程

  • 旺宏新增1.9亿元升级制程,继续与 IBM 合作研发 PCM

    旺宏电子董事会决议通过明年新增资本支出新台币 8.65 亿元(约1.9亿人民币),并继续与 IBM 合作开发相变化存储器。 尽管存储器行情明年不被看好,但旺宏对于未来展望仍审慎乐观,预期高端快闪型存储器如 NOR Flash 等市场仍会持续成长,产品价格应还算稳定。且在今年 10 月底通过资本支出预算为新台币 142 亿元,自第 4 季起开始投资,以提升公司 12 英寸晶圆厂高端产能及研发需求。 董事长吴敏求于此前法说会时曾强调,将把制程从 36 纳米升级至 19 纳米,以强化 NAND Flash 的竞争力。且自 2001 年开始,旺宏就已成立前瞻技术实验室,并且投入相变化存储器的研发,2004 年与 IBM 签署「合作研发相变化非挥发性存储器」联盟协定,如今过了十几年,仍然没有放弃。 相变化存储器(Phase-change memory,PCM)是一种非挥发性存储器装置,其特色是使用硫族化物玻璃(Chalcogenide glass)制成。硫属玻璃的特性是透过改变温度可以成为晶体或非晶体并具有不同的电阻,以此来储存不同的数值,是未来可能取代快闪存储器的技术之一,目前许多国际大厂如英特尔、三星等都有投入研发。 IBM 指出,PCM 的速度比现有的快闪存储器快近百倍,而读写次数甚至可达千万次,而英特尔和美光在近年所推出的 3D Xpoint 技术更号称是比闪存快 1,000 倍的技术。目前 PCM 的试验品已展现出极佳的性能,尤其是制程的进步将使 PCM 技术趋于成熟,但降低成本恐怕才是最大的挑战。目前在中国方面也有消息称,江苏时代芯存半导体即将于明年第一季量产 PCM 存储器。 虽然 PCM 存储器技术看似即将成熟,但到普及恐怕还需要一点时间,但为了因应新兴科技的发展,高速储存装置仍然是不可或缺的技术,也是市场关注的焦点。旺宏表示,记忆形式的储存级存储器是未来的趋势。

    时间:2018-12-27 关键词: IBM pcm 制程

  • 无线通信IC制程技术发展探微

    前言 半导体的应用可分为计算机、通信、消费类电子、工业、汽车、以及军事等市场,根据半导体产业协会与研究机构IC Insight等单位的统计,自2001年以后,计算机在半导体应用产品市场的占有率开始滑落至50%以下,反观通信与消费类电子产品的占有率则逐年上升,成为带动半导体产业持续成长的重要产品(见图1)。其中,在通信市场中,年产量高达四亿部左右的手机市场更是目前各大半导体厂商关注的重点,例如:全球两大晶圆代工厂台积电与联电在2002年的技术论坛中,竞相宣布适用于无线通信IC的新制程技术蓝图更可看出,无线通信IC已成为半导体产业未来发展的重要支柱。 一般来说,整个无线通信IC依功能可以分成三部分:首先为负责接收/发送射频信号的射频IC(Radio Frequency IC),此部分属于射频前端,为纯粹的设计;其次为负责二次升/降频与调制/解调功能的中频电路(IF IC),以及与锁相回路(PLL)、(Synthesizer)等组件,目前此段多属于模拟/数字的混和模式( mode)的电路;最后则是负责A/D、D/A、信号处理器及CPU等纯数字部分的基频IC(Baseband IC)。 由于基频部分以处理数字信号为主,且其内部组件多为主动组件、线路分布极为密集,故向来以微细化与高集成度的纯硅制程为主。而在射/中频部分,由于无线通信对于射频IC的规格要求相当严格,且高频晶体管的功能不同,其线路设计理念也不尽相同,因此,如何选择不同的材料与制程,以使无线通信用集成电路的线路功能与价格达到平衡或是最佳化,往往是无线通信用集成电路制造最重要的课题。故本文将以无线通信射频IC的制程技术为探讨重点,藉以说明半导体制程技术在无线通信射频IC领域的发展重点与趋势。 无线通信与制程概述 可分为由单一元素构成的元素半导体与两种以上元素化合物所构成的化合物半导体两类。前者如硅()、锗(Germanium)等所形成的半导体,后者如砷化镓(Gallium Arsenide,)、磷化铟(Indium Phospide,InP)等化合物形成的半导体。在过去以个人计算机为应用主轴的时期,全球半导体产业皆以硅材料为发展重心。由于硅元素先天上的物理限制,传统的互补金属氧化半导体(Complementary Oxide ,)制程无法胜任处理1GHz以上的高频信号,使得近两三年在通讯应用半导体的需求急增后,特别是对于高工作频率、高放大率与低噪声等条件要求极为严格的无线通信IC而言,特殊与制程的需求便格外受到重视(见图2)。在业界不断努力研发之下,目前已开发出可应用在无线通信IC的制程有:硅双极互补金属氧化半导体(Si Bipolar )、硅锗(SiGe)、砷化镓()、以及其它仍在积极开发磷化铟或E-mode 等不同的制程。以下便再针对这几种半导体材料与制程提出进一步的说明.硅组件 ● Si 为主流 以硅为基材的集成电路共有Si BJT(Si-Bipolar Junction )、Si CMOS、与结合Bipolar与CMOS特性的Si (Si Bipolar Complementary Oxide )等类。由于硅是当前半导体产业应用最为成熟的材料,因此,不论在产量或价格方面都极具优势。传统上以硅来制作的晶体管多采用BJT或CMOS,不过,由于硅材料没有半绝缘基板,再加上组件本身的增益较低,若要应用在高频段操作的无线通信IC制造,则需进一步提升其高频电性,除了要改善材料结构来提高组件的fT,还必须藉助沟槽隔离等制程以提高电路间的隔离度与Q值,如此一来,其制程将会更为复杂,且不良率与成本也将大幅提高。因此,目前多以具有低噪声、电子移动速度快、且集成度高的Si 制程为主。而主要的应用则以中频模块或低层的射频模块为主,至于对于低噪声、功率与器等射频前端组件的制造仍力有未逮。 ● SiGe制程崭露头角 1980年代IBM为改进Si材料而加入Ge,以便增加电子流的速度,减少耗能及改进功能,却意外成功的结合了Si与Ge。而自98年IBM宣布SiGe迈入量产化阶段后,近两、三年来,SiGe已成了最被重视的无线通信IC制程技术之一。 依材料特性来看,SiGe高频特性良好,材料安全性佳,导热性好,而且制程成熟、整合度高,具成本较低之优势,换言之,SiGe不但可以直接利用半导体现有晶圆制程,达到高集成度,据以创造经济规模,还有媲美的高速特性。随着近来IDM大厂的投入,SiGe 技术已逐步在截止频率(fT)与击穿电压(Breakdown )过低等问题获得改善而日趋实用。目前,这项由IBM所开发出来的制程技术已整合了高效能的SiGe HBT(Heterojunction Bipolar )3.3V及0.5μm的CMOS技术,可以利用主动或被动组件,从事模拟、RF及混合信号方面的配置应用。 对于无线通信射频IC应用而言,SiGe技术具有良好的线性度、低噪声、快速等特性,可适用于手机射频前端如LNA、等。因此,随着SiGe制程技术的性能日趋完善,再加上集成度高,使得全球射频芯片大厂与晶圆代工厂商皆已陆续投入此一技术的发展。● RF CMOS蓄势待发 尽管纯硅的CMOS制程被认为仅适用于数字功能需求较多的设计,而不适用于以为主的射频IC设计,不过历经十几年的努力后,随着CMOS性能的提升、晶圆代工厂在0.以下制程技术的配合、以及无线通信芯片整合趋势的引领下,RF CMOS制程不仅是学界研究的热门课题,也引起了业界的关注。采用RF CMOS制程最大的好处,当然是可以将射频、基频与存储器等组件合而为一的高整合度,并同时降低组件成本。但是症结点仍在于RF CMOS是否能解决高噪声、低绝缘度与Q值、与降低改善性能所增加制程成本等问题,才能满足无线通信射频电路严格的要求。 目前已采用RF CMOS制作射频IC的产品多以对射频规格要求较为宽松的与射频IC,例如CSR、Oki、等芯片厂商皆已推出使用CMOS制造的传送器;而Atheros、Envara等芯片厂商也在最近推出全CMOS制程的多模(.11b/g/a)射频芯片组。不过,由于手机用射频IC规格非常严格,到目前为止,除了 以数字技术来强化低中频至基频及数字频道选择功能,以降低CMOS噪声过高的问题所生产的 低中频 GSM/芯片组外,很少厂商以此技术制造手机射频IC。再者,由于手机制造商对其可靠度的疑虑仍深,故除了韩国三星电子采用 的射频芯片组外,几乎未曾听闻手机制造厂采用CMOS生产的RF芯片。由此观之,RF CMOS欲在手机射频IC制程中抢占一席之地仍有许多亟待克服的障碍。化合物半导体:GaAs 除了硅制程的芯片之外,以砷化镓制程所生产的芯片亦早就被大量运用在卫星通信、军事武器等国防工业上,只是其应用范围狭隘,且产业结构较为封闭,以致于市场开拓不易。不过,随着近年来无线通信的发展,砷化镓制造的IC逐渐广为应用在无线通信功率放大组件的制造。 依材料特性来看,砷化镓为化合物半导体,由于电子移动率约为硅的5.7倍,且高频使用消耗功率低,故多用于制作功率组件。一般来说,砷化镓在无线通信射频前端的应用具有高工作频率、低噪声、工作温度适用范围高、以及能源利用率佳等几种优点。 在组件种类方面,依晶体管制程结构可分为:金属半导体场效应晶体管( Field Effect ,)、假晶高电子迁移率晶体管(Pseudomorphic Electron Transistor,)、异质结双极晶体管(Heterostructure Bipolar Transistor,HBT)等三类。其中HBT虽然是三者中最新开发的技术,但其结构上的优势,使信道上的电子流呈垂直方向,可以产生较高的功率密度,且仅需单一电压,在同样的输出功率下,HBT的线性效果优于其它晶体管结构,正适合目前讲求轻薄短小、待机时间长的移动电话。 上述各种应用于无线通信IC制造的半导体材料与制程技术,由于GaAs等制程拥有高工作频率、低噪声等优点,因此在未来两三年内仍是高速,特别是功率放大器的主流制程技术。不过GaAs也存在着成本昂贵,且无法和硅芯片集成的缺点。 至于在硅制程方面,随着SiGe制程的崛起,与RF CMOS逐步朝向实用化阶段迈进,将影响Si BiCMOS制程目前在射频IC的主流地位,尤其是SiGe制程技术将会日益受到重视。过去在发展初期,SiGe由于截止频率(Cutoff frequency:fT),及其相对的崩溃电压过低,使得SiGe难以应用在射频功率放大器上,相较之下GaAs不但具有高fT,而且其崩溃电压也远高于SiGe或Si制程,因此在功率放大器(PA)的应用上有极大的优势。但经过短短几年的改进,目前的SiGe HBT技术不仅已被、RF MD、等无线通信IC大厂广为应用在手机射频前端如LNA、等组件,也已发挥其制程集成能力完成集成RF/IF功能的Transceiver产品,更进一步挑战GaAs在PA产品的优势。 除了上述的制程外,其它逐步应用在无线通信高频组件的基材还有磷化铟(InP)或GaAs on Si等制程。前者较砷化镓更适于高频应用,效率更高,组件更小,被认为未来有可能会取代砷化镓,只是目前价格昂贵;后者主要由发展,于2001年9月宣布成功用于商业用途,可将GaAs的功率放大器(PA)与Si为主的基频模块结合在一起以降低成本,依据的构想,砷化镓与硅结合实用化后,最初将先运用在输出功率小于10W的WLAN和手机等消费类产品上。不过砷化镓与硅结合,需要额外的加工工程,制程程序增加,良率会降低,因此其成本与商业化进程等问题仍有待考验。 无线通信IC整合趋势个别组件的制程技术发展 以手机射频IC中最主要的两大组件收发器与PA制程为例:在收发器的制程部分,虽然目前BiCMOS制程仍为市场主力,但近来厂商也积极发展RF CMOS与SiGe BiCMOS等制程技术。根据Strategy Unlimited的估计,到2004年BiCMOS制程的收发器芯片的市场占有率将逐步下滑到仅占全球66%,而SiGe制程的收发器芯片则可成长至21%的市场占有率,RF CMOS制程的收发器亦可望占有13%的市场。随着越来越多厂商推出SiGe制程的收发器,再加上代工厂也陆续切入SiGe制程的代工,未来两、三年内手机收发器的制程将以Si BiCMOS 与SiGe BiCMOS制程为主流。在手机的PA部分,由于GaAs材料特性的优势,故仍将主导手机PA制程市场,至于SiGe则在不断改善制程技术后,将有机会侵蚀过去GaAs独占的PA市场。Strategy Unlimited便预估,到2004年全球GaAs制程的PA芯片市场占有率将下滑到仅占68%,而CMOS与SiGe制程的PA芯片则将分别成长至13%与18%的市场占有率(见图4)。不过,若以目前发展看来,推出SiGe制程PA的厂商仍属少数,再加上认证与设计的时间,到2004年SiGe PA仍不易有高成长,未来三年手机PA的制程未来仍将以GaAs制程为发展主流。就未来发展高集成度(integration ) RF IC芯片组而言,由于Si-CMOS、SiGe电路的重复性与一致性较GaAs制程高,且单位面积的电路密度高,就电路的集成度、易产性及成本,目前商用RF IC以CMOS、SiGe制程具备较佳的竞争力。若从个别组件的发展来看,SiGe制程将成为PA与等射频前端组件在GaAs制程外的另一种选择;而收发器与LNA等组件则将出现SiGe与CMOS抢占Si BiCMOS制程市场的局面。逐步迈向SoC 射频电路组件应用在移动电话等各式无线通信设备上,除考虑成本与性能外,更需力求其体积的微小化与采用的方便性。因此,为使所研发的产品更符合与需求,射频组件制造商纷纷朝向更高整合度与集成度迈进,藉以提供下游厂商更佳的应用便利性。从TI、等国际芯片大厂所规划的技术蓝图来看,2003-2004年将逐步发展成PA模块、射频单芯片、基频芯片等三颗芯片或芯片模块,至于集成射频与基频的SoC则到2005年以后才有可能实现。至于台湾省厂商方面,自今年起威盛与联发科相继宣布积极投入后,也已加快国内厂商朝向手机关键零组件SoC的脚步。 结语 上述的讨论,台湾省工研院认为,从半导体制程技术及其应用在无线通信IC的历程来看,短期内SiGe与BiCMOS将是手机收发器的主流制程,其次,即便面临SiGe或CMOS的挑战,短期内GaAs仍将主导手机的功率放大器市场,不过,在WLAN与Bluetooth的功率放大器将以SiGe与CMOS为主。至于CMOS虽然是未来应用在各种系统产品中最经济的,但是现阶段仍仅限于WLAN收发器与Bluetooth,而在手机IC的应用则仍需进一步发展。 藉由对半导体制程的讨论可以看出,半导体制程的进展不仅影响手机射频IC的发展,也影响无线通信IC产业,甚至是上游的圆片制造产业。因此,对于台湾省圆片制造厂商而言,在投入GaAs生产制造时,更应对快速发展且日益增多的SiGe集成产品加以注意,以随时做好应变的规划。至于IC设计公司亦应密切掌握本地晶圆代工厂的制程技术动向,除了可妥善利用本地的晶圆制造产能,以降低海外投片的成本,更可拉近与国际无线通信IC制造技术的差距。

    时间:2018-12-20 关键词: 无线通信 技术发展 总线与接口 探微 制程

  • 制程差距扩大 台湾DRAM厂隐忧

      台湾大厂南科宣布8亿股现金增资计划,预计筹措100亿元以上资金,全数投入50纳米制程,以及偿还公司债,尽管现货价格已站上每颗2美元,时间点来得比预期早,国内厂暂时度过最艰困的时刻,但三星半导体将在明年把40纳米推升为生产线主力,成本大幅降低的优势,势必更加显著,台厂与国外一线大厂的苦战还是难免。  由于过渡至DDR3面临产能转换的瓶颈期,导致DDR3产能不足,进一步拉抬价格,原本内存模块厂预测,今年第四季底,现货价才有机会达到2美元,但根据集邦科技报价,DDR2现货价昨日持续上涨2.39%,报价已经突破2美元,时间点来得较预期更早,引发现货价格是否已经到顶的疑虑。  然对DRAM厂而言,已经至少一年半没有见过DDR2出现2美元的价位,对营运维持现金流量有相当大的帮助,因此DRAM类股近期也呈现大涨走势,反映营运转佳的事实。  不过DRAM产业在三星半导体逐渐维持绝对领先的优势之下,制程的差距似乎也拉得更大,形成大者恒大的一线领先群效应。上周三星半导体社长权五铉来台,就明白指出,该公司的40纳米制程已经进入量产阶段,预计在明年,40奈米制程就会成为产品线的主力。  反观台系厂商,目前只有南科、华亚科有能力转进50纳米制程,预计在明年中后,所有制程将全数转进50纳米,最快也要在后年才有机会转进40纳米,台系厂商制程差距与三星半导体呈现扩大的态势,今年第二季,根据市调机构Gartner的预估,三星以及海力士二家韩系DRAM厂,已经主导了全球逾50%的DRAM产业营收,光是三星一家就超过30%,台系厂商在景气回春之际,若不设法缩小差距,苦战难以避免。

    时间:2018-12-17 关键词: 台湾 存储技术 差距 隐忧 制程

  • 产能提升和制程转进 台系DRAM厂可望明年大幅成长

    据集邦科技(TRENDFORCE)旗下研究部门eXchange日前发布研究报告指出,在台系厂中,南科以及华亚科在明年将有产能提升及制程转进两大因素,使产出可能大幅成长年增率150%。 南科除今年将12吋月产能从3万6千片提升至5万片,明年上半年可达6万片,华亚科也由今年平圴月产能不及10万片提升至满载产能13万片,同时南科与华亚科皆在今年下半年加速50nm转进及明年转进42nm,预计明年南科及华亚科的产出成长率居全球之冠,以品牌销售颗料计,南科明年将成为台湾DRAM厂之冠。 观察台系DRAM产业的发展史,以华邦成立于1987年最早,孕育台系DRAM人才无数,台湾DRAM产业于1994年后快速发展,力晶、茂德与南科相继成立,与日系厂商展开技术合作,华亚科与瑞晶于2003年与2007年以台湾、德国及台湾、日本合资设厂,使台湾DRAM产能于2008年底月投片量达53万片,占全球DRAM投片量35%,成为全球12吋DRAM厂密度最高的国家,但在2007年至2009年严重的供需失衡下,台系DRAM厂也承受极大的财务亏损压力。 集邦统计,韩系厂商在今年第二季营收排名的市占率已达55.3%,比2008年第四季金融风暴时期的45.5%,成长近10%,而台系DRAM厂也在今年DRAM景气回升中,力求加强产业竞争力,各公司策略布局分析如下: 在台系DRAM厂中,华邦正积极退出标准型DRAM生产,加强NOR 、 DRAM、GDDR(绘图用内存)及(利基型内存)等四项产品线,在NOR 市场短缺下,华邦成功调整产品线,确保生产获利率稳定并持续提升,同时华邦决定以奇梦达所开发的46nm为基础,自主研发46nm,于2011年底量产。 在尔必达联台抗韩策略下,力晶、瑞晶与茂德与尔必达合作在未来更为密切,除加速制程转进,为降低单项产品价格波动风险,力晶的产品线策略,采取标准型DRAM、代工与三者并进的经营模式,并于今年底导入DRAM 45nm制程, 加上瑞晶产能贡献三成,产出及营收可望持续成长。代工也继续以每月三万片至四万片的投片与客户合作并计划明年将65nm制程导入代工生产,方面明年则将有50nm制程1Gb SLC及40nm制程的MLC 16Gb产出。 瑞晶成为尔必达的子公司后,在母公司的策略规划下将成为尔必达的生产标准型DRAM的重镇,预计今年底可有六台浸润式机台移入,并计划于明年首季底全数转入45nm制程。 茂德方面,目前中科厂已经恢复至满载6万片,今年底,投片3万片是帮尔必达代工63nm制程,加上未来尔必达考虑将低容量的 DRAM委外交给茂德,以后茂德将有一半以上的产能以代工性质为主。

    时间:2018-12-11 关键词: 产能 明年 存储技术 大幅 制程

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包