当前位置:首页 > 制程
  • 国产14nm量产!中芯国际迈出了“中国芯”的一大步!

    国产14nm量产!中芯国际迈出了“中国芯”的一大步!

    3月31日晚间,中芯国际公布了2019年财报,财报中,中芯国际表示,第一代14nm FinFET技术已进入量产,在2019年Q4贡献约1%的晶圆收入,预计在2020年稳健上量。第二代FinFET技术平台持续客户导入。 财报中显示,中芯国际2019年的收入为3,115.7百万美元,相比2018年的收入3,360.0百万美元,增加了1.4%;2019年毛利为642.5百万美元,相比2018年的毛利为746.7百万美元,增加了19.1%;2019年经营活动所得净现金录得记录新高,达1,019.1百万美元,相比2018年为799.4百万美元,升幅为27.5%。 值得一提的是,来自中国地区客户的收入增长至占2019年总收入的59.5%,相比2018年占比则为不含技术授权总收入的57.0%。 中芯国际表示:“5G、人工智慧等领域的兴起将大幅提振市场需求,为半导体产业的发展带来新的历史机遇。这些新兴应用的提速发展将进一步提振半导体产业的市场需求。” 据了解,中芯国际在北京建有一座300mm晶圆厂和一座控股的300mm先进制程晶圆厂,在上海建有一座300mm晶圆厂和一座200mm晶圆厂,以及一座控股的300mm先进制程晶圆厂在建设中;在天津和深圳各建有一座200mm晶圆厂;在江阴有一座控股的300mm凸块加工合资厂。 此外,中芯国际在14nm之后的先进工艺上还在加速追赶。2月份,中芯国际联席CEO梁孟松博士也首次公开了N+1、N+2代工艺的情况。他表示N+1工艺和14nm相比,性能提升了20%,功耗降低了57%,逻辑面积缩小了63%,SoC面积减少了55%。N+1之后还会有N+2,这两种工艺在功耗上表现差不多,区别在于性能及成本,N+2显然是面向高性能的,成本也会增加。 另外,3月4日,中芯国际集成电路制造(深圳)有限公司从荷兰进口的一台大型光刻机顺利通过出口加工区场站两道闸口进入厂区,这台机器主要用于企业复工复产后的生产线扩容。 提到制程,英特尔、台积电、三星等几个巨头一直处于领先地位。尤其是,最近发布的搭载在紫光展锐旗下首款5G SoC虎贲T7520的台积电 6nm 制程技术。另外,苹果A14、华为麒麟1020、AMD Zen 4都要使用台积电的 5nm 工艺,这个工艺台积电已在本月开始5nm工艺的试产,第二季度内投入规模量产。 三星方面,官方最近也表示韩国华城V1生产线是三星第一条采用极紫外(EUV)光刻工艺的半导体生产线,并且这两批产线已开始批量生产 6nm 和 7nm芯片,并要在第一季度交付产品。Intel CFO George Davis在大摩TMT会议时表示,预计2021年底前拿出7nm产品,之后迅速切换到5nm,并重新夺取制程领域的领导地位。 而本次中芯国际14nm FinFET,意味着国产的更进一步,中国芯加油!

    时间:2020-04-02 关键词: 中芯国际 制程

  • 三星将于今年推出5nm制程工艺 但用户尚未确认

    据消息人士透露,三星晶圆制造业务的高管已经确认6nm工艺的芯片出货产量,交付给北美的客户—;—;虽然三星官方没有提及具体信息,但这个北美客户应该是高通公司,目前还不确定是哪款芯片。 由于在7nm节点激进地采用了EUV工艺,三星的7nm工艺量产时间比台积电要晚了一年,目前采用高通的骁龙765系列芯片使用三星7nm EUV工艺量产。在这之后,三星已经加快了新工艺的进度,同时三星还希望能够在今年推出5nm EUC工艺量产,台积电也是预定在今年的上半年推出5nm的工艺用于苹果的A14处理器,不过不同的点是三星还未公布5nm工艺的用户是谁。

    时间:2020-01-24 关键词: 三星 制程 5nm

  • 英特尔首次公开1.4nm工艺?官方:ASML自作主张修改了PPT

    英特尔首次公开1.4nm工艺?官方:ASML自作主张修改了PPT

    12月12日 讯 - 近日,据多家外媒报道,在IEEE国际电子设备会议(IEDM)上,一张英特尔即将推出的制造工艺的扩展路线图被透露,其中显示,英特尔未来将推出7nm、5nm、3nm、2nm和1.4nm工艺。而这张图是由ASML发言人在会议上展示的,ASML表示,此图为英特尔9月在一次光刻会议上展示的。然而英特尔方面则澄清,这张图被ASML修改过了。 ASML发言人展示的路线图 通过对比,的确英特尔并未标注出制程的具体信息,不过大致的路线是相同的。 英特尔澄清的路线图 作为其合作伙伴,ASML对于英特尔的工艺路线可谓是心知肚明,这样擅自更改PPT并公开究竟是何种原因造成的,目前尚未拥有确切消息。有媒体猜测,两张路线图都是在2021年才会使用上EUV设备,这是否是一种催单也并非不可能。 在IEDM会议上,关于5nm的讨论很多,因此其中一些改进,诸如制造、材料、一致性等,最终将最终以英特尔的5nm工艺结束,这取决于与之合作的设计公司(历史上是应用材料公司(ASML))。 不过可以确定的是,在摩尔定律方面,英特尔依然是处于“寻路”模式,超越5nm,即3nm / 2nm / 1.4nm,当然继续在摩尔定律上面“死磕”将会是一笔不小的花费。 值得一提的是,英特尔的这张路线图还提到了在旧工艺的升级版本中进行“反向移植”( Backport)带来的机会。包括可以将7nm产品反向移植到10nm+++,可以将5nm产品反向移植到7nm++,可以将3nm产品反向移植到3nm++,而可以将2nm产品反向移植到3nm ++。不过,对于1.4nm节点没有提到反向移植。 另外,今年IEDM上的一些演讲使用的是所谓的“ 2D自组装”材料,其尺寸大约为0.3nm,这么小的尺寸并不新鲜,但对于硅而言很新鲜。 值得注意的是,5nm被列为2023年的节点,大约在ASML开始销售其“高NA” EUV机的时候,以帮助在制造过程中更好地定义路径。并不确定High NA是否会在5nm或3nm处拦截,假设英特尔的此路线图的日期正确且英特尔能够坚持下去,但这是需要考虑的问题。

    时间:2019-12-12 关键词: 英特尔 制程 asml euv

  • 台积电3nm工艺进展“令人欣慰”  2nm工艺提上日程!

    台积电3nm工艺进展“令人欣慰” 2nm工艺提上日程!

    12月10号,最新消息称台积电的5nm工艺良率已经达到了50%,比当初7nm工艺试产之前还要好,最快明年第一季度就能投入大规模量产,初期月产能5万片,随后将逐步增加到7-8万片。 随着高通骁龙865使用台积电N7+工艺量产,台积电的7nm工艺又多了一个大客户,尽管三星也抢走了一部分7nm EUV订单,不过整体来看台积电在7nm节点上依然是抢占了最多的客户订单,远超三星。   接下来就是5nm工艺了,根据官方数据,相较于7nm(第一代DUV),基于Cortex A72核心的全新5nm芯片能够提供1.8倍的逻辑密度、速度增快15%,或者功耗降低30%,同样制程的SRAM也十分优异且面积缩减。 不过初期5nm产能会被苹果、华为包下,苹果吃下了大约70%的第一期5nm产能,AMD的Zen4处理器要等到明年底或者2021年初的中科Fab 18B工厂量产之后才能拿到5nm产能了。 对于3nm工艺,台积电官方表示其进展“令人欣慰”,言下之意对3nm工艺的发展情况很满意。 在3nm工艺之后,台积电也在积极进军2nm节点,这个工艺目前来说还是在技术规划阶段,还是在开发阶段,台积电只表示2nm工艺每天都有新点子问世,不过这也意味着2nm工艺离完成研发还早,现在还是纸上谈兵阶段。 不过台积电的目标是2024年量产2nm工艺,也就是最多还有4年左右的时间。 再往后,台积电就要进入深水区了,迎来晶体管结构大改的3nm工艺,三星会启用GAE环绕栅极晶体管取代目前的FinFET晶体管,台积电预计也会有类似的技术,不过官方并没有透露详细的技术细节。

    时间:2019-12-10 关键词: 台积电 制程 5nm工艺

  • 英特尔的10nm制程将要走下坡路?

    英特尔的10nm制程将要走下坡路?

    在介绍最近的新闻之前,让我们快速回顾一下英特尔的 10nm 计划多年来发生了怎样的变化。以下是英特尔 10nm"挤牙膏"的简短时间表: 英特尔最早提及 10nm 芯片是说要在在 2015 年 2 月投入量产,如果实现的话,这绝对可以“制霸”。然而,该公司将 10nm 推迟到 2017 年 2 月,然后到了 2017 年,又毫无动作。英特尔又表示将于 2018 年开始量产。最后,2018 年 5 月,英特尔宣布,10nm 的产量将第三次推迟,10nm 产品将在 2019 年某个时候开始量产(没有给出具体的时间)。 现在已经是 2019 年年底了,英特尔还是没有开始量产 10nm CPU,德国网站 HardwareLuxx 传言说,英特尔正计划完全放弃 10nm 的桌面 CPU,准备在 2022 年大力投资 7nm 桌面级芯片。如果消息属实,那么英特尔路线图就将彻底改写成如下表 有趣的是,英特尔还回应了其中一家技术网站的置评请求,指出: 我们继续在 10nm 上取得巨大进步,我们目前的 10nm 产品路线图会包括桌面级 CPU。 这里有很多信息量。首先,就一点背景而言,英特尔的 10nm 流程大致相当于台积电 7nm 制程,这也是 AMD 的桌面级 CPU Zen 2 正在使用的制程。Zen 芯片已经量产,这意味着即使英特尔明天发布基于 10nm 的桌面级 CPU,AMD 也已经领先于它。 基于此,让我们来研究一下英特尔是否会放弃 10nm。首先,笔者认为英特尔的否认没有任何意义。从挤了近 5 年的 10nm 芯片的牙膏中可以看出,英特尔将可能已经尽力了。 英特尔显然很难扩展其 10nm 的产能,而该公司每天都在努力提高产量,今天又是它落后于 AMD 7nm 芯片的一天。说实话,如果英特尔的 7nm 工艺可以在 2022 年可靠地推出,那这种努力可能不值得。此外,英特尔已经能够改进目前的制程,使 14nm+ 和 14nm 具有相对竞争力,因此,公司可能更愿意依靠这些改进的节点,并可能放弃一些市场份额,以便避免将成本使用到 10nm 的制程中,因为该制程可能永远不会实现。 另一方面,英特尔已经可能花费了数十亿美元试图扩展 10nm 制程,如果他们放弃,或者说 7 年始终用一个制程节点,直到 7nm 也出现问题,那么肯定有如下的理由: 1) 该公司的 7nm 工艺可能受到其 10nm 流程的相同问题的困扰,这些问题从未得到解决。 2) 英特尔将在 2-3 年内将台式机 CPU 市场完全放弃,而英特尔则徒劳地试图增强其 14nm 工艺,以与台积电 7nm 和 7nm +工艺竞争。 3) 本质上承认该公司曾经拥有的制程领先优势或声誉已不复存在,这将损害英特尔的份额和品牌。 有人可能会争辩说,目前 10nm 的悲惨状态已经证明了这一点,但是完全跳过一个节点将在消费者心目中以及企业客户心中的怀疑阴影之外进一步确认它。 就我个人而言,我认为谣言的真实性并不像它所强调的情况那么重要。一个鲜为人知的德国网站声称英特尔的 10nm CPU 将被被取消,结合实际情况,10nm 芯片推迟了 5 年,这没准能成真。我认为最有可能的结果将是英特尔放弃不成熟的 10nm 制程,转而继续在其 14nm 工艺(类似于 10nm)中提高性能,并期望其市场份额在 7nm 到来之前不会下降。 这将是 AMD 通过加大营销力度和保持价格竞争力来崛起的的绝好机会,并且能在英特尔的市场份额中分得一杯羹。 从大局来看,我我认为我们正在看到英特尔越来越深地陷入 AMD 在十年走无晶圆厂路线时所避免的漏洞(因为英特尔有自己的晶圆厂,而 AMD 则将晶圆代工业务也就是格罗方德剥离了)。当然,拥有完全一体化的供应链也有其好处,但从英特尔目前所经历的来看,这可能会带来巨大的成本。 我认为 AMD 的 Zen 2 设计是两家公司供应链的一个很好的类比。虽然英特尔坚持单片芯片,这阻碍了产量,AMD 选择多芯片模块(MCM)设计,提高整体产量,是证明了一个完全集成的芯片并不总是更好。同样,英特尔坚持其完全集成的供应链,而 AMD 则看到了这种模式弊端,并通过剥离业务使自己变得精益和模块化。 投资者考量 AMD 在制程上的领先,应引起英特尔股东的关注。本文主要关注桌面级 CPU 市场,但 AMD 也在服务器市场展开了一场成功的战役,这在一定程度上也归功于台积电的制造专长。此外,没有人能够确定英特尔是否能够对节点执行。通常,芯片设计和制造在较小的规模上变得更加困难,因此,如果英特尔还不能确定 10nm 能否量产(而且可能完全不能确定),为什么投资者会相信 7nm 会有什么不同呢? 更糟糕的是,供应链的铸造方将继续是未来成本的大头。我承认,我对英特尔的无晶圆厂的可行性并不十分熟悉,但目前,公司至少可以考虑这一点。 回到现实,即使英特尔在 2022 年能够达到 7nm 的规模,那制程上仍然会落后于台积电,台积电已经开始试产 5nm,预计在 2020 年的某个时候量产。随着制程上优势,以及因此可能的性能优势都慢慢掌握在了 AMD 手里,我认为我们将继续看到两家公司在桌面级和服务器市场的市场份额差距缩小。AMD 已经提供了同等或更好的性价比的产品,英特尔将很难向消费者和企业客户说"intel inside"是市场上最好的产品。 我认为市场正在反映英特尔股价的这种不确定性,因为在过去五年里,由于 AMD 的复苏,该公司股价的表现低于纳斯达克的预计。

    时间:2019-10-26 关键词: 英特尔 制程 电源资讯

  • 力旺Neobit技术入驻车规IC制程平台

    力旺电子宣布,其Neobit技术已率先导入于0.25微米车规IC制程平台,并已于2010年Q2完成可靠度验证,成功自工规领域迈进车规市场,未来更将强化与晶圆代工伙伴间之策略联盟,持续开发先进高阶制程之OTP技术,期能针对规格要求严格之产业客户,提供更稳固可靠的嵌入式非挥发性内存技术及制程平台导入。 一般OTP因规格的限制,较少应用于车规市场,原因在于基于安全性考虑,车规市场之要求较工业规格更为严峻,如操作温度需在-40℃~150℃区间,资料留存能力至少须为125℃/10年,不允许产品有任何故障率(Zero PPM failure )等。力旺电子研发团队继发表工业规格之Neobit OTP后,再次突破既有技术限制,以Neobit技术为核心,与晶圆代工伙伴合作,率先导入于车规IC制程平台,此成就将使力旺电子的产品线提升至更高阶的技术层次与更宽广的应用领域。 根据市场研究机构Gartner发布最新预测报告指出,全球车用半导体市场可望在2010年成长23.5%,营收规模由156.61亿美元扩充至193.34亿美元,市场潜力庞大。而因应快速成长的市场对高标准嵌入式非挥发性内存之需求,力旺电子以Neobit技术之卓越质量,率先导入于车规IC制程平台,将能广泛应用于汽车安全系统、仪表板、电动窗与后照镜控制、电源管理、引擎控制等项目,适合各类型车用IC客户作为各类校准、代码和数据储存之用,将可带给客户成本更低廉、应用范围更广泛之硅智财产品。 力旺电子总经理沈士杰表示:“力旺电子此次之Neobit技术于车规OTP开发取得重大成果,将能协助代工客户带给车规市场客户更具竞争优势之低成本、高可靠度的产品,为应用端客户创造高度价值。未来,力旺亦将持续与代工伙伴紧密合作,提供前瞻设计服务与快速技术支持,共创与晶圆代工伙伴、应用客户端的三赢局面” 力旺电子为全球嵌入式非挥发性内存领导厂商,除积极深耕自有之Neobit, NeoFlash与NeoEE硅智财技术外,更强化与伙伴厂商的长期技术合作,今Neobit技术已率先导入于车规IC制程平台,成功展现其更趋完善之技术整合与稳定可靠度,将具有更佳机会参与车规市场之技术发展趋势。

    时间:2019-02-26 关键词: 平台 技术 嵌入式开发 制程 入驻

  • Altera将启用台积电28nm制程工艺生产其FPGA芯片产品

    可编程逻辑芯片设计商 公司本周一宣布将使用台积电公司的28nm LP(低功耗)制程技术制造其廉价型中端芯片产品。今年4月份,公司曾宣布他们将使用台积电的高性能(HP)28nm工艺制作其高端 Statix V 产品,因此这次用同样来自台积电的28nm低功耗制程对应其中端产品自然是顺理成章。 据公司的高管Luanne Schirrmeister表示,Altera在65nm节点就曾经用不同等级的制程来生产自己不同档次产品的先例。 她说:“这种两极化的战略可以让我们的产品更符合不同市场的需求,在高端市场,我们的产品速度要做到最快;而在低端市场,我们的产品则要做到最省电。这两点是鱼与熊掌不可兼得的。” 她并表示市场细分程度较大,而且顾客对产品在特殊应用中的性能要求也越来越高。因此,Altrea公司在28nm节点将采用档次比以往更为细分的产品策略。 台积电公司的28nm低功耗制程据称比其现有40nm低功耗制程的运行速度快20%,而栅极漏电流则基本持平。按照他们原来的计划,28nm低功耗制程是不会采用HKMG工艺的,但他们现在改变了计划,准备推出一种采用HKMG工艺的28nm低功耗制程。 Altera公司的主要对手是在FPGA市场占据头把交椅的公司,今年二月份,宣布他们将使用台积电公司的28nm 低功耗/高性能混合型制程制造其28nm制程芯片产品。一位的高管今年早些时候还宣称由于28nm 低功耗/高性能混合型制程是Xilinx和台积电共同开发的制程技术,因此其主要的竞争对手是无法使用这项制程技术的。 不过Altera公司否认了这种说法,理由是Altera公司是台积电最大的代工客户之一,而且两家公司已经有20年的交情。因此Altera公司完全可以为产品自由选择自己认为最好的制程工艺,但Altera公司称28nm低功耗/高性能混合型制程“并不适合Altera产品的要求”。 Altera采用台积电28-nm 高性能制程制作的 V FPGA的工程样品将于明年第一季度送到客户手上,而其它采用28nm制程制作的FPGA产品则会在明年内发布。

    时间:2019-01-21 关键词: 芯片 工艺 嵌入式开发 制程 积电

  • 旺宏新增1.9亿元升级制程,继续与 IBM 合作研发 PCM

    旺宏电子董事会决议通过明年新增资本支出新台币 8.65 亿元(约1.9亿人民币),并继续与 IBM 合作开发相变化存储器。 尽管存储器行情明年不被看好,但旺宏对于未来展望仍审慎乐观,预期高端快闪型存储器如 NOR Flash 等市场仍会持续成长,产品价格应还算稳定。且在今年 10 月底通过资本支出预算为新台币 142 亿元,自第 4 季起开始投资,以提升公司 12 英寸晶圆厂高端产能及研发需求。 董事长吴敏求于此前法说会时曾强调,将把制程从 36 纳米升级至 19 纳米,以强化 NAND Flash 的竞争力。且自 2001 年开始,旺宏就已成立前瞻技术实验室,并且投入相变化存储器的研发,2004 年与 IBM 签署「合作研发相变化非挥发性存储器」联盟协定,如今过了十几年,仍然没有放弃。 相变化存储器(Phase-change memory,PCM)是一种非挥发性存储器装置,其特色是使用硫族化物玻璃(Chalcogenide glass)制成。硫属玻璃的特性是透过改变温度可以成为晶体或非晶体并具有不同的电阻,以此来储存不同的数值,是未来可能取代快闪存储器的技术之一,目前许多国际大厂如英特尔、三星等都有投入研发。 IBM 指出,PCM 的速度比现有的快闪存储器快近百倍,而读写次数甚至可达千万次,而英特尔和美光在近年所推出的 3D Xpoint 技术更号称是比闪存快 1,000 倍的技术。目前 PCM 的试验品已展现出极佳的性能,尤其是制程的进步将使 PCM 技术趋于成熟,但降低成本恐怕才是最大的挑战。目前在中国方面也有消息称,江苏时代芯存半导体即将于明年第一季量产 PCM 存储器。 虽然 PCM 存储器技术看似即将成熟,但到普及恐怕还需要一点时间,但为了因应新兴科技的发展,高速储存装置仍然是不可或缺的技术,也是市场关注的焦点。旺宏表示,记忆形式的储存级存储器是未来的趋势。

    时间:2018-12-27 关键词: IBM pcm 制程

  • 无线通信IC制程技术发展探微

    前言 半导体的应用可分为计算机、通信、消费类电子、工业、汽车、以及军事等市场,根据半导体产业协会与研究机构IC Insight等单位的统计,自2001年以后,计算机在半导体应用产品市场的占有率开始滑落至50%以下,反观通信与消费类电子产品的占有率则逐年上升,成为带动半导体产业持续成长的重要产品(见图1)。其中,在通信市场中,年产量高达四亿部左右的手机市场更是目前各大半导体厂商关注的重点,例如:全球两大晶圆代工厂台积电与联电在2002年的技术论坛中,竞相宣布适用于无线通信IC的新制程技术蓝图更可看出,无线通信IC已成为半导体产业未来发展的重要支柱。 一般来说,整个无线通信IC依功能可以分成三部分:首先为负责接收/发送射频信号的射频IC(Radio Frequency IC),此部分属于射频前端,为纯粹的设计;其次为负责二次升/降频与调制/解调功能的中频电路(IF IC),以及与锁相回路(PLL)、(Synthesizer)等组件,目前此段多属于模拟/数字的混和模式( mode)的电路;最后则是负责A/D、D/A、信号处理器及CPU等纯数字部分的基频IC(Baseband IC)。 由于基频部分以处理数字信号为主,且其内部组件多为主动组件、线路分布极为密集,故向来以微细化与高集成度的纯硅制程为主。而在射/中频部分,由于无线通信对于射频IC的规格要求相当严格,且高频晶体管的功能不同,其线路设计理念也不尽相同,因此,如何选择不同的材料与制程,以使无线通信用集成电路的线路功能与价格达到平衡或是最佳化,往往是无线通信用集成电路制造最重要的课题。故本文将以无线通信射频IC的制程技术为探讨重点,藉以说明半导体制程技术在无线通信射频IC领域的发展重点与趋势。 无线通信与制程概述 可分为由单一元素构成的元素半导体与两种以上元素化合物所构成的化合物半导体两类。前者如硅()、锗(Germanium)等所形成的半导体,后者如砷化镓(Gallium Arsenide,)、磷化铟(Indium Phospide,InP)等化合物形成的半导体。在过去以个人计算机为应用主轴的时期,全球半导体产业皆以硅材料为发展重心。由于硅元素先天上的物理限制,传统的互补金属氧化半导体(Complementary Oxide ,)制程无法胜任处理1GHz以上的高频信号,使得近两三年在通讯应用半导体的需求急增后,特别是对于高工作频率、高放大率与低噪声等条件要求极为严格的无线通信IC而言,特殊与制程的需求便格外受到重视(见图2)。在业界不断努力研发之下,目前已开发出可应用在无线通信IC的制程有:硅双极互补金属氧化半导体(Si Bipolar )、硅锗(SiGe)、砷化镓()、以及其它仍在积极开发磷化铟或E-mode 等不同的制程。以下便再针对这几种半导体材料与制程提出进一步的说明.硅组件 ● Si 为主流 以硅为基材的集成电路共有Si BJT(Si-Bipolar Junction )、Si CMOS、与结合Bipolar与CMOS特性的Si (Si Bipolar Complementary Oxide )等类。由于硅是当前半导体产业应用最为成熟的材料,因此,不论在产量或价格方面都极具优势。传统上以硅来制作的晶体管多采用BJT或CMOS,不过,由于硅材料没有半绝缘基板,再加上组件本身的增益较低,若要应用在高频段操作的无线通信IC制造,则需进一步提升其高频电性,除了要改善材料结构来提高组件的fT,还必须藉助沟槽隔离等制程以提高电路间的隔离度与Q值,如此一来,其制程将会更为复杂,且不良率与成本也将大幅提高。因此,目前多以具有低噪声、电子移动速度快、且集成度高的Si 制程为主。而主要的应用则以中频模块或低层的射频模块为主,至于对于低噪声、功率与器等射频前端组件的制造仍力有未逮。 ● SiGe制程崭露头角 1980年代IBM为改进Si材料而加入Ge,以便增加电子流的速度,减少耗能及改进功能,却意外成功的结合了Si与Ge。而自98年IBM宣布SiGe迈入量产化阶段后,近两、三年来,SiGe已成了最被重视的无线通信IC制程技术之一。 依材料特性来看,SiGe高频特性良好,材料安全性佳,导热性好,而且制程成熟、整合度高,具成本较低之优势,换言之,SiGe不但可以直接利用半导体现有晶圆制程,达到高集成度,据以创造经济规模,还有媲美的高速特性。随着近来IDM大厂的投入,SiGe 技术已逐步在截止频率(fT)与击穿电压(Breakdown )过低等问题获得改善而日趋实用。目前,这项由IBM所开发出来的制程技术已整合了高效能的SiGe HBT(Heterojunction Bipolar )3.3V及0.5μm的CMOS技术,可以利用主动或被动组件,从事模拟、RF及混合信号方面的配置应用。 对于无线通信射频IC应用而言,SiGe技术具有良好的线性度、低噪声、快速等特性,可适用于手机射频前端如LNA、等。因此,随着SiGe制程技术的性能日趋完善,再加上集成度高,使得全球射频芯片大厂与晶圆代工厂商皆已陆续投入此一技术的发展。● RF CMOS蓄势待发 尽管纯硅的CMOS制程被认为仅适用于数字功能需求较多的设计,而不适用于以为主的射频IC设计,不过历经十几年的努力后,随着CMOS性能的提升、晶圆代工厂在0.以下制程技术的配合、以及无线通信芯片整合趋势的引领下,RF CMOS制程不仅是学界研究的热门课题,也引起了业界的关注。采用RF CMOS制程最大的好处,当然是可以将射频、基频与存储器等组件合而为一的高整合度,并同时降低组件成本。但是症结点仍在于RF CMOS是否能解决高噪声、低绝缘度与Q值、与降低改善性能所增加制程成本等问题,才能满足无线通信射频电路严格的要求。 目前已采用RF CMOS制作射频IC的产品多以对射频规格要求较为宽松的与射频IC,例如CSR、Oki、等芯片厂商皆已推出使用CMOS制造的传送器;而Atheros、Envara等芯片厂商也在最近推出全CMOS制程的多模(.11b/g/a)射频芯片组。不过,由于手机用射频IC规格非常严格,到目前为止,除了 以数字技术来强化低中频至基频及数字频道选择功能,以降低CMOS噪声过高的问题所生产的 低中频 GSM/芯片组外,很少厂商以此技术制造手机射频IC。再者,由于手机制造商对其可靠度的疑虑仍深,故除了韩国三星电子采用 的射频芯片组外,几乎未曾听闻手机制造厂采用CMOS生产的RF芯片。由此观之,RF CMOS欲在手机射频IC制程中抢占一席之地仍有许多亟待克服的障碍。化合物半导体:GaAs 除了硅制程的芯片之外,以砷化镓制程所生产的芯片亦早就被大量运用在卫星通信、军事武器等国防工业上,只是其应用范围狭隘,且产业结构较为封闭,以致于市场开拓不易。不过,随着近年来无线通信的发展,砷化镓制造的IC逐渐广为应用在无线通信功率放大组件的制造。 依材料特性来看,砷化镓为化合物半导体,由于电子移动率约为硅的5.7倍,且高频使用消耗功率低,故多用于制作功率组件。一般来说,砷化镓在无线通信射频前端的应用具有高工作频率、低噪声、工作温度适用范围高、以及能源利用率佳等几种优点。 在组件种类方面,依晶体管制程结构可分为:金属半导体场效应晶体管( Field Effect ,)、假晶高电子迁移率晶体管(Pseudomorphic Electron Transistor,)、异质结双极晶体管(Heterostructure Bipolar Transistor,HBT)等三类。其中HBT虽然是三者中最新开发的技术,但其结构上的优势,使信道上的电子流呈垂直方向,可以产生较高的功率密度,且仅需单一电压,在同样的输出功率下,HBT的线性效果优于其它晶体管结构,正适合目前讲求轻薄短小、待机时间长的移动电话。 上述各种应用于无线通信IC制造的半导体材料与制程技术,由于GaAs等制程拥有高工作频率、低噪声等优点,因此在未来两三年内仍是高速,特别是功率放大器的主流制程技术。不过GaAs也存在着成本昂贵,且无法和硅芯片集成的缺点。 至于在硅制程方面,随着SiGe制程的崛起,与RF CMOS逐步朝向实用化阶段迈进,将影响Si BiCMOS制程目前在射频IC的主流地位,尤其是SiGe制程技术将会日益受到重视。过去在发展初期,SiGe由于截止频率(Cutoff frequency:fT),及其相对的崩溃电压过低,使得SiGe难以应用在射频功率放大器上,相较之下GaAs不但具有高fT,而且其崩溃电压也远高于SiGe或Si制程,因此在功率放大器(PA)的应用上有极大的优势。但经过短短几年的改进,目前的SiGe HBT技术不仅已被、RF MD、等无线通信IC大厂广为应用在手机射频前端如LNA、等组件,也已发挥其制程集成能力完成集成RF/IF功能的Transceiver产品,更进一步挑战GaAs在PA产品的优势。 除了上述的制程外,其它逐步应用在无线通信高频组件的基材还有磷化铟(InP)或GaAs on Si等制程。前者较砷化镓更适于高频应用,效率更高,组件更小,被认为未来有可能会取代砷化镓,只是目前价格昂贵;后者主要由发展,于2001年9月宣布成功用于商业用途,可将GaAs的功率放大器(PA)与Si为主的基频模块结合在一起以降低成本,依据的构想,砷化镓与硅结合实用化后,最初将先运用在输出功率小于10W的WLAN和手机等消费类产品上。不过砷化镓与硅结合,需要额外的加工工程,制程程序增加,良率会降低,因此其成本与商业化进程等问题仍有待考验。 无线通信IC整合趋势个别组件的制程技术发展 以手机射频IC中最主要的两大组件收发器与PA制程为例:在收发器的制程部分,虽然目前BiCMOS制程仍为市场主力,但近来厂商也积极发展RF CMOS与SiGe BiCMOS等制程技术。根据Strategy Unlimited的估计,到2004年BiCMOS制程的收发器芯片的市场占有率将逐步下滑到仅占全球66%,而SiGe制程的收发器芯片则可成长至21%的市场占有率,RF CMOS制程的收发器亦可望占有13%的市场。随着越来越多厂商推出SiGe制程的收发器,再加上代工厂也陆续切入SiGe制程的代工,未来两、三年内手机收发器的制程将以Si BiCMOS 与SiGe BiCMOS制程为主流。在手机的PA部分,由于GaAs材料特性的优势,故仍将主导手机PA制程市场,至于SiGe则在不断改善制程技术后,将有机会侵蚀过去GaAs独占的PA市场。Strategy Unlimited便预估,到2004年全球GaAs制程的PA芯片市场占有率将下滑到仅占68%,而CMOS与SiGe制程的PA芯片则将分别成长至13%与18%的市场占有率(见图4)。不过,若以目前发展看来,推出SiGe制程PA的厂商仍属少数,再加上认证与设计的时间,到2004年SiGe PA仍不易有高成长,未来三年手机PA的制程未来仍将以GaAs制程为发展主流。就未来发展高集成度(integration ) RF IC芯片组而言,由于Si-CMOS、SiGe电路的重复性与一致性较GaAs制程高,且单位面积的电路密度高,就电路的集成度、易产性及成本,目前商用RF IC以CMOS、SiGe制程具备较佳的竞争力。若从个别组件的发展来看,SiGe制程将成为PA与等射频前端组件在GaAs制程外的另一种选择;而收发器与LNA等组件则将出现SiGe与CMOS抢占Si BiCMOS制程市场的局面。逐步迈向SoC 射频电路组件应用在移动电话等各式无线通信设备上,除考虑成本与性能外,更需力求其体积的微小化与采用的方便性。因此,为使所研发的产品更符合与需求,射频组件制造商纷纷朝向更高整合度与集成度迈进,藉以提供下游厂商更佳的应用便利性。从TI、等国际芯片大厂所规划的技术蓝图来看,2003-2004年将逐步发展成PA模块、射频单芯片、基频芯片等三颗芯片或芯片模块,至于集成射频与基频的SoC则到2005年以后才有可能实现。至于台湾省厂商方面,自今年起威盛与联发科相继宣布积极投入后,也已加快国内厂商朝向手机关键零组件SoC的脚步。 结语 上述的讨论,台湾省工研院认为,从半导体制程技术及其应用在无线通信IC的历程来看,短期内SiGe与BiCMOS将是手机收发器的主流制程,其次,即便面临SiGe或CMOS的挑战,短期内GaAs仍将主导手机的功率放大器市场,不过,在WLAN与Bluetooth的功率放大器将以SiGe与CMOS为主。至于CMOS虽然是未来应用在各种系统产品中最经济的,但是现阶段仍仅限于WLAN收发器与Bluetooth,而在手机IC的应用则仍需进一步发展。 藉由对半导体制程的讨论可以看出,半导体制程的进展不仅影响手机射频IC的发展,也影响无线通信IC产业,甚至是上游的圆片制造产业。因此,对于台湾省圆片制造厂商而言,在投入GaAs生产制造时,更应对快速发展且日益增多的SiGe集成产品加以注意,以随时做好应变的规划。至于IC设计公司亦应密切掌握本地晶圆代工厂的制程技术动向,除了可妥善利用本地的晶圆制造产能,以降低海外投片的成本,更可拉近与国际无线通信IC制造技术的差距。

    时间:2018-12-20 关键词: 无线通信 制程 技术发展 总线与接口 探微

  • 制程差距扩大 台湾DRAM厂隐忧

      台湾大厂南科宣布8亿股现金增资计划,预计筹措100亿元以上资金,全数投入50纳米制程,以及偿还公司债,尽管现货价格已站上每颗2美元,时间点来得比预期早,国内厂暂时度过最艰困的时刻,但三星半导体将在明年把40纳米推升为生产线主力,成本大幅降低的优势,势必更加显著,台厂与国外一线大厂的苦战还是难免。  由于过渡至DDR3面临产能转换的瓶颈期,导致DDR3产能不足,进一步拉抬价格,原本内存模块厂预测,今年第四季底,现货价才有机会达到2美元,但根据集邦科技报价,DDR2现货价昨日持续上涨2.39%,报价已经突破2美元,时间点来得较预期更早,引发现货价格是否已经到顶的疑虑。  然对DRAM厂而言,已经至少一年半没有见过DDR2出现2美元的价位,对营运维持现金流量有相当大的帮助,因此DRAM类股近期也呈现大涨走势,反映营运转佳的事实。  不过DRAM产业在三星半导体逐渐维持绝对领先的优势之下,制程的差距似乎也拉得更大,形成大者恒大的一线领先群效应。上周三星半导体社长权五铉来台,就明白指出,该公司的40纳米制程已经进入量产阶段,预计在明年,40奈米制程就会成为产品线的主力。  反观台系厂商,目前只有南科、华亚科有能力转进50纳米制程,预计在明年中后,所有制程将全数转进50纳米,最快也要在后年才有机会转进40纳米,台系厂商制程差距与三星半导体呈现扩大的态势,今年第二季,根据市调机构Gartner的预估,三星以及海力士二家韩系DRAM厂,已经主导了全球逾50%的DRAM产业营收,光是三星一家就超过30%,台系厂商在景气回春之际,若不设法缩小差距,苦战难以避免。

    时间:2018-12-17 关键词: 台湾 存储技术 制程 差距 隐忧

  • 产能提升和制程转进 台系DRAM厂可望明年大幅成长

    据集邦科技(TRENDFORCE)旗下研究部门eXchange日前发布研究报告指出,在台系厂中,南科以及华亚科在明年将有产能提升及制程转进两大因素,使产出可能大幅成长年增率150%。 南科除今年将12吋月产能从3万6千片提升至5万片,明年上半年可达6万片,华亚科也由今年平圴月产能不及10万片提升至满载产能13万片,同时南科与华亚科皆在今年下半年加速50nm转进及明年转进42nm,预计明年南科及华亚科的产出成长率居全球之冠,以品牌销售颗料计,南科明年将成为台湾DRAM厂之冠。 观察台系DRAM产业的发展史,以华邦成立于1987年最早,孕育台系DRAM人才无数,台湾DRAM产业于1994年后快速发展,力晶、茂德与南科相继成立,与日系厂商展开技术合作,华亚科与瑞晶于2003年与2007年以台湾、德国及台湾、日本合资设厂,使台湾DRAM产能于2008年底月投片量达53万片,占全球DRAM投片量35%,成为全球12吋DRAM厂密度最高的国家,但在2007年至2009年严重的供需失衡下,台系DRAM厂也承受极大的财务亏损压力。 集邦统计,韩系厂商在今年第二季营收排名的市占率已达55.3%,比2008年第四季金融风暴时期的45.5%,成长近10%,而台系DRAM厂也在今年DRAM景气回升中,力求加强产业竞争力,各公司策略布局分析如下: 在台系DRAM厂中,华邦正积极退出标准型DRAM生产,加强NOR 、 DRAM、GDDR(绘图用内存)及(利基型内存)等四项产品线,在NOR 市场短缺下,华邦成功调整产品线,确保生产获利率稳定并持续提升,同时华邦决定以奇梦达所开发的46nm为基础,自主研发46nm,于2011年底量产。 在尔必达联台抗韩策略下,力晶、瑞晶与茂德与尔必达合作在未来更为密切,除加速制程转进,为降低单项产品价格波动风险,力晶的产品线策略,采取标准型DRAM、代工与三者并进的经营模式,并于今年底导入DRAM 45nm制程, 加上瑞晶产能贡献三成,产出及营收可望持续成长。代工也继续以每月三万片至四万片的投片与客户合作并计划明年将65nm制程导入代工生产,方面明年则将有50nm制程1Gb SLC及40nm制程的MLC 16Gb产出。 瑞晶成为尔必达的子公司后,在母公司的策略规划下将成为尔必达的生产标准型DRAM的重镇,预计今年底可有六台浸润式机台移入,并计划于明年首季底全数转入45nm制程。 茂德方面,目前中科厂已经恢复至满载6万片,今年底,投片3万片是帮尔必达代工63nm制程,加上未来尔必达考虑将低容量的 DRAM委外交给茂德,以后茂德将有一半以上的产能以代工性质为主。

    时间:2018-12-11 关键词: 产能 明年 存储技术 制程 大幅

  • DRAM拼增产抢回市占率 惟制程进度仍落后

    经历上一波产业不景气,台系厂伤得很重,好不容易等到价格反弹到现金成本之上,开始全力扩产找回过去失落的市占率,惟即使目前台系厂再努力,也只能用落后的制程来追赶,传出三星电子 ( )采用40奈米制程的DDR3芯片已开始大量投产,领先台厂2个世代之多,台系DRAM厂在追赶的进度上,再度显得相当吃力。 就像过去每次的景气循环一样,当走出谷底的初期,国际大厂总是早一步获利,台厂缓步跟随在后,这次也不例外,台厂再度过年初的财务危机之后,随著DRAM价格开始上扬,台厂好不容易营运止血,开始走入现金流入,因此纷纷大量增加投片量。 南亚科和华亚科全力转至50奈米制程,速度居于台厂之冠,惟相较三星仍是落后。 近期市场传出,三星在50奈米制程世代领先后,目前已开始以40奈米制程的DDR3芯片放量投片,领先台系厂商2个世代之多。相较之下,台厂虽然努力在投片量上追赶,但制程进度上仍旧是败阵。 力晶12寸晶圆厂已开始满载投片,短期内不用筹资转进50奈米制程的花费,追随尔必达()的脚步,专心放在65奈米和 65奈米制程上,以成本竞争力来看,虽然还追不上三星的50奈米制程,但至少可以缩短与海力士()间的竞争距离。 南亚科和华亚科虽然誓言要转进50奈米制程,但真正放量的时间点要到2010年才见到,南亚科目前先转入68奈米制程试水温,等到良率顺之后,华亚科2010年在大量转进50奈米制程,届时会是台厂中制程转换至50奈最快的业者,但距离三星的脚步,仍有一段距离在。 茂德2010年开始为尔必达代工DDR3芯片,但茂德原本采用海力士的技术和设备,现在要转到尔必达技术且做代工,必须要购买新机台设备,未来如何找到资金来添置机台设备,是市场关注焦点;再者,何时取得自有技术来源,是一个关注重点。

    时间:2018-12-10 关键词: DRAM 存储技术 制程 落后 进度

  • 线路板PCB加工特殊制程

    1、Additive Process 加成法指非导体的基板表面,在另加阻剂的协助下,以化学铜层进行局部导体线路的直接生长制程(详见电路板信息杂志第 47 期 P.62)。电路板所用的加成法又可分为全加成、半加成及部份加成等不同方式。2、Backpanels,Backplanes 支撑板是一种厚度较厚(如 0.093",0.125")的电路板,专门用以插接联络其它的板子。其做法是先插入多脚连接器(Connector)在紧迫的通孔中,但并不焊锡,而在连接器穿过板子的各导针上,再以绕线方式逐一接线。连接器上又可另行插入一般的电路板。由于这种特殊的板子,其通孔不能焊锡,而是让孔壁与导针直接卡紧使用,故其品质及孔径要求都特别严格,其订单量又不是很多,一般电路板厂都不愿也不易接这种订单,在美国几乎成了一种高品级的专门行业。3、Build Up Process 增层法制程这是一种全新领域的薄形多层板做法,最早启蒙是源自 IBM 的SLC 制程,系于其日本的 Yasu 工厂 1989 年开始试产的,该法是以传统双面板为基础,自两外板面先全面涂布液态感光前质如Probmer 52,经半硬化与感光解像后,做出与下一底层相通的浅形"感光导孔"(Photo-Via) ,再进行化学铜与电镀铜的全面增加导体层,又经线路成像与蚀刻后,可得到新式导线及与底层互连的埋孔或盲孔。如此反复加层将可得到所需层数的多层板。此法不但可免除成本昂贵的机械钻孔费用,而且其孔径更可缩小至10mil以下。过去5~6年间,各类打破传统改采逐次增层的多层板技术,在美日欧业者不断推动之下,使得此等 Build Up Process 声名大噪,已有产品上市者亦达十余种之多。除上述"感光成孔"外;尚有去除孔位铜皮后,针对有机板材的碱性化学品咬孔、雷射烧孔 ( Laser Ablation ) 、以及电浆蚀孔 ( Plasma Etching )等不同"成孔"途径。而且也可另采半硬化树脂涂布的新式"背胶铜箔" (Resin Coated Copper Foil ) ,利用逐次压合方式 ( Sequential Lamination ) 做成更细更密又小又薄的多层板。日后多样化的个人电子产品,将成为这种真正轻薄短小多层板的天下。4、Cermet 陶金将陶瓷粉末与金属粉末混合,再加入黏接剂做为种涂料,可在电路板面(或内层上)以厚膜或薄膜的印刷方式,做为"电阻器"的布着安置,以代替组装时的外加电阻器。5、Co-Firing 共烧是瓷质混成电路板(Hybrid)的一个制程,将小型板面上已印刷各式贵金属厚膜糊(Thick Film Paste)的线路,置于高温中烧制。使厚膜糊中的各种有机载体被烧掉,而留下贵金属导体的线路,以做为互连的导线。6、Crossover越交,搭交板面纵横两条导线之立体交叉,交点落差之间填充有绝缘介质者称之。一般单面板绿漆表面另加碳膜跳线,或增层法之上下面布线均属此等"越交"。7、Discreate Wiring Board散线电路板,复线板即Multi-Wiring Board的另一说法,是以圆形的漆包线在板面贴附并加通孔而成。此种复线板在高频传输线方面的性能,比一般PCB经蚀刻而成的扁方形线路更好。8、DYCOstrate电浆蚀孔增层法是位于瑞士苏黎士的一家Dyconex公司所开发的Build up Process。系将板面各孔位处的铜箔先行蚀除,再置于密闭真空环境中,并充入CF4、N2、O2,使在高电压下进行电离形成活性极高的电浆(Plasma),用以蚀穿孔位之基材,而出现微小导孔 (10mil以下) 的专利方法,其商业制程称为DYCOstrate。9、Electro-Deposited Photoresist电着光阻,电泳光阻是一种新式的"感光阻剂"施工法,原用于外形复杂金属物品的"电着漆"方面,最近才引进到"光阻"的应用上。系采电镀方式将感旋光性带电树脂带电胶体粒子,均匀的镀在电路板铜面上,当成抗蚀刻的阻剂。目前已在内层板直接蚀铜制程中开始量产使用。此种ED光阻按操作方法不同,可分别放置在阳极或阴极的施工法,称为"阳极式电着光阻"及"阴极式电着光阻"。又可按其感光原理不同而有"感光聚合"(负性工作Negative Working )及"感光分解"(正性工作Positive Working)等两型。目前负型工作的ED光阻已经商业化,但只能当做平面性阻剂,通孔中因感光因难故尚无法用于外层板的影像转移。至于能够用做外层板光阻剂的"正型ED"(因属感光分解之皮膜,故孔壁上虽感光不足但并无影响),目前日本业者仍正在加紧努力,希望能够展开商业化量产用途,使细线路的制作比较容易达成。此词亦称为"电泳光阻"(Electrothoretic Photoresist)。10、Flush Conductor 嵌入式线路,贴平式导体是一外表全面平坦,而将所有导体线路都压入板材之中的特殊电路板。其单面板的做法是在半硬化(Semi Cured)的基材板上,先以影像转移法把板面部份铜箔蚀去而得到线路。再以高温高压方式将板面线路压入半硬化的板材之中,同时可完成板材树脂的硬化作业,成为线路缩入表面内而呈全部平坦的电路板。通常这种板子已缩入的线路表面上,还需要再微蚀掉一层薄铜层,以便另镀0.3mil的镍层,及20微吋的铑层,或10微吋的金层,使在执行滑动接触时,其接触电阻得以更低,也更容易滑动。但此法郄不宜做PTH,以防压入时将通孔挤破,且这种板子要达到表面完全平滑并不容易,也不能在高温中使用,以防树脂膨胀后再将线路顶出表面来。此种技术又称为Etch and Push法,其完工的板子称为Flush-Bonded Board,可用于RotarySwitch及Wiping Contacts等特殊用途。11、Frit玻璃熔料在厚膜糊 (Poly Thick Film, PTF)印膏中,除贵金属化学品外,尚需加入玻璃粉类,以便在高温焚熔中发挥凝聚与附着效果,使空白陶瓷基板上的印膏,能形成牢固的贵金属电路系统。12、Fully-Additive Process 全加成法是在完全绝缘的板材面上,以无电沉积金属法(绝大多数是化学铜),生长出选择性电路的做法,称之为"全加成法"。另有一种不太正确的说法是"Fully Electroless"法。13、Hybrid Integrated Circuit 混成电路是一种在小型瓷质薄基板上,以印刷方式施加贵金属导电油墨之线路,再经高温将油墨中的有机物烧走,而在板面留下导体线路,并可进行表面黏装零件的焊接。是一种介乎印刷电路板与半导体集成电路器之间,属于厚膜技术的电路载体。早期曾用于军事或高频用途,近年来由于价格甚贵且军用日减,且不易自动化生产,再加上电路板的日趋小型化精密化之下,已使得此种 Hybrid 的成长大大不如早年。14、Interposer互连导电物指绝缘物体所承载之任何两层导体间,其待导通处经加填某些导电类填充物而得以导通者,均称为Interposer。如多层板之裸孔中,若填充银膏或铜膏等代替正统铜孔壁者,或垂直单向导电胶层等物料,均属此类Interposer。请登陆: 维库电子市场网(www.dzsc.com) 浏览更多信息来源:0次

    时间:2018-10-16 关键词: 加工 制程 线路板

  • 高功能型环氧树脂在印刷电路板贯孔制程上应用的研究

    简 介在一般传统的印刷电路板之制作过程当中,基层板材其在完成钻孔的制程之后,必须经过贯孔的处理过程。其目的是要在板材的表面以及孔壁之上,沉积一层极薄地导电镀层,使得后续的电镀作业,可以顺利地进行操作,从而生成符合需求的金属铜层(1)。目前时下一般常用的铜箔基板,其是利用基本型的环氧树脂,做为其中所需的树脂材料之用,主要由于其的价格低廉以及加工容易,各种性能也是相当不错。随着电子工业的突飞猛进,对于电路板材的特性需求,将会渐趋严格,尤其是在电气特性以及热安定性两大方面,更需设法予以提升。高功能型的环氧树脂,其是一种改良式的环氧树脂,主要是在增加环氧树脂的接枝以及交联程度,由于具有较高的玻璃转移温度,因此特别适合做为各种高级电路板材的树脂材料之用。本项研究是利用高功能型的环氧树脂,取代一般传统基本型的环氧树脂,做为铜箔基板所需的树脂材料之用。吾人除了放大观察镀层表面的形态结构之外,并且分析测试镀层之间的受热性质,做为使用上的参考依据(2,3)。实 验1. 试片装备吾人使用基本型以及高功能型的两种环氧树脂成份,做为铜箔基板所需的树脂材料之用。板材的厚度为1.6 ㎜,铜箔的厚度为1/2oz/ft2,首先利用剪床,将其裁切成为20 ㎝×20 ㎝尺寸大小的板材试片,然后利用数值控制的钻孔机器,从事钻孔的处理过程,孔壁直径的尺寸大小为1.0 ㎜。2. 贯孔预镀完成钻孔处理之后的板材试片,首先必须经过整孔、微蚀、酸洗、预浸、活化以及速化等项前处理步骤,然后置于无电解铜的槽液之中,利用氧化还原的化学反应,进行所需的沉积工作。 3. 电镀处理 完成贯孔预镀之后的板材试片,首先利用稀酸溶液加以清洗,然后置于酸性硫酸铜的镀液之中,进行所需的电镀作业,最后经过水洗以及烘干的处理之后即可。4. 分析测试完成钻孔、贯孔以及电镀处理之后的板材试片,切片取其孔壁区域的镀层部份,经过镀金的处理之后,然后利用扫描式电子显微镜,放大观察镀层表面的形态结构。完成电镀处理之后的板材试片,置于高温的熔锡之中,进行所需的漂焊处理,切片取其孔壁区域的镀层部份,经过研磨的处理之后,然后利用金相显微镜,放大观视孔壁镀层的组织结构。结 果 与 讨 论1. 形态结构基本型以及高功能型环氧树脂两种不同的基层板材,其在完成钻孔的处理之后,孔壁表面的形态结构,大致有如图一以及图二之中的扫描式电子显微镜照片所示。可以得知高功能型的环氧树脂,由于具有较高的玻璃转移温度,因此其在钻针的高速旋转之下,胶渣产生的不良现象,要较基本型的环氧树脂来得减少。两种不同树脂材料的基层板材,其在完成贯孔的处理之后,镀层表面的形态结构,大致有如图三以及图四之中的扫描式电子显微镜照片所示。可以得知高功能型的环氧树脂,由于具有较少的钻孔胶渣,因此其在贯孔的处理之后,沉积镀层的表面形态,要较基本型的环氧树脂,来得均匀而且细致。至于两种不同树脂材料的基层板材,其在完成电镀的处理之后,金属铜层的表面形态,大致有如图五以及图六之中的扫描式电子显微镜照片所示。可以得知高功能型的环氧树脂,由于具有较佳的贯孔镀层,因此其在完成电镀的处理之后,金属铜层的形态结构,要较基本型的环氧树脂来得理想。2. 受热性质基本型以及高功能型环氧树脂两种不同基层板材的电镀铜层,其在经过热应力的试验之后,孔壁表面的镀层之间并无任何分开以及剥离的现象发生。此点显示镀层之间的兼容性质以及附着性能均是十分良好,并且形成强而有效的化学键结,可以承受外界剧烈地温度变化,而不会有任何不良的情形出现。由此可知两种不同树脂材料的受热性质相当良好,可以完全符合实际使用情形的各种需要。欲知详情,请登录维库电子市场网(www.dzsc.com)来源:0次

    时间:2018-10-10 关键词: 制程 环氧树脂 功能型

  • 基于满足更小尺寸需求的制程技术

    随着便携式电子产品变得越来越小、越来越轻薄,制程技术也不断创新。本文将介绍的用于智能卡的FCOS封装、VIP50工艺和芯片级封装(CSP)不但满足了更小的元器件尺寸需求,而且能够实现更好的产品性能。 能满足第三代智能卡尺寸要求的FCOS封装英飞凌公司与德国智能卡制造商Giesecke & Devrient推出的用于智能卡的FCOS封装可满足新型第三代智能卡(UICC)对尺寸的要求。FCOS模块的厚度不大于500μm,整个模块的金触点位于芯片卡的左侧。FCOS封装(上)与金线焊接(下)的对比FCOS模块中芯片的功能衬面直接通过导电触点与模块连接,不再需要传统的金丝和合成树脂封装。由于封装中省去了金属线,大大节约了模块空间,一方面可以在模块尺寸不变的情况下安置更大的芯片,使芯片卡具有更多的功能;另一方面也可以使芯片卡的模块尺寸更小。此外,与传统的金线焊接(bonding)技术相比,采用FCOS的芯片卡具有更强的机械稳定性和光学视觉效果、更小和更薄的模块尺寸、更强的防腐性和韧性,并且采用了非卤素材料,符合RoHS指令。第三代智能卡的尺寸是目前SIM卡的一半欧洲电信标准组织(ETSI)已决定在手机中使用更小尺寸的智能卡,新型第三代智能卡可应用于超薄移动电话、手持读卡器和其他终端设备。今后SIM卡的尺寸只有12mm×15mm,这要需更小的芯片卡模块,而FCOS正好能满足这一需求。使放大器性能更高、尺寸更小的VIP50工艺VIP50工艺是美国国家半导体独有的绝缘硅(SOI)BiCMOS工艺,适用于放大器芯片的生产。该工艺采用的薄膜电阻不但有微调功能,还具有极高的准确度,令其在很多方面都优于传统的双极或CMOS工艺。所有VIP50的晶体管都装设于绝缘硅(SOI)圆片之上,然后以沟道互相隔离。这种隔离设计可将寄生电容减至最少,并大幅提高放大器的带宽功率比。隔离的另一优点是即使信号电压高于供电干线电压,芯片内的晶体管仍可调节有关的信号。此外,由于SOI技术可以防止漏电情况出现,即使在工厂及汽车内等极高温度的环境下操作,也不会对放大器的性能产生任何不利的影响。VIP50工艺晶体管的隔离沟道设计由于加设了高速垂直NPN及PNP晶体管,VIP50工艺的双极及CMOS模拟专用晶体管可以减少噪声,为调节高精度模拟信号提供一个理想的低噪声环境,同时减低了功耗。由于BiCMOS工艺添加了垂直PNP晶体管,放大器可以加设高度平衡的输出级,以便进一步提高放大器的带宽功率比。VIP50双极晶体管与最低门长度为0.5μm的“模拟级”MOS晶体管搭配使用,不但可以发挥最佳的匹配准确度,还有助于减少中低频噪声。对于MOS晶体管是信号路径重要组成部分的系统来说,上述的两个特色便显得非常重要。添加了MOS模块之后,工程师也可将更大量的混合信号技术及数字技术集成一起。芯片与封装面积比接近1:1的芯片级封装CSP(Chip Scale Package)可以让芯片面积与封装面积之比超过1:1.14,已相当接近1:1的理想情况。由于电路接线最短,可在最小的引脚范围内提供最高密度内部连接,CSP能满足对产品尺寸更小设计要求,又能保持产品坚实耐用,甚至可以降低生产成本。0.4mm间距的芯片级封装加州微器件公司近日推出了0.4mm间距CSP Centurion EMI滤波器CM1440、CM1441和CM1442,其外形尺寸比现有的间距0.5mm的CSP产品小30%以上,比现有的TDFN产品小42%。因其性能更高、尺寸更小,非常适合为手机提供静电放电(ESD)保护 (崔晓楠 )参考文献:[1].CSPdatasheethttp://www.dzsc.com/datasheet/CSP_2363263.html.[2].CM1440datasheethttp://www.dzsc.com/datasheet/CM1440_1378293.html.[3].CM1441datasheethttp://www.dzsc.com/datasheet/CM1441_1378296.html.[4].CM1442datasheethttp://www.dzsc.com/datasheet/CM1442_1378299.html.

    时间:2018-10-01 关键词: 尺寸 需求 制程 更小

  • 印刷电路板制程简介

    印刷电路板制程简介 製程名稱<?XML:NAMESPACE PREFIX = O /> 製 程 簡 介 內 容 說 明  印刷電路板 在電子裝配中,印刷電路板(Printed Circuit Boards)是個關鍵零件。它搭載其他的電子零件並連通電路,以提供一個安穩的電路工作環境。如以其上電路配置的情形可概分為三類:【單面板】將提供零件連接的金屬線路佈置於絕緣的基板材料上,該基板同時也是安裝零件的支撐載具。【雙面板】當單面的電路不足以提供電子零件連接需求時,便可將電路佈置於基板的兩面,並在板上佈建通孔電路以連通板面兩側電路。【多層板】在較複雜的應用需求時,電路可以被佈置成多層的結構並壓合在一起,並在層間佈建通孔電路連通各層電路。內層線路 銅箔基板先裁切成適合加工生產的尺寸大小。基板壓膜前通常需先用刷磨、微蝕等方法將板面銅箔做適當的粗化處理,再以適當的溫度及壓力將乾膜光阻密合貼附其上。將貼好乾膜光阻的基板送入紫外線曝光機中曝光,光阻在底片透光區域受紫外線照射後會產生聚合反應(該區域的乾膜在稍後的顯影、蝕銅步驟中將被保留下來當作蝕刻阻劑),而將底片上的線路影像移轉到板面乾膜光阻上。撕去膜面上的保護膠膜後,先以碳酸鈉水溶液將膜面上未受光照的區域顯影去除,再用鹽酸及雙氧水混合溶液將裸露出來的銅箔腐蝕去除,形成線路。最後再以氫氧化鈉水溶液將功成身退的乾膜光阻洗除。對於六層(含)以上的內層線路板以自動定位沖孔機沖出層間線路對位的鉚合基準孔。 壓合 完成後的內層線路板須以玻璃纖維樹脂膠片與外層線路銅箔黏合。在壓合前,內層板需先經黑(氧)化處理,使銅面鈍化增加絕緣性;並使內層線路的銅面粗化以便能和膠片產生良好的黏合性能。疊合時先將六層線路﹝含﹞以上的內層線路板用鉚釘機成對的鉚合。再用盛盤將其整齊疊放於鏡面鋼板之間,送入真空壓合機中以適當之溫度及壓力使膠片硬化黏合。壓合後的電路板以X光自動定位鑽靶機鑽出靶孔做為內外層線路對位的基準孔。並將板邊做適當的細裁切割,以方便後續加工。 鑽孔 將電路板以CNC鑽孔機鑽出層間電路的導通孔道及焊接零件的固定孔。鑽孔時用插梢透過先前鑽出的靶孔將電路板固定於鑽孔機床檯上,同時加上平整的下墊板(酚醛樹酯板或木漿板)與上蓋板(鋁板)以減少鑽孔毛頭的發生。 鍍 通 孔一 次 銅 在層間導通孔道成型後需於其上佈建金屬銅層,以完成層間電路的導通。先以重度刷磨及高壓沖洗的方式清理孔上的毛頭及孔中的粉屑,再以高錳酸鉀溶液去除孔壁銅面上的膠渣。在清理乾淨的孔壁上浸泡附著上錫鈀膠質層,再將其還原成金屬鈀。將電路板浸於化學銅溶液中,藉著鈀金屬的催化作用將溶液中的銅離子還原沉積附著於孔壁上,形成通孔電路。再以硫酸銅浴電鍍的方式將導通孔內的銅層加厚到足夠抵抗後續加工及使用環境衝擊的厚度。 外層線路二 次 銅 在線路影像轉移的製作上如同內層線路,但在線路蝕刻上則分成正片與負片兩種生產方式。負片的生產方式如同內層線路製作,在顯影後直接蝕銅、去膜即算完成。正片的生產方式則是在顯影後再加鍍二次銅與錫鉛(該區域的錫鉛在稍後的蝕銅步驟中將被保留下來當作蝕刻阻劑),去膜後以鹼性的氨水、氯化銅混合溶液將裸露出來的銅箔腐蝕去除,形成線路。最後再以錫鉛剝除液將功成身退的錫鉛層剝除(在早期曾有保留錫鉛層,經重鎔後用來包覆線路當作保護層的做法,現多不用)。 防焊綠漆 外層線路完成後需再披覆絕緣的樹酯層來保護線路避免氧化及焊接短路。塗裝前通常需先用刷磨、微蝕等方法將線路板銅面做適當的粗化清潔處理。而後以網版印刷、簾塗、靜電噴塗…等方式將液態感光綠漆塗覆於板面上,再預烘乾燥(乾膜感光綠漆則是以真空壓膜機將其壓合披覆於板面上)。待其冷卻後送入紫外線曝光機中曝光,綠漆在底片透光區域受紫外線照射後會產生聚合反應(該區域的綠漆在稍後的顯影步驟中將被保留下來),以碳酸鈉水溶液將塗膜上未受光照的區域顯影去除。最後再加以高溫烘烤使綠漆中的樹酯完全硬化。較早期的綠漆是用網版印刷後直接熱烘(或紫外線照射)讓漆膜硬化的方式生產。但因其在印刷及硬化的過程中常會造成綠漆滲透到線路終端接點的銅面上而產生零件焊接及使用上的困擾,現在除了線路簡單粗獷的電路板使用外,多改用感光綠漆進行生產。 文字印刷 將客戶所需的文字、商標或零件標號以網版印刷的方式印在板面上,再用熱烘(或紫外線照射)的方式讓文字漆墨硬化。 接點加工 防焊綠漆覆蓋了大部份的線路銅面,僅露出供零件焊接、電性測試及電路板插接用的終端接點。該端點需另加適當保護層,以避免在長期使用中連通陽極(+)的端點產生氧化物,影響電路穩定性及造成安全顧慮。【鍍金】在電路板的插接端點上(俗稱金手指)鍍上一層高硬度耐磨損的鎳層及高化學鈍性的金層來保護端點及提供良好接通性能。【噴錫】在電路板的焊接端點上以熱風整平的方式覆蓋上一層錫鉛合金層,來保護電路板端點及提供良好的焊接性能。【預焊】在電路板的焊接端點上以浸染的方式覆蓋上一層抗氧化預焊皮膜,在焊接前暫時保護焊接端點及提供較平整的焊接面,使有良好的焊接性能。【碳墨】在電路板的接觸端點上以網版印刷的方式印上一層碳墨,以保護端點及提供良好的接通性能。成型切割 將電路板以CNC成型機(或模具沖床)切割成客戶需求的外型尺寸。切割時用插梢透過先前鑽出的定位孔將電路板固定於床檯(或模具)上成型。切割後金手指部位再進行磨斜角加工以方便電路板插接使用。對於多聯片成型的電路板多需加開X形折斷線,以方便客戶於插件後分割拆解。最後再將電路板上的粉屑及表面的離子污染物洗淨。 終檢包裝 在包裝前對電路板進行最後的電性導通、阻抗測試及焊錫性、熱衝擊耐受性試驗。並以適度的烘烤消除電路板在製程中所吸附的濕氣及積存的熱應力,最後再用真空袋封裝出貨。 来源:0次

    时间:2018-09-20 关键词: 简介 制程 印刷电路板

  • 他为摩尔定律续命,因为“一滴水”而获奖

    他为摩尔定律续命,因为“一滴水”而获奖

    “获得未来科学大奖是非常荣幸的事情,这是大家对我所做工作的肯定。我本来以为,大陆同行不清楚我做的贡献,现在看来大家都知道我做的贡献”。他欣然答应今年11月18日来北京参加颁奖典礼。 近日朋友圈被未来科学大奖刷爆,尤其是林本坚(Burn J.LIN)先生因为摩尔定律续命而获得数学与计算机科学奖,更令国内半导体圈情绪高涨。下面就让我们一起来走近林先生,看看他是如何获得此殊荣的。 “X光只是给牙医用的” 林本坚的父母早先时候居住在香港,在抗战时期逃到相对安全的越南,林本坚便出生在那里。在越南,他一方面接受中国式的教育,另一方面因其父亲曾是一所英文学校的校长,为他学习英文打下了扎实基础。 在高中的最后一年,17岁他到台湾新竹高级中学读书,后来考入台湾国立大学的电机系并获得电机学士。此后,林本坚赴美读书,于1970年获得美国俄亥俄州立大学电机工程博士。毕业后,他本来想进入一家光学公司,但没想到“误打误撞”进了IBM。不过,他没想到的是,在光学方面的训练倒是在半导体成像方面帮了他很大的忙。这样,从光学设计转到半导体技术,他在IBM不断提高成像技术,一干就是22年。 不过,当时的IBM,他的技术路线并不被看好,而处在研发阶段,谁都不知道哪一条路会成功。当时为了“抗议”公司主流的技术路线,林本坚写了一个大的布告,贴到办公室的墙上,说“X光只是给牙医用的”。他的执拗可见一斑。 当时的IBM有很多人是做物理出身,他们认为,把深紫外线缩到250多纳米,用X光可以做到甚至更低一点。当时的IBM花很多力气去研究X光方面,而林本坚坚持认为,到250纳米之后,光学微影是很有前途的。 独创“浸润式微影”为摩尔定律续命 离开IBM,林本坚选择了创业,成立了Linnovation,发展与光刻相关的软件以及其他技术。但8年之后,他的最大的一个竞争对手被一家大公司收购,他陷于无力与之竞争的绝望之中。恰在这时,台积电来电话邀请他加盟,经过一番了解后,林本坚欣然应允。 2000年,林本坚回到台湾,加入了台积电。那时,全世界都在走157纳米波长的微影蚀刻的技术,不过,林本坚认为这个技术遇到了难以突破的瓶颈,需要另觅他途。2002年,林本坚受邀参加一场国际光电学会技术研讨会,会中他发表这项发现,语惊四座,因为当时的半导体设备商多研发焦点放在如何延续干式机台的生命,并已耗费数十亿美元进行开发。林本坚的理论无疑是在业界投出一颗炸弹,但经过他无数研讨会努力奔走、寻找与设备商合作,最后,台积电在2004年与ASML共同完成开发全球第一台润式微影机台,让业界在震惊之余也刮目相看。他开创性地发明浸润式微影这项颠覆性技术,扭转了技术潮流,成功引领了全世界的半导体研发。 灵感从“一滴水”到“天空” 如今,浸润式显影不但是英特尔(Intel)等半导体龙头、设备商所认定的跨入45奈米制程之后的解决方案,也已正式纳入国际半导体蓝图架构成为主流。回顾过去林本坚提出的“一滴水”理论,过了5年,台积电终于将在2007年下半正式用来量产。 台积电采用193波长曝光设备,量产45奈米制程,这套设备之所以引人瞩目,在于不同以往的“干式”制程,而是“湿式”机台。过去干式曝光显影是在无尘室中,以空气为媒介进行,透过光罩在晶圆上显影;而浸润式微影则是以水为透镜,在晶圆与光源间注入纯水,波长光束透过“水”为中介,会缩短成更短波长,得以刻出更精密晶片。就是这项发明,让半导体的摩尔定律得以朝45奈米制程之后沿续。 林本坚的“微物”论改变的半导体技术的进展,也改变由晶片所驱动的世界,45nm之后,他又继续投入22奈米制程之后设备研究,不同的是,这次灵感来自“天空”。 林本坚说,22奈米制程之后多重直接式电子束(E-Beam Direct Write)将是最佳解决方案,他说航太工程的演进给了他许多灵感,他巧妙地比喻,现在许多设备商投入的EUV设备就像是太空梭一样成本太昂贵,又不适合载客,E-Beam就是向不需要飞行跑道的直升机,可以直接空降在晶圆上,灵巧又符合成本效益。看来“一沙一世界、一奈米一宇宙”这句话用在他身上再洽当也不过了。 现在,台积电已经宣布先3nm进军了。我们感叹科技发展的速度,同时也深知,没有林先生也不会有现在的3nm。   在国立清华大学官网发布的声明中:林说他最初的退休计划只包括两项活动:宣传福音和帮助人们享受更繁荣的生活。然而,后来他意识到教学也是帮助人们享受繁荣的好方法。正如林所说,“在我从事半导体行业的46年中,我学到了很多,现在我想和下一代分享这些。除了传授专业知识,我希望能激发学生的创造力,以及解决问题和团队合作的能力。" "No matter what the problem is, you have to be prepared to adopt different approaches to solving it.” ——Burn Lin

    时间:2018-09-09 关键词: 摩尔定律 制程 编辑视点 未来科学大奖 林立坚

  • SMT无铅制程工艺要求及问题解决方案

    一、锡膏丝印工艺要求1、解冻、搅拌首先从冷藏库中取出锡膏解冻至少4小时,然后进行搅拌,搅拌时间为机械2分钟,人手3分钟,搅拌是为了使存放于库中的锡膏产生物理分离或因使用回收造成金属含量偏高使之还原,目前无铅锡膏Sn/Ag3.0/Cu0.5代替合金,比重为7.3,Sn63/Pb37合金比重为8.5因此无铅锡膏搅拌分离时间可以比含铅锡膏短。2、模板不锈钢激光开口,厚度80-150目(0.1-0.25mm)、铜及电铸Ni模析均可使用。3、刮刀硬质橡胶(聚胺甲酸酯刮刀)及不锈钢金属刮刀。4、刮刀速度角度每秒2cm-12cm。(视PCB元器件大小和密度确定);角度:35-65℃。5、刮刀压力(图一)1.0-2Kg/cm2 。6、回流方式适用于压缩空气、红外线以及气相回流等各种回流设备。7、工艺要求锡膏丝印工艺包括4个主要工序,分别为对位、充填、整平和释放。要把整个工作做好,在基板上有一定的要求。基板需够平,焊盘间尺寸准确和稳定,焊盘的设计应该配合丝印钢网,并有良好的基准点设计来协助自动定位对中,此外基板上的标签油印不能影响丝印部分,基板的设计必需方便丝印机的自动上下板,外型和厚度不能影响丝印时所需要的平整度等。8、回流焊接工艺回流焊接工艺是目前最常用的焊接技术,回流焊接工艺的关键在于调较设置温度曲线。温度曲线必需配合所采用的不同厂家的锡膏产品要求。二、回流焊温度曲线本文推荐的无铅回流焊优化工艺曲线说明(如图二):推荐的工艺曲线上的四个重要点:1、预热区升温速度尽量慢一些(选择数值2-3℃/s),以便控制由锡膏的塌边而造成的焊点桥接、焊球等。2、活性区要求必须在(45-90sec、120-160℃)范围内,以便控制PCB基板的温差及焊剂性能变化等因数而发生回流焊时的不良。3、焊接的最高温度在230℃以上保持20-30sec,以保证焊接的湿润性。4、冷却速度选择在-4℃/s。回流温度曲线如下:(图二)图二中红色曲线推荐对焊点亮度要求的客户回流曲线湿度变化说明:1、焊锡膏的焊剂在湿度升至100℃时开始熔化(开始进入活性时期),焊锡膏在活化区的主要作用是将被焊物表面的氧化层去掉,如果活性区的时间过长,焊剂会蒸发挥过快,也会造成焊点表面不光滑,有颗粒状。锡膏在熔点湿度以上(进入回流区)完全熔融的时间大约30-45秒,视该PCB厚度、元器件大小、密度来决定是否延长时间。2、活性区的温度也可帮助PCB的元器件缓和吸收,使之大小元器件的温差变小,减少功能坏机产生。3、进入回流炉的大小元器件的温差大约为11.4℃,所以,我们要减少它们差也是从活性区开始控制,最大限度可将温差减少到5-8℃。4、无铅焊锡膏因考虑到其由多元合金组成,金属的冷却收缩时间不同,为了使焊点能够光亮,除了有其它方法外,快速降温是最有效的方法。三、在回流焊中出现的缺陷及其解决方案1、焊接缺陷分为主要缺陷、次要缺陷和表面缺陷:a.主要缺陷导致产品的SMA功能失效。b.次要缺陷是指焊点之间润湿尚好,SMA功能正常,但会影响产品的寿命。c.表面缺陷是不影响产品的寿命和功能(通常以生产工艺、外观、来签别)。2、问题形成及处理方案:A.锡珠原因:在元器件贴装过和中,焊膏被置放于片式元件的引脚与焊盘之间,如果焊盘和元件引脚润湿不良(可焊性差),液态焊料会收缩而使焊缝不充分,所有焊料颗粒不能聚合成一个焊点。部分液态焊料会从焊缝流出,形成锡珠。a.在印刷工艺中由于模板与焊盘对中偏移导致焊膏流到焊盘外。b.贴片过程中Z轴的压力过太瞬间将锡膏挤压到焊盘外。c.加热速度过快,时间过短焊膏内部水分和溶剂未能完全挥发出来,到达回流焊接区时引起溶剂、水分沸腾,溅出锡珠。d.模板开口尺寸及轮廓不清晰。解决方法:a.跟进焊盘、元件引脚和锡膏是否氧化。b.调整模板开口与焊盘精确对位。c.精确调整Z轴压力。d.调整预热区活化区温度上升速度。e.检查模板开口及轮廓是否清晰,必要时需更换模板。B.立碑(曼哈顿现象),元件一端焊接在焊盘另一端则翘立。原因:a.元件两端受热不均匀或焊盘两端宽长和间隙过大,焊膏熔化有先后所致。b.安放元件位置移位。c.焊膏中的焊剂使元件浮起。d.元件可焊性差。e.印刷焊锡膏厚度不够。解决方法:a.元件均匀和合理设计焊盘两端尺寸对称。b.调整印刷参数和安放位置。c.采用焊剂量适中的焊剂(无铅锡膏焊剂在10.5±0.5%)。d.无材料采用无铅的锡膏或含银和铋的锡膏。e.增加印刷厚度。C.桥接(不相连的焊点接连在一起),在SMT生产中最常见的缺陷之一,它会引起元件之间的短路。原因:a.焊锡膏质量问题,锡膏中金属含量偏高和印刷时间过长。b.锡膏太多、粘度低、塌落度差,预热后漫流到焊盘外,导至较密间隙之焊点桥接。c.印刷对位不准或印刷压力过大,容易造成细间距QFP桥接。d.贴放元器件压力过大锡膏受压后溢出。e.链速和升温速度过快锡膏中溶剂来不及挥发。解决方法:a.更换或增加新锡膏(在印刷过程中可定时补充新锡膏以保持其金属含量及粘度)b.降低刮刀压力,采用粘度在190±30Pa·S的锡膏。c.调整模板精确对位。d.调整Z轴压力。e.调整回流温度曲线,根据实际情况对链速和炉温度进行调整。D.焊点锡少、焊锡量不足原因:a.锡膏不够、机器停止后再印刷、模板开口堵塞、锡膏品质变坏。b.焊盘和元器件可焊性差。c.回流时间少。解决方法:a.增加模板厚度,增加印刷压力,停机后再开机应检查模板是否堵塞。铅焊锡使用的模板开口在设计允许的情况下要比焊盘大≥100%。b.选用可焊性较好之焊盘和元器件。c.增加回流时间。E.假焊原因:a.元器件和焊盘可焊性差。b.再流焊温度和升温速度不当。c.印刷参数不正确。d.印刷后滞流时间过长,锡膏活性变差。解决方法:a.加强对PCB和元器件的筛选,保证焊接性能良好。b.调整回流焊温度曲线。c.改变刮刀压力和速度,保证良好的印刷效果。d.锡膏印刷后尽快贴片过回流焊。F.冷焊(焊点表面偏暗、粗糙,与被焊物没有进行融熔。)原因:a.加热温度不适合。b.焊锡变质。c.预热时间过长或温度过高。解决方法:a.调整回流温度曲线,依照供应商提供的曲线参考,再根据所生产之产品的实际情况进行调整。b.换新锡膏。c.检查设备是否正常,改正预热条件。G.芯吸现象(图三)图三这个问题以前资料少有介绍,因为Sn/Pb锡膏出现这问题不是很多,而在使用无铅焊锡膏时此问题就经常出现,原因是无铅锡膏的润湿和扩展率都不及含铅锡膏。芯吸现象产生的原因通常认为是元件引脚的导热率大,升温迅速以致焊料优先润湿引脚,焊料与引脚之间的润湿力远大于焊料与焊盘之间的润湿力,引脚的上翘更会加剧芯吸现象的发生。在红外线回流焊中,PCB基材与焊料中的有机助焊剂是红外线的优良吸收介质,而引脚却能部份反射红外线,相比而言,焊料优先熔化,它与焊盘的润湿力大于焊料与它与引脚之间的润湿力,故焊料不会沿引脚上爬,相反焊料沿引脚上爬。解决方法:在回流焊时应首先将SMA充分预热后再放入回流炉中,认真检查和保证PCB板焊盘的可焊性;被焊元件的共面性不可忽视,对共性面不良的器件不应用于生产。H.IC引脚开路/虚焊IC引脚焊接后出现部分引脚虚焊,是常见的焊接缺陷。原因:a.元件共面性差,特别是QFP器件,由于保管不当,造成引脚变形,有时不易发现(部分贴片机没有共面性检查功能)。b.是引脚可焊性不好,引脚发黄,存放时间长。c.是锡膏活性不够,金属含量低,通常用于QFP器件的焊接用锡膏金属含量不低于90%。四是预热温度过高,引起件脚氧化,可焊性变差。五是模板开口尺寸小,锡量不够,针对以上的问题做出相应的解决办法。I.焊料结珠焊料结珠是在使用焊膏和SMT工艺时焊料成球的一个特殊现象,简单地说,焊料结珠是指那些非常大的焊球,其上粘着有(或没有)细小的焊料球,它们形成在具有极低的托脚的元件,如芯片电容器的周围。焊料结珠是由焊剂排气而引起,在预热阶段这种排作用超过了焊剂的内聚力,排气促进了焊膏在低间隙元件下形成立的团粒,在软熔时熔化了折焊膏再次从元件下冒出来,并聚结起来。原因:a.印刷电路的厚度太高;焊点和元件重叠太多。b.在元件下涂了过多的锡膏;安放元件压力太大。c.预热时时温度上升速度太快;预热温度太高。d.元件和锡膏受潮;焊剂的活性太高;焊粉太细或氧化物太多。e.焊膏坍落太多。解决方法:是改变模版的孔隙形状,以使在低托脚元件和焊点之间夹有较少的焊膏。来源:3次

    时间:2018-09-06 关键词: 解决方案 制程 无铅

  • 关于PCB抄板无铅制程OSP膜的性能及表征

    摘要:为了满足电子工业对于禁用铅的迫切要求,印刷电路板(PCB)工业正将最后表面处理从热风整平的喷锡(锡铅共晶)转移到其他表面处理,其中包括有机保护膜(OSP)、沉银、沉锡以及化学镍沉金。由于OSP膜的优异可焊性、工艺简单易行以及低操作成本,被认为是最佳的选择。由于OSP(有机可焊保护膜)的优异可焊性、工艺简单易行以及低成本,被认为是最佳的表面处理工艺。本论文使用热脱附—气相色谱—质谱分析法(TD-GC-MS)、热重量分析法(TGA)以及光电子能谱分析法(XPS)分析新一代耐高温OSP膜的相关耐热特性。气相色谱测试耐高温OSP膜(HTOSP)内影响可焊性的小分子有机成分,同时说明耐高温OSP膜内的烷基苯并咪唑-HT具有极小的挥发性。而TGA数据表明HTOSP膜与现行工业标准的OSP膜相比具有更高的降解温度。XPS数据显示耐高温OSP经过5次无铅回流后,氧含量仅增加了约1%。以上改进与工业无铅可焊性的要求直接有关。OSP膜用于电路板已有多年,是由于唑类化合物(azole)与过渡金属元素发生反应,如铜和锌,而形成的有机金属聚合物薄膜。许多研究[1,2,3]都揭示金属表面上唑类化合物的腐蚀抑制机理。G.P.Brown[3]成功地合成了苯并咪唑和铜( I I ) 、锌(II)以及其他过渡金属元素的有机金属聚合物,并通过TGA描述了聚(苯并咪唑—锌)优异的耐高温特性。G.P.Brown的TGA数据显示聚(苯并咪唑—锌)的降解温度在空气中高达400℃,在氮保护气氛下则高达500℃,而聚(苯并咪唑—铜)的降解温度只有250℃。最近研发的新型HTOSP膜是以聚(苯并咪唑—锌)化学特性为基础,从而具有最佳的耐热性。OSP膜主要由有机金属聚合物和在沉积过程中夹带有机小分子组成,如脂肪酸和唑类化合物。有机金属聚合物提供必须的抗腐蚀性、铜表面粘附性和OSP的表面硬度。有机金属聚合物的降解温度必须高于无铅焊料的熔点才能经受无铅制程处理。否则,OSP膜会在经过无铅制程处理后降解。OSP膜的降解温度很大程度上取决于有机金属聚合物的耐热性。影响铜抗氧化的另一重要因素是唑类化合物的挥发性,如苯并咪唑和苯基咪唑。OSP膜的小分子在无铅回流过程中会蒸发,因此会影响铜的抗氧化性。可以使用气相色谱—质谱(GC-MS)、热重量分析法(TGA)以及光电子能谱分析法(XPS)来科学地说明OSP的耐热性。实验1.气相色谱—质谱的分析在这些测试的铜板分别涂上:a)新型HTOSP膜;b)工业标准的OSP膜以及;c)另外一种工业用OSP膜。从铜板上刮下约0.74-0.79mg的OSP膜。这些涂好的铜板以及被刮下的样品都没有经过任何回流处理。本实验使用H/P6890GC/MS仪器,并使用无针筒注射器。无针筒注射器可以在进样舱内直接对固体样品进行脱附处理。无针筒注射器可以将细小玻管内的样品转移到气相色谱的进舱内。载气可以不断地将挥发性有机物带到气相色谱仪柱子内进行收集和分离。将样品放置在紧靠柱子的顶端,从而使热脱附有效重复。在有足够的样品被脱附后,气相色谱开始工作,本实验使用RestekRT-1(0.25mmid×30m,膜厚为1.0μm)气相色谱柱子。气相色谱柱子的升温程序:在35℃加热2分钟后,开始升温至325℃,升温速度为15℃/min。热脱附条件为:在250℃加热2分钟后。质谱检测被分离的挥发性有机物,其质量/电荷比范围是10-700daltons。所有有机小分子的保留时间也被记录下来。2.热重量分析法(TGA)同样,分别在样板上涂上新型HTOSP膜、工业标准的OSP膜以及另一工业用OSP膜。从铜板上刮下大约17.0mg的OSP膜作为材料测试样品。TGA测试前样板和膜都不能经过任何的无铅回流处理。使用TA仪器公司的2950TA,在氮气保护下进行TGA测试。工作温度保持为室温15分钟,然后以10℃/min的速度升高到700℃。3.光电子能谱分析法(XPS)光电子能谱分析法(XPS)也叫化学分析电子能谱(ESCA),是一种化学表面分析方法。XPS可测量涂层表面10nm的化学成分。将HTOSP膜和工业标准的OSP膜涂在铜板上,然后经过5次无铅回流。用XPS分析回流处理前和后的HTOSP膜;同样用XPS分析经过5次无铅回流后的工业标准的OSP膜,所使用的仪器是VGESCALABMarkII。4.通孔可焊性测试使用可焊性测试板(STVs)进行通孔可焊性测试。总共有10个可焊性测试板STV阵列(每个阵列有4个STVs)涂上的膜厚约为0.35μm,其中5个STV阵列涂上HTOSP膜,另外5个STV阵列涂上工业标准的OSP膜。然后,涂膜后的STVs在焊膏回流炉内经过一系列高温、无铅回流处理。每个测试条件包括0、1、3、5或7次连续回流。每种膜要有4个STVs进行每一种回流测试条件。在回流处理过程后,所有STVs都经过高温和无铅波动焊接的处理。通孔可焊性可通过检验每个STV,计算正确填充的通孔数量来确定。通孔验收的标准是填充的焊料必须填充到镀通孔的顶部或通孔的上端边缘。每个STV有1196个通孔10milholes-Fourgrids,100holeseachgridsquareandrou ndpads20milholes-Fourgrids,100holeseachgridsquareandrou ndpads30milholes-Fourgrids,100holeseachgridsquareandrou ndpads5.通过沾锡天平测试可焊性O S P 膜的可焊性也可通过沾锡天平测试来*定。在沾锡天平测试样板上涂上HTOS P 膜, 经7 次无铅回流后,Tpeak=262℃。使用BTUTRS结合IR/convection回流炉在空气中进行回流处理。按照IPC/EIAJ-STD-003A第4.3.1.4部分进行沾锡天平测试,使用“RoboticProcessSystems”自动化沾锡天平测试器、EF-8000助焊剂、无清洁助焊剂以及SAC305合金焊料。6.焊接结合力测试焊接结合力可通过测量剪切力。在BGA焊盘测试板上(直径为0.76mm)涂上HTOSP膜,其厚度分别为0.25和0.48μm并经过3次最高温度为262℃的无铅回流处理。并用匹配的焊膏焊接到焊盘上,焊球是SAC305合金(直径为0.76mm)。用DagePC-400粘合力测试仪以200μm/see的剪切速度进行剪切测试。结果及讨论1.气相色谱—质谱分析气相色谱—质谱可以检测OSP膜有机成分的挥发性。工业上不同的OSP产品含有不同的唑类化合物包括咪唑类和苯并咪唑。用于HTOSP膜的烷基苯并咪唑、用于标准的OSP膜的烷基苯并咪唑以及用于其他OSP膜的苯基咪唑在气相色谱柱子中加热时会挥发。由于有机金属聚合物不蒸发,气相色谱—质谱不能检验出与金属聚合的唑类化合物。因此,气相色谱—质谱只能检验出没有和金属反应的唑类化合物以及其他小分子。通常在气相色谱柱中同样的加热和气流条件下,挥发性较低的小分子保留时间更长。用于标准OSP膜的烷基苯并咪唑和用于另一种OSP膜的苯基咪唑停留的时间为19.0分钟,说明了HT烷基苯并咪唑的挥发性最低。气相色谱—质谱在三种OSP膜中,HTOSP膜所含的杂质最少。OSP膜的有机杂质也会影响膜在回流处理过程中的可焊性并导致变色。据KojiSaeki[5]报道说由于OSP膜表面的铜离子密度较小,表面的聚合反应比膜底部的弱。本文作者认为OSP膜表层还存留未反应的唑类化合物。回流处理过程中,更多的铜离子从底部移到膜的表层,从而提供机会与表层未反应的唑类化合物反应,进而防止铜氧化。用于HTOSP膜的烷基苯并咪唑-HT挥发性较低,因此更有机会与从低层移上表层的铜离子反应,进而降低回流过程铜的氧化。XPS可以显示从低层转移至表层的铜离子反应,进而降低回流过程铜的氧化。XPS可以显示从低层转移至表层的铜离子(将在下文讨论)。2.热重量分析法(TGA)热重量分析法(TGA)测量物质因温度改变而发生的质量变化,并可以进行质量变化的有效的定量分析。在本文的实验中,热重量分析是一种氮气保护下无铅回流的模拟方法,用于分析OSP膜在氮气保护下无铅回流过程中膜的小分子的挥发和高分子的降解情况。TGA结果显示工业标准的OS P 膜的降解温度为259℃,而HTOSP膜则为290℃。虽然聚(苯并咪唑—锌)的降解温度高达400℃,然而,HTOSP膜的实际降解温度由于膜内存在聚(苯并咪唑—铜)因而不能达到400℃的高温。由于工业标准的OSP膜的化学成分为聚(苯并咪唑—铜),其膜降解温度较低,只有259℃。有趣的是,另一种HTOSP膜有两个降解温度,分别为256℃和356℃。原因是此OSP膜可能含有铁[6],或是由于聚(苯基咪唑—铁)发生了逐级分解。F.Jian及他的同事得到的TGA结果显示聚(咪唑—铁)亦有两个降解温度,分别为216℃and378℃[7]。3.光电子能谱分析法光电子能谱分析法利用光电电离和发射光电子能量分散的分析方法,研究样品表面的成分和电子状态。氧(1s)、铜(2p)和锌(2p)的结合能最高点在XPS谱分别显示为532-534eV、932-934eV和1022eV。此技术可为样品最外层10nm的表面成分做定量分析。通过分析,HT0SP膜在无铅回流处理前含有5.02%的氧和0.24%的锌。经过5次无铅回流后,HT0SP膜含氧和锌分别为6.2%和0.22%。经过5次无铅回流后,铜含量从0.60%增加到1.73%。铜离子增加的原因可能是低层的铜离子在回流过程中迁移至表层。E.K.Changetc[8]也通过使用光电子能谱分析法进行工业标准的0SP膜的表面分析。没有经过任何回流处理前,氧含量为5.0%,然后在空气中分别进行1次和3次传统SnPb回流后,其氧含量分别增加至9.1%和11.0%。另外也报道,在经过氮气保护,一次SnPb回流后,其氧含量增加至6.5%。本实验中,光电子能谱显示工业标准的0SP膜在经过5次无铅回流后,其氧含量增加到12.5%。所以,在5次无铅回流前后,氧含量增加7.5%,大于HT0SP膜的1.2%氧含量的增值。铜的焊接性能在很大程度上取决于铜的氧化程度以及所使用助焊剂的强弱。所以,用XPS所测出氧的含量是0SP膜耐热性能的一个很好的指标。和工业标准的0SP膜相比,HT0SP具有更好的耐热性能。经过5次无铅回流后,变色测试显示HT0SP膜基本无变色,而工业标准的0SP膜则明显变色。变色测试结果与XPS的分析结果一致。4.可焊性测试沾锡天平测试显示经过多次无铅回流后,HT0SP膜的通孔可焊性高于现在工业标准的0 S P 膜。这与HTOSP膜的耐热性相一致。随着无铅回流次数的增加,T.(timetozero)会逐渐增加,但最大的沾锡力会慢慢下降。然而,经过7次无铅回流后HT0SP膜仍可维持其优异的可焊性。剪切测试显示剪切力逐渐增加并达到了25N的最高点。由于剪切力取决于剪切的横截面,因此结果因焊球的形状与剪切和焊盘之间的间隙不同而不同。本文作者认为只要铜表面有足够的保护,防止铜氧化,剪切力就不受限于OSP膜的厚度。结论1.与其他所测试的0SP膜相比,用于HT0SP膜的烷基苯并咪唑-HT挥发性最低。2.与其他所测试的0SP膜相比,HT0SP膜的降解温度最高。3.经过5次无铅回流后,HT0SP膜的氧含量仅增加了1%,而工业标准的0SP膜则增加了7.5%。同时,HT0SP膜基本不变色。4.由于HT0SP膜优异的耐热性,其经过超过3次无铅回流后,在通孔测试和沾锡天平测试中其仍具有提供优异的焊接性。5.HTOSP膜可提供高可靠性的焊接点,剪切测试可证明此可靠性。来源:0次

    时间:2018-08-28 关键词: 制程 无铅 表征

  • PCB加工特殊制程

    现在的高速电路设计已经达到GHz的水平,高速设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速设计要 求中国工程师必须具备电磁场的理论基础,必须懂得利用麦克斯韦尔方程来分析设计过程中遇到的电磁场问题。目前,Ansoft公司的仿真工具能够从三 维场求解的角度出发,对设计的信号完整性问题进行动态仿真...线路板加工特殊制程1、Additive Process 加成法指非导体的基板表面,在另加阻剂的协助下,以化学铜层进行局部导体线路的直接生长制程(详见电路板信息杂志第 47 期 P.62)。电路板所用的加成法又可分为全加成、半加成及部份加成等不同方式。2、Backpanels,Backplanes 支撑板是 一种厚度较厚(如 0.093",0.125")的电路板,专门用以插接联络其它的板子。其做法是先插入多脚连接器(Connector)在紧迫的通孔中,但并不焊锡,而在 连接器穿过板子的各导针上,再以绕线方式逐一接线。连接器上又可另行插入一般的电路板。由于这种特殊的板子,其通孔不能焊锡,而是让孔壁与导针直接卡紧使 用,故其品质及孔径要求都特别严格,其订单量又不是很多,一般电路板厂都不愿也不易接这种订单,在美国几乎成了一种高品级的专门行业。3、Build Up Process 增层法制程这 是一种全新领域的薄形多层板做法,最早启蒙是源自 IBM 的SLC 制程,系于其日本的 Yasu 工厂 1989 年开始试产的,该法是以传统双面板为基础,自两外板面先全面涂布液态感光前质如Probmer 52,经半硬化与感光解像后,做出与下一底层相通的浅形"感光导孔"(Photo-Via) ,再进行化学铜与电镀铜的全面增加导体层,又经线路成像与蚀刻后,可得到新式导线及与底层互连的埋孔或盲孔。如此反复加层将可得到所需层数的多层板。此法 不但可免除成本昂贵的机械钻孔费用,而且其孔径更可缩小至10mil以下。过去5~6年间,各类打破传统改采逐次增层的多层板技术,在美日欧业者不断推动 之下,使得此等 Build Up Process 声名大噪,已有产品上市者亦达十余种之多。除上述"感光成孔"外;尚有去除孔位铜皮后,针对有机板材的碱性化学品咬孔、雷射烧孔 ( Laser Ablation ) 、以及电浆蚀孔 ( Plasma Etching )等不同"成孔"途径。而且也可另采半硬化树脂涂布的新式"背胶铜箔" (Resin Coated Copper Foil ) ,利用逐次压合方式 ( Sequential Lamination ) 做成更细更密又小又薄的多层板。日后多样化的个人电子产品,将成为这种真正轻薄短小多层板的天下。4、Cermet 陶金将陶瓷粉末与金属粉末混合,再加入黏接剂做为种涂料,可在电路板面(或内层上)以厚膜或薄膜的印刷方式,做为"电阻器"的布着安置,以代替组装时的外加电阻器。5、Co-Firing 共烧是瓷质混成电路板(Hybrid)的一个制程,将小型板面上已印刷各式贵金属厚膜糊(Thick Film Paste)的线路,置于高温中烧制。使厚膜糊中的各种有机载体被烧掉,而留下贵金属导体的线路,以做为互连的导线。6、Crossover越交,搭交板面纵横两条导线之立体交叉,交点落差之间填充有绝缘介质者称之。一般单面板绿漆表面另加碳膜跳线,或增层法之上下面布线均属此等"越交"。7、Discreate Wiring Board散线电路板,复线板即Multi-Wiring Board的另一说法,是以圆形的漆包线在板面贴附并加通孔而成。此种复线板在高频传输线方面的性能,比一般经蚀刻而成的扁方形线路更好。8、DYCOstrate电浆蚀孔增层法是 位于瑞士苏黎士的一家Dyconex公司所开发的Build up Process。系将板面各孔位处的铜箔先行蚀除,再置于密闭真空环境中,并充入CF4、N2、O2,使在高电压下进行电离形成活性极高的电浆 (Plasma),用以蚀穿孔位之基材,而出现微小导孔 (10mil以下) 的专利方法,其商业制程称为DYCOstrate。9、Electro-Deposited Photoresist电着光阻,电泳光阻是一种新式的"感光阻剂"施工法,原用于外形复杂金属物品 的"电着漆"方面,最近才引进到"光阻"的应用上。系采电镀方式将感旋光性带电树脂带电胶体粒子,均匀的镀在电路板铜面上,当成抗蚀刻的阻剂。目前已在内 层板直接蚀铜制程中开始量产使用。此种ED光阻按操作方法不同,可分别放置在阳极或阴极的施工法,称为"阳极式电着光阻"及"阴极式电着光阻"。又可按其 感光原理不同而有"感光聚合"(负性工作Negative Working )及"感光分解"(正性工作Positive Working)等两型。目前负型工作的ED光阻已经商业化,但只能当做平面性阻剂,通孔中因感光因难故尚无法用于外层板的影像转移。至于能够用做外层板 光阻剂的"正型ED"(因属感光分解之皮膜,故孔壁上虽感光不足但并无影响),目前日本业者仍正在加紧努力,希望能够展开商业化量产用途,使细线路的制作 比较容易达成。此词亦称为"电泳光阻"(Electrothoretic Photoresist)。10、Flush Conductor 嵌入式线路,贴平式导体是 一外表全面平坦,而将所有导体线路都压入板材之中的特殊电路板。其单面板的做法是在半硬化(Semi Cured)的基材板上,先以影像转移法把板面部份铜箔蚀去而得到线路。再以高温高压方式将板面线路压入半硬化的板材之中,同时可完成板材树脂的硬化作 业,成为线路缩入表面内而呈全部平坦的电路板。通常这种板子已缩入的线路表面上,还需要再微蚀掉一层薄铜层,以便另镀0.3mil的镍层,及20微吋的铑 层,或10微吋的金层,使在执行滑动接触时,其接触电阻得以更低,也更容易滑动。但此法郄不宜做PTH,以防压入时将通孔挤破,且这种板子要达到表面完全 平滑并不容易,也不能在高温中使用,以防树脂膨胀后再将线路顶出表面来。此种技术又称为Etch and Push法,其完工的板子称为Flush-Bonded Board,可用于RotarySwitch及Wiping Contacts等特殊用途。11、Frit玻璃熔料在厚膜糊 (Poly Thick Film, PTF)印膏中,除贵金属化学品外,尚需加入玻璃粉类,以便在高温焚熔中发挥凝聚与附着效果,使空白陶瓷基板上的印膏,能形成牢固的贵金属电路系统。12、Fully-Additive Process 全加成法是在完全绝缘的板材面上,以无电沉积金属法(绝大多数是化学铜),生长出选择性电路的做法,称之为"全加成法"。另有一种不太正确的说法是"Fully Electroless"法。13、Hybrid Integrated Circuit 混成电路是 一种在小型瓷质薄基板上,以印刷方式施加贵金属导电油墨之线路,再经高温将油墨中的有机物烧走,而在板面留下导体线路,并可进行表面黏装零件的焊接。是一 种介乎印刷电路板与半导体集成电路器之间,属于厚膜技术的电路载体。早期曾用于军事或高频用途,近年来由于价格甚贵且军用日减,且不易自动化生产,再加上 电路板的日趋小型化精密化之下,已使得此种 Hybrid 的成长大大不如早年。14、Interposer互连导电物指绝缘物体所承载之任何两层导体间,其待导通处经加填某些导电类填充物而得以导通者,均称为Interposer。如多层板之裸孔中,若填充银膏或铜膏等代替正统铜孔壁者,或垂直单向导电胶层等物料,均属此类Interposer。15、Laser Direct Imaging,LDI 雷射直接成像是 将已压附干膜的板子,不再用底片曝光以进行影像转移,而代以计算机指挥激光束,直接在干膜上进行快速扫瞄式的感光成像。由于所发出的是单束能量集中的平行 光,故可使显像后的干膜侧壁更为垂直。但因此法只能对每片板子单独作业,故量产速度远不如使用底片及传统曝光来的快。LDI 每小时只能生产 30 片中型面积的板子,因而只能在雏型打样或高单价的板类中偶有出现。由于先天性的成本高居不下,故很难在业界中推广。16、Laser Maching 雷射加工法电 子工业中有许多精密的加工,例如切割、钻孔、焊接、熔接等,亦可用雷射光的能量去进行,谓之雷射加工法。所谓 LASER 是指"Light Amplification Stimulated Emission of Radiation"的缩写,大陆业界译为"激光"为其意译,似较音译更为切题。Laser 是在 1959 年由美国物理学家 T.H.Maiman,利用单束光射到红宝石上而产生雷射光,多年来的研究已创造一种全新的加工方式。除了在电子工业外,尚可用于医疗及军事等方面。17、Micro Wire Board微封线 (封包线)板贴附在板面上的圆截面漆包线(胶封线),经制做PTH完成层间互连的特殊电路板,业界俗称为 Multiwire Board"复线板",当布线密度甚大(160~250in/in2) ,而线径甚小(25mil以下)者,又称为微封线路板。18、Moulded Circuit模造立体电路板利用立体模具,以射出成型法(Injection Moulding)或转型法,完成立体电路板之制程,称为 Moulded circuit或 Moulded Interconnection Circuit。左图即为两次射出所完成MIC的示意图。19、Multiwiring Board(or Discrete Wiring Board)复线板是 指用极细的漆包线,直接在无铜箔的板面上进行立体交叉布线,再经涂胶固定及钻孔与镀孔后,所得到的多层互连电路板,称之为"复线板"。此系美商PCK 公司所开发,目前日商日立公司仍在生产。此种MWB可节省设计的时间,适用于复杂线路的少量机种 (电路板信息杂志第 60 期有专文介绍)。20、Noble Metal Paste 贵金属印膏是厚膜电路印刷用的导电印膏。当其以网版法印在瓷质的基板上,再以高温将其中有机载体烧走,即出现固着的贵金属线路。此种印膏所加入的导电金属粉粒必须要为贵金属才行,以避免在高温中形成氧化物。商品中所使用者有金、铂、铑、钯或其它等贵金属。21、Pads Only Board唯垫板早 期通孔插装时代,某些高可靠度多层板为保证焊锡性与线路安全起见,特只将通孔与焊环留在板外,而将互连的线路藏入下一内层上。此种多出两层的板类将不印防 焊绿漆,在外观上特别讲究,品检极为严格。目前由于布线密度增大,许多便携式电子产品 (如大哥大手机),其电路板面只留下SMT焊垫或少许线路,而将互连的众多密线埋入内层,其层间也改采高难度的盲孔或"盖盲孔"(Pads On Hole),做为互连以减少全通孔对接地与电压大铜面的破坏,此种SMT密装板也属唯垫板类。22、Polymer Thick Film (PTF) 厚膜糊指陶瓷基材厚膜电路板,所用以制造线路的贵金属印膏,或形成印刷式电阻膜之印膏而言,其制程有网版印刷及后续高温焚化。将有机载体烧走后,即出现牢固附着的线路系统,此种板类通称为混合电路板(Hybrid Circuits)。23、Semi-Additive Process半加成制程是 指在绝缘的底材面上,以化学铜方式将所需的线路先直接生长出来,然后再改用电镀铜方式继续加厚,称为"半加成"的制程。若全部线路厚度都采用化学铜法时, 则称为"全加成"制程。注意上述之定义是出自 1992.7. 发行之最新规范 IPC-T-50E,与原有的 IPC-T-50D(1988.11)在文字上已有所不同。早期之"D版"与业界一般说法,都是指在非导体的裸基材上,或在已有薄铜箔(Thin foil如 1/4 oz或 1/8 oz者)的基板上。先备妥负阻剂之影像转移,再以化学铜或电镀铜法将所需之线路予以加厚。新的50E并未提到薄铜皮的字眼,两说法之间的差距颇大,读者在 观念上似乎也应跟着时代进步才是。24、Substractive Process减成法是指将基板表面局部无用的铜箔减除掉,达成电路板的做法称为"减成法",是多年来电路板的主流。与另一种在无铜的底材板上,直接加镀铜质导体线路的"加成法"恰好相反。25、Thick Film Circuit厚膜电路是以网版印刷方式将含有贵金属成份的"厚膜糊"(PTF PolymerThick Film Paste),在陶瓷基材板上(如三氧化二铝)印出所需的线路后,再进行高温烧制(Firing),使成为具有金属导体的线路系统,谓之"厚膜电路"。是 属于小型"混成电路"板(Hybrid Circuit)的一种。单面上的"银跳线"(Silver Paste Jumper)也属于厚膜印刷,但却不需高温烧制。在各式基材板表面所印着的线路,其厚度必须在 0.1 mm [4 mil]以上者才称为"厚膜"线路,有关此种"电路系统"的制作技术,则称为"厚膜技术"。26、Thin Film Technology薄膜技术指 基材上所附着的导体及互联机路,凡其厚度在 0.1 mm [4 mil] 以下,可采真空蒸着法(Vacuum Evaporation)、热裂解涂装法 (Pyrolytic Coating)、阴极溅射法(Cathodic Sputtering)、化学蒸镀法 (Chemical Vapor Deposition)、电镀、阳极处理等所制作者,称之为"薄膜技术"。实用产品类有 Thin Film Hybrid Circuit及 Thin Film Integrated Circuit等。27、Transfer Laminatied Circuit转压式线路是 一种新式的电路板生产法,系利用一种 93 mil厚已处理光滑的不锈钢板,先做负片干膜的图形转移,再进行线路的高速镀铜。经剥去干膜后,即可将有线路的不锈钢板表面,于高温中压合于半硬化的胶片 上。再将不锈钢板拆离后,即可得到表面平坦线路埋入式的电路板了。其后续尚可钻孔及镀孔以得到层间的互连。CC-4 Copper complexer 4 ; 是美国PCK公司所开发在特殊无铜箔基板上的全加成法(详见电路板信息杂志第47期有专文介绍)ED Electro - Deposited Photoresist ; 电着光阻IVH Interstitial Via Hole; 局部层间导通孔(指埋通孔与盲通孔等)MLC Multilayer Ceramic;小板瓷质多层电路板PID Photoimagible Dielectric; 感光介质(指用于增层法所涂布的感光板材)PTF Polymer Thick Film; 聚合物厚膜电路片(指用厚膜糊印制之薄片电路板)SLC Surface Laminar Circuits ; 表面薄层线路系 IBM日本Yasu 实验室于1993年 6月发表的新技术,是在双面板材的外面以Curtain Coating式绿漆及电镀铜形成数层互连的线路,已无需再对板材钻孔及镀孔。

    时间:2018-08-27 关键词: 加工 PCB 制程

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包