当前位置:首页 > 数字电路
  • 可编程逻辑器件改变数字系统设计方法

    可编程逻辑器件改变数字系统设计方法

    0 引 言 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路,它可以由用户来进行编程和进行配置,利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成,利用软件和硬件(编程器)可以对其进行编程,从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM,PLA,PAL,GAL到CPLD和FPGA的发展过程,在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 随着数字集成电路的不断更新和换代,特别是可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变。可编程逻辑器件的灵活性使得硬件系统设计师在实验室里用一台计算机、一套相应的EDA软件和可编程逻辑芯片就可以完成数字系统设计与生产。 1 Max+plusⅡ简介 Max+plusⅡ是一种与结构无关的全集成化设计环境,使设计者能对Altera的各种CPLD系列方便地进行设计输入、快速处理和器件编程。Max+plusⅡ开发系统具有强大的处理能力和高度的灵活性,其主要优点:与结构无关、多平台、丰富的设计库、开放的界面、全集成化、支持多种硬件描述语言(HDL)等。 数字系统的设计采用自顶向下、由粗到细,逐步分解的设计方法,最顶层电路是指系统的整体要求,最下层是具体的逻辑电路的实现。自顶向下的设计方法将一个复杂的系统逐渐分解成若干功能模块,从而进行设计描述,并且应用EDA软件平台自动完成各功能模块的逻辑综合与优化,门级电路的布局,再下载到硬件中实现设计,具体设计过程如下。 1.1 设计输入 Max+plusⅡ支持多种设计输入方式,如原理图输入、波形输入、文本输入和它们的混合输入。 1.2 设计处理 设计输入完后,用Max+plusⅡ的编译器编译、查错、修改直到设计输入正确,同时将对输入文件进行逻辑简化、优化,最后生成一个编程文件,这是设计的核心环节。 1.3 设计检查 Max+plusⅡ为设计者提供完善的检查方法设计仿真和定时分析,其目的是检验电路的逻辑功能是否正确,同时测试目标器件在最差情况下的时延,这一查错过程对于检验组合逻辑电路的竞争冒险和时序逻辑电路的时序、时延等至关重要。 1.4 器件编程 当电路设计、校验之后,Max+plusⅡ的Program-mer将编译器所生成的编译文件下载到具体的CPLD器件中,即实现目标器件的物理编程。 2 以计数器为例介绍具体的设计方法 计数器是非常常用的时序逻辑电路。计数器类型有多种,实现计数器的方法也有很多。可以买到大部分类型的中规模集成的计数器直接使用,也可以用触发器搭建符合要求的计数器。但是采用以上方法实现的计数器灵活性不够,不能随时进行修改,通用性差。这里介绍基于可编程逻辑器件的实现方法。 2.1 设计输入 采用原理-图输入的思维方式比较适合一直采用传统设计方法人的使用。原理图输入如图1所示。     采用硬件描述语言输入的方法对于没有传统设计方法经验的人更容易入门,修改起来也更方便。给出了一个可逆计数器的实现实例,程序的核心部分如下:     2.2 设计处理 原理图或程序完成之后,选择好器件并进行引脚定义,然后编译优化得到编程文件的界面如图2所示。     2.3 设计检查 编译结束后,建立波形文件进行仿真,注意波形文件需要先保存,保存文件名和源文件一致才能进行仿真。结果如图3所示。 仿真结果达到设计目的,符合设计要求。这时可以把编译生成的*.pof文件下载到选定的器件使用。用以上方法实现的器件,修改起来非常方便,只需要修改程序重新编译下载即可,任何类型的计数器都可以在可编程逻辑器件实现。 3 结 语 随着电子技术的高速发展,CPLD和FPGA器件在集成度、功能和性能(速度及可靠性)方面已经能够满足大多数场合的使用要求。用CPLD,FPGA等大规模可编程逻辑器件取代传统的标准集成电路、接口电路和专用集成电路已成为技术发展的必然趋势。可编程逻辑器件是逻辑器件家族中发展最快的一类器件,它出现使得产品开发周期缩短、现场灵活性好、开发风险变小,随着工艺、技术及市场的不断发展,PLD产品的价格将越来越便宜、集成度越来越高、速度越来越快,再加上其设计开发采用符合国际标准的、功能强大的通用性EDA工具,可编程逻辑器件的应用前景将愈来愈广阔。

    时间:2018-06-14 关键词: FPGA 数字电路 电源技术解析

  • STM32单片机硬件关键基础精华及注意事项

    一、如果你正为项目的处理器而进行艰难的选择: 一方面抱怨16位单片机有限的指令和性能,另一方面又抱怨32位处理器的高成本和高功耗。 那么,基于 ARM Cortex-M3内核的STM32系列处理器也许能帮你解决这个问题。使你不必在性能、成本、功耗等因素之间做出取舍和折衷。 即使你还没有看完STM32的产品手册,但对于这样一款融合ARM和ST技术的“新生儿”相信你和我一样不会担心这款针对16位MCU应用领域的32位处理器的性能。 但是从工程的角度来讲,除了芯片本身的性能和成本之外,你或许还会考虑到开发工具的成本和广泛度;存储器的种类、规模、性能和容 量;以及各种软件获得的难易,我相信你看完本专题会得到一个满意的答案。 对于在16位MCU领域用惯专用在线仿真器(ICE)的工程师可能会担心开发工具是否能够很快的上手?开发复杂度和整体成本会不会增加?产品上 市时间会不会延长? 没错,对于32位嵌入式处理器来说,随着时钟频率越来越高,加上复杂的封装形式,ICE已越来越难胜任开发工具的工作,所以在32位嵌 入式系统开发中多是采用JTAG仿真器而不是你熟悉的ICE。 但是STM32采用串行单线调试和JTAG,通过JTAG调试器你可以直接从CPU获取调试 信息,从而将使你的产品设计大大简化,而且开发工具的整体价格要低于ICE,何乐而不为? 有意思的是STM32系列芯片上印有一个蝴蝶图像,据ST微控制器产品部Daniel COLONNA先生说,这是代表自由度,意在给工程师一个充分的创意空间。 我则“曲解”为预示着一种蝴蝶效应,这种蝴蝶效应不仅会对方案提供商以及终端产 品供应商带来举足轻重的影响,而且会引起竞争对手策略的改变……翅膀已煽动,让我们一起静观其变! 二、STM32市面上流通的型号 市面流通的型号有: 基本型:STM32F101R6,STM32F101C8,STM32F101R8,STM32F101V8 ,STM32F101RB,STM32F101VB 增强型:STM32F103C8,STM32F103R8,STM32F103V8,STM32F103RB,STM32F103VB,STM32F103VE,STM32F103ZE 三、STM32系列的作用 ARM公司的高性能”Cortex-M3”内核 1.25DMips/MHz,而ARM7TDMI只有0.95DMips/MHz 一流的外设 1μs的双12位ADC,4兆位/秒的UART,18兆位/秒的SPI,18MHz的I/O翻转速度 低功耗 在72MHz时消耗36mA(所有外设处于工作状态),待机时下降到2μA 最大的集成度 复位电路、低电压检测、调压器、精确的RC振荡器等 简单的结构和易用的工具 四、STM32F10x重要参数 2V-3.6V供电 容忍5V的I/O管脚 优异的安全时钟模式 带唤醒功能的低功耗模式 内部RC振荡器 内嵌复位电路 工作温度范围:-40℃至+85℃或105℃ 五、性能特点 基本型STM32F101:36MHz CPU,多达16K字节SRAM,1x12位ADC温度传感器 增强型STM32F103:72MHz CPU,多达20K字节SRAM,2x12位ADC 温度传感,PWM定时器,CAN,USB

    时间:2018-06-11 关键词: 嵌入式 数字电路 单片机 单片机制作

  • 51单片机结构的C的常见错误有哪些

    1)C忌讳绝对定位。常看见初学者要求使用_at_,这是一种谬误,把C当作ASM看待了。在C中变量的定位是编译器的事情,初学者只要定义变量和变量的作用域,编译器就把一个固定地址给这个变量。怎么取得这个变量的地址?要用指针。比如unsigned char data x;后,x的地址就是&x, 你只要查看这个参数,就可以在程序中知道具体的地址了。所以俺一看见要使用绝对定位的人,第一印象就是:这大概是个初学者。 2)设置SP的问题。原因和1差不对,编译器在把所有变量和缓冲区赋予地址后,自动把最后一个字节开始的地方,作为SP的开始位置,所以初学者是不必要去理会的。这体现C的优越性,很多事情C编译时候做了。 3)用C的主程序结构:#include void main(void) { while(1); } 这是个最小的成功的C程序,包括头部文件和程序主体。头部文件的名词解释:引用的外部资源文件,这个文件包括了硬件信息和外部模块提供的可使用的函数和变量的说明。可以用文本方式打开reg52.h,仔细研究下,会有一些写程序的体会。 4)这样构成一个C项目在C中,常用项目来管理。项目一般分为两大块:C文件块和头部文件块。我们常把不同功能写在不同的C文件中,依*项目的管理,最后把所有文件连接起来,这样就可以得到可以烧录的HEX文件或BIN文件。这些C文件中,有且只有唯一一个包括main()函数,和3)中一样的C文件。用头部文件把各个不同的C互相连接起来。一个C文件基本上要对应有一个H头部文件,这个H文件就包含本C文件中可以提供给外面使用的变量和函数,没有在H文件中列出的募??梢运闶歉肃文件的内部函数和变量,外部C不能使用。例子:a.C: unsigned char i; unsigned char mWork; void Test1(void) { mWork++; } void Test2(void) { i++; } a.h文件中:extern unsigned char i; extern void Test1(void); 这样主程序M.c中:#include /*C编译器内部自带的H文件,使用<>*/ #i nclude "a.h" /*自定义的H文件,一般用""*/ void main(void) { Test1(); /*使用a.c模块文件中的函数*/ while(1){ i++; /*使用a.c模块文件中的变量*/ } } 5)51家族核心都是基于8031的,有很多在此核心上进行扩展,有的把程序存储器放在内部:89c(S)51..,有的增加了RAM:89c(S)52..,有的增加了一些专用硬件80C552...,有的改变时钟时序W77E58...。市面上现在常用的主要有ATMEL公司的AT89X系列,PHILIPS的P87(89)x,台湾WINBOND的w77(78)x系列,Cygnal的C8051Fx系列。 6)51单片机结构的C描述这里不讲51的具体结构,只是引导初学者快速理解51单片机的物理结构。寄存器和IO及其它硬件设备的地址名称,在相应的C头部文件中可以找到。51为reg51.h,52为reg52.h,以次类推,比如winbond的78E58就为w78e58.h这些H文件中的描述: srf,定义一个8位的设备。 srf16,定义一个16位的设备。 sbit,定义一个位的设备。用这些语句定义后,就可以在C中象汇编一样使用这些硬件设备,这是单片机应用比标准C特殊的地方,其它差别很少。 7)在51系列中data,idata,xdata,pdata的区别 data:固定指前面0x00-0x7f的128个RAM,可以用acc直接读写的,速度最快,生成的代码也最小。 idata:固定指前面0x00-0xff的256个RAM,其中前128和data的128完全相同,只是因为访问的方式不同。idata是用类似C中的指针方式访问的。汇编中的语句为:mox ACC,@Rx.(不重要的补充:c中idata做指针式的访问效果很好) xdata:外部扩展RAM,一般指外部0x0000-0xffff空间,用DPTR访问。 pdata:外部扩展RAM的低256个字节,地址出现在A0-A7的上时读写,用movx ACC,@Rx读写。这个比较特殊,而且C51好象有对此BUG, 建议少用。但也有他的优点,具体用法属于中级问题,这里不提。 8)startup.a51的作用和汇编一样,在C中定义的那些变量和数组的初始化就在startup.a51中进行,如果你在定义全局变量时带有数值,如unsigned char data xxx=100;,那startup.a51中就会有相关的赋值。如果没有=100,startup.a51就会把他清0。(startup.a51==变量的初始化)。这些初始化完毕后,还会设置SP指针。对非变量区域,如堆栈区,将不会有赋值或清零动作。有人喜欢改startup.a51,为了满足自己一些想当然的爱好,这是不必要的,有可能错误的。比如掉电保护的时候想保存一些变量, 但改startup.a51来实现是很笨的方法,实际只要利用非变量区域的特性,定义一个指针变量指向堆栈低部:0xff处就可实现。, 为什么还要去改? 可以这么说:任何时候都可以不需要改startup.a51,如果你明白它的特性。

    时间:2018-06-11 关键词: 嵌入式 数字电路 单片机 单片机制作

  • 单片机和数字电路抗干扰措施

    形成干扰的基本要素有三个: (1)干扰源,指产生干扰的元件、设备或信号,用数学语言描述如下:du/dt,di/dt大的地方就是干扰源。如:雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。 (2)传播路径,指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。 (3)敏感器件,指容易被干扰的对象。如:A/D、D/A变换器,单片机,数字IC,弱信号等。 抗干扰设计的基本原则是:抑制干扰源,切断干扰传播路径,提高敏感器件的抗干扰性能。(类似于传染病的预防) 1、抑制干扰源 抑制干扰源就是尽可能的减小干扰源的du/dt,di/dt。这是抗干扰设计中最优先考虑和最重要的原则,常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。 抑制干扰源的常用措施如下: (1)继电器线圈增加续流二极管,消除断开线圈时产生的干扰。仅加续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可动作更多的次数。 (2)在继电器接点两端并接火花抑制电路(一般是RC,电阻一般选几K到几十K,电容选0.01uF),减小电火花影响。 (3)给电机加滤波电路,注意电容、电感引线要尽量短。 (4)电路板上每个IC要并接一个0.01μF~0.1μF高频电容,以减小IC对电源的影响。注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电容的等效串联电阻,会影响滤波效果。 (5)布线时避免90度折线,减少高频噪。 (6)可控硅两端并接RC抑制电路,减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿的)。 按干扰的传播路径可分为传导干扰和辐射干扰两类。 所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同,可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播,有时也可加隔离光耦来解决。电源噪声的危害最大,要特别注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离,用地线把它们隔离和在敏感器件上加蔽罩。 2、切断干扰传播路径的常用措施 (1)充分考虑电源对单片机的影响。电源做得好,整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器,以减小电源噪声对单片机的干扰。比如,可以利用磁珠和电容组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠。 (2)如果单片机的I/O口用来控制电机等噪声器件,在I/O口与噪声源之间应加隔离(增加π形滤波电路)。控制电机等噪声器件,在I/O口与噪声源之间应加隔离(增加π形滤波电路)。 (3)注意晶振布线。晶振与单片机引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。此措施可解决许多疑难问题。 (4)电路板合理分区,如强、弱信号,数字、模拟信号。尽可能把干扰源(如电机,继电器)与敏感元件(如单片机)远离。 (5)用地线把数字区与模拟区隔离,与模拟地要分离,最后在一点接于电源地。A/D、D/A芯片布线也以此为原则,厂家分配A/D、D/A芯片引脚排列时已考虑此要求。 (6)单片机和大的地线要单独接地,以减小相互干扰。大功率器件尽可能放在电路板边缘。 (7)在单片机I/O口,电源线,电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器,屏蔽罩,可显着提高电路的抗干扰性能。 3、提高敏感器件的抗干扰性能 提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取,以及从不正常状态尽快恢复的方法。 提高敏感器件抗干扰性能的常用措施如下: (1)布线时尽量减少回路环的面积,以降低感应噪声。 (2)布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦合噪声。 (3)对于单片机闲置的I/O口,不要悬空,要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。 (4)对单片机使用电源监控及看门狗电路,如:IMP809,IMP706,IMP813,X25043,X25045等,可大幅度提高整个电路的抗干扰性能。 (5)在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字电路。 (6)IC器件尽量直接焊在电路板上,少用IC座。 接下来再说说在这方面的经验。 软件方面 1、常将不用的代码空间全清成“0”,因为这等效于NOP,可在程序跑飞时归位; 2、在跳转指令前加几个NOP,目的同1; 3、在无硬件WatchDog时可采用软件模拟WatchDog,以监测程序的运行; 4、涉及处理外部器件参数调整或设置时,为防止外部器件因受干扰而出错可定时将参数重新发送一遍,这样可使外部器件尽快恢复正确; 5、通讯中的抗干扰,可加数据校验位,可采取3取2或5取3策略; 6、在有通讯线时,如I2C、三线制等,实际中我们发现将Data线、CLK线、INH线常态置为高,其抗干扰效果要好过置为低。 硬件方面 1、地线、电源线的部线肯定重要了! 2、线路的去偶; 3、数、模地的分开; 4、每个数字元件在地与电源之间都要104电容; 5、在有继电器的应用场合,尤其是大电流时,防继电器触点火花对电路的干扰,可在继电器线圈间并一104和二极管,在触点和常开端间接472电容,效果不错! 6、为防I/O口的串扰,可将I/O口隔离,方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等; 7、当然多层板的抗干扰肯定好过,但成本却高了几倍。 8、选择一个抗干扰能力强的器件比之任何方法都有效,这点应该最重要。

    时间:2018-06-11 关键词: 嵌入式 数字电路 单片机 嵌入式处理器

  • ISP技术在数字电路实验中的应用

    1 ISP技术 在系统编程(In-System-Programming,ISP)技术是美国Lattice半导体公司首先提出来的一种能在产品设计、制造过程中的每个环节具有对其器件、电路或整个数字系统的逻辑和功能随时进行组态或重组能力的最新技术。在可编程逻辑器件(Programming Logic Device,PLD)及其技术中,ISP是一种新的概念、新的标准。传统的编程技术是将PLD器件插在编程器上编程的,ISP技术则可不用编程器,直接在用户自己设计的目标系统中或线路板上对PLD器件编程。常规PLD在使用中通常是先编程后装备,而采用ISP技术的PLD则是先装备后编程,成为产品后还可反复编程。ISP硬件灵活且易于软件修改,便于设计升级。 2 ISP器件的编程软件 ispEXPERT是由Lattice公司提供的一种通用电子设计软件。他支持ABEL-HDL语言、VHDL语言、原理图3种电子设计方式,以及这些设计方式的混合使用。他能对所设计的数字系统进行功能模拟和时序模拟,能对设计进行逻辑优化,并将逻辑映射到器件中去,自动完成预布线,生成编程所需的熔丝图文件,通过下载电缆下载到器件中。 ispEXPERT中的项目导航器引导设计一步步进行,最终生成器件编程所需的JEDEC文件,并下载到ISP器件中。项目导航器是一个很好的设计工具,便于用户跟踪软件的运行流程。 用ispEXPERT对可编程器件进行设计,除了确定设计思想等准备工作外,大部分工作是在计算机上进行的。整个工作流程分为创建新没计项目、选择器件、输入源文件或原理图、编译与优化、逻辑模拟、连接和器件适配等过程。这些过程是在项目导航器引导下进行的。 3 ISP在数字电路课程设计中的举例 目前的数字电路课程设计多为用中小规模集成电路和GAL芯片的方法实现。在设计较大规模的数字系统时,由于电路板的限制,过多的集成块使学生花费很多时间都无法调试成功,影响学生的积极性。为此,把ISP器件引入数字电路课程设计,选取了一些有代表性的课题,如多功能电子钟、密码锁、交通灯、数字频率计等,让学生设计实践,取得了很好的效果。 下面举例用ISP对电子钟进行开发设计。 3.1 设计要求 该设计用ispEXPERT软件在ISP1016芯片上实现电子钟的。电子钟具有下述功能: (1)用实验台上的6个数码管显示时、分、秒。 (2)能使电子钟复位(清零)。 (3)能启动或停止电子钟运行。 (4)在电子钟停止运行状态下,能够修改时、分、秒的值。 (5)具有报时功能,整点时喇叭鸣叫。 3.2 功能分析 电子钟工作时的最高频率是秒针的1 Hz,而实验设备所提供的连续脉冲的最低频率为1 kHz,因而需要一个分频模块,这可通过设计一个模为1 000的计数器设计。 电子钟的秒针是每来一个脉冲计数一次,分针是每过60 s计数一次,时针是每过60 min计数一次,秒针和分针由0计到59又回到0,而时针由0 计到23又回到0。这样需要设计2个模为60的计数器和一个模为24的计数器,例化成秒针模块、分针模块和时针模块。 秒针、分针和时针的计数信号要转换成BCD码后输出,这可以通过在上述各模块内增加一个由二进制码转换为BCD码的编码转换单元实现。 要求能启动或停止电子钟运行,且能在电子钟停止运行状态下修改时、分、秒的值,可增加一个启动/停止控制端实现。如启动/停止控制端接低电平,分频模块的时钟接1 kHz的连续脉冲,其他模块分别接对应输出,电子钟便启动。而当启动/停止控制端接高电平,分频模块的时钟接地,其他模块的时钟分别接3个单脉冲手动输入,电子钟停止运行,手动产生一个单脉冲,与其相连的模块就计数一次,达到了修改时、分、秒的目的,即实现了电子钟更改时间的功能。 3.3 ABEL语言描述 下面用ABEL语言的层次结构实现电子钟的设计可分为顶层模块Clock,3个底层模块FP1000,FP60和FP24。下面介绍顶层模块CLOCK,其中调用了3个底层模块。 4 结 语 从上例可知,用ISP器件可进行各种数字电路实验,代替了古老的面模板实验,而且灵活方便,是一种较理想的数字电路课程设计方法,值得推广应用。来源:飞哥0次

    时间:2018-05-31 关键词: 技术 isp 数字电路

  • 在ON状态下 Mosfet与三极管有何不同之处?

    MOSFET是一种在模拟电路和数字电路中都应用的非常广泛的一种场效晶体管。三极管也成为双极型晶体管,他能够控制电流的的流动,将较小的信号放大成为幅值较高的电信号。MOSFET和三极管都有ON状态,那么在处于ON状态时,这两者有什么区别呢? MOSFET和三极管,在ON状态时,MOSFET通常用Rds,三极管通常用饱和Vce。那么是否存在能够反过来的情况,三极管用饱和Rce,而MOSFET用饱和Vds呢? 三极管ON状态时工作于饱和区,导通电流Ice主要由Ib与Vce决定,由于三极管的基极驱动电流Ib一般不能保持恒定,因而Ice就不能简单的仅由Vce来决定,即不能采用饱和Rce来表示(因Rce会变化)。由于饱和状态下Vce较小,所以三极管一般用饱和Vce表示。 MOS管在ON状态时工作于线性区(相当于三极管的饱和区),与三极管相似,电流Ids由Vgs和Vds决定,但MOS管的驱动电压Vgs一般可保持不变,因而Ids可仅受Vds影响,即在Vgs固定的情况下,导通阻抗Rds基本保持不变,所以MOS管采用Rds方式。 电流可以双向流过MOSFET的D和S,正是MOSFET这个突出的优点,让同步整流中没有DCM的概念,能量可以从输入传递到输出,也可以从输出返还给输入。能实现能量双向流动。 接下来我们往深入一点来进行讨论,第一点、MOS的D和S既然可以互换,那为什么又定义DS呢? 对于IC内部的MOS管,制造时肯定是完全对称的,定义D和S的目的是为了讨论电流流向和计算的时候方便。 第二点、既然定义D和S,它们到底有何区别呢? 对于功率MOS,有时候会因为特殊的应用,比如耐压或者别的目的,在NMOS的D端做一个轻掺杂区耐压,此时D,S会有不同。 第三点、D和S互换之后,MOS表现出来的特性,跟原来有何不同呢?比如Vth、弥勒效应、寄生电容、导通电阻、击穿电压Vds。 DS互换后,当Vgs=0时,只要Vds>0.7V管子也可以导通,而换之前不能。当Vgs>Vth时,反型层沟道已形成,互换后两者特性相同。 D和S的确定 我们只是说电流可以从D--to--S ,也可以从S----to---D。但是并不意味着:D和S 这两个端子的名字可以互换。 DS沟道的宽度是靠GS电压控制的。当G固定了,谁是S就唯一确定了。 如果将上面确定为S端的,认为是D。 将原来是D的认为是S ,并且给G和这个S施加电压,结果沟道并不变化,仍然是关闭的。 当Vgs没有到达Vth之前,通过驱动电阻R对Cgs充电,这个阶段的模型就是简单的RC充电过程。 当Vgs充到Vth之后,DS导电沟道开始开启,Vd开始剧烈下降。按照I=C*dV/dt,寄生电容Cgd有电流流过 方向:G-->D。按照G接点KCL Igd电流将分流IR,大部分驱动电流转向Igd,留下小部分继续流到Cgs。因此,Vgs出现较平坦变化的一小段。这就是miler平台。 本篇文章主要介绍了在ON状态下,MOSFET和三极管的区别。并对其中的一些细节进行了深入的分析和讲解。希望大家在阅读过本篇文章之后能对着两种晶体管在ON状态下的区别的有所了解。

    时间:2018-05-10 关键词: 数字电路 MOSFET 电源技术解析 三极管

  • 模拟电路与数字电路的差异不可小视

    工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1mF。系统供电电源侧需要另一类电容,通常此电容值大约为10mF。 这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1mF电容)或供电电源(对于10mF电容)。 在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。 图1 在模拟和数字PCB设计中,旁路或去耦电容(1mF)应尽量靠近器件放置。供电电源去耦电容(10mF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短 图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大 图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍 对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt 其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。 电源线和地线要布在一起 电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。 此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。 图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件 图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号 图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。 PCB设计产生的寄生元件 PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量 d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。 结语 数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

    时间:2018-04-25 关键词: 电路设计 数字电路 模拟电路

  • 电路接地方法大全

    电路接地方法大全

    关于接地:数字地、模拟地、信号地、交流地、直流地、屏蔽地、浮地除了正确进行接地设计、安装,还要正确进行各种不同信号的接地处理。控制系统中,大致有以下几种地线: (1)数字地:也叫逻辑地,是各种开关量(数字量)信号的零电位。 (2)模拟地:是各种模拟量信号的零电位。 (3)信号地:通常为传感器的地。 (4)交流地:交流供电电源的地线,这种地通常是产生噪声的地。 (5)直流地:直流供电电源的地。 (6)屏蔽地:也叫机壳地,为防止静电感应和磁场感应而设。 以上这些地线处理是系统设计、安装、调试中的一个重要问题。 下面就接地问题提出一些看法: (1)控制系统宜采用一点接地。一般情况下,高频电路应就近多点接地,低频电路应一点接地。在低频电路中,布线和元件间的电感并不是什么大问题,然而接地形成的环路的干扰影响很大,因此,常以一点作为接地点;但一点接地不适用于高频,因为高频时,地线上具有电感因而增加了地线阻抗,同时各地线之间又产生电感耦合。一般来说,频率在1MHz以下,可用一点接地;高于10MHz时,采用多点接地;在1——10MHz之间可用一点接地,也可用多点接地。 (2)交流地与信号地不能共用。由于在一段电源地线的两点间会有数mV甚至几V电压,对低电平信号电路来说,这是一个非常重要的干扰,因此必须加以隔离和防止。 (3)浮地与接地的比较。全机浮空即系统各个部分与大地浮置起来,这种方法简单,但整个系统与大地绝缘电阻不能小于50MΩ。这种方法具有一定的抗干扰能力,但一旦绝缘下降就会带来干扰。还有一种方法,就是将机壳接地,其余部分浮空。这种方法抗干扰能力强,安全可靠,但实现起来比较复杂。 (4)模拟地。模拟地的接法十分重要。为了提高抗共模干扰能力,对于模拟信号可采用屏蔽浮技术。对于具体模拟量信号的接地处理要严格按照操作手册上的要求设计。 (5)屏蔽地。在控制系统中为了减少信号中电容耦合噪声、准确检测和控制,对信号采用屏蔽措施是十分必要的。根据屏蔽目的不同,屏蔽地的接法也不一样。电场屏蔽解决分布电容问题,一般接大地;电磁场屏蔽主要避免雷达、电台等高频电磁场辐射干扰。利用低阻金属材料高导流而制成,可接大地。磁场屏蔽用以防磁铁、电机、变压器、线圈等磁感应,其屏蔽方法是用高导磁材料使磁路闭合,一般接大地为好。当信号电路是一点接地时,低频电缆的屏蔽层也应一点接地。如果电缆的屏蔽层地点有一个以上时,将产生噪声电流,形成噪声干扰源。当一个电路有一个不接地的信号源与系统中接地的放大器相连时,输入端的屏蔽应接至放大器的公共端;相反,当接地的信号源与系统中不接地的放大器相连时,放大器的输入端也应接到信号源的公共端。 对于电气系统的接地,要按接地的要求和目的分类,不能将不同类接地简单地、任意地连接在一起,而是要分成若干独立的接地子系统,每个子系统都有其共同的接地点或接地干线,最后才连接在一起,实行总接地。 Q1:为什么要接地? Answer:接地技术的引入最初是为了防止电力或电子等设备遭雷击而采取的保护性措施,目的是把雷电产生的雷击电流通过避雷针引入到大地,从而起到保护建筑物的作用。同时,接地也是保护人身安全的一种有效手段,当某种原因引起的相线(如电线绝缘不良,线路老化等)和设备外壳碰触时,设备的外壳就会有危险电压产生,由此生成的故障电流就会流经PE线到大地,从而起到保护作用。随着电子通信和其它数字领域的发展,在接地系统中只考虑防雷和安全已远远不能满足要求了。比如在通信系统中,大量设备之间信号的互连要求各设备都要有一个基准‘地’作为信号的参考地。而且随着电子设备的复杂化,信号频率越来越高,因此,在接地设计中,信号之间的互扰等电磁兼容问题必须给予特别关注,否则,接地不当就会严重影响系统运行的可靠性和稳定性。最近,高速信号的信号回流技术中也引入了“地”的概念。 Q2:接地的定义 Answer: 在现代接地概念中、对于线路工程师来说,该术语的含义通常是‘线路电压的参考点’;对于系统设计师来说,它常常是机柜或机架;对电气工程师来说,它是绿色安全地线或接到大地的意思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是“低阻抗”和“通路”。 Q3:常见的接地符号 Answer: PE,PGND,FG——保护地或机壳;BGND或DC-RETURN——直流——48V(+24V)电源(电池)回流;GND——工作地;DGND——数字地;AGND——模拟地;LGND——防雷保护地GND在电路里常被定为电压参考基点。 从电气意义上说,GND分为电源地和信号地。PG是 Power Ground(电源地)的缩写。另一个是 Signal Ground(信号地)。实际上它们可能是连在一起的(不一定是混在一起哦!)。两个名称,主要是便于对电路进行分析。 进一步说,还有因电路形式不同而必须区分的两种“地”:数字地,模拟地。 数字地和模拟地都有信号地、电源地两种情况。数字地和模拟地之间,某些电路可以直接连接,有些电路要用电抗器连接,有些电路不可连接。 Q4:合适的接地方式 Answer: 接地有多种方式,有单点接地,多点接地以及混合类型的接地。而单点接地又分为串联单点接地和并联单点接地。一般来说,单点接地用于简单电路,不同功能模块之间接地区分,以及低频(f<1MHz)电子线路。当设计高频(f>10MHz)电路时就要采用多点接地了或者多层板(完整的地平面层)。 Q5:信号回流和跨分割的介绍 Answer:对于一个电子信号来说,它需要寻找一条最低阻抗的电流回流到地的途径,所以如何处理这个信号回流就变得非常的关键。 第一,根据公式可以知道,辐射强度是和回路面积成正比的,就是说回流需要走的路径越长,形成的环越大,它对外辐射的干扰也越大,所以,PCB布板的时候要尽可能减小电源回路和信号回路面积。 第二,对于一个高速信号来说,提供有好的信号回流可以保证它的信号质量,这是因为PCB上传输线的特性阻抗一般是以地层(或电源层)为参考来计算的,如果高速线附近有连续的地平面,这样这条线的阻抗就能保持连续,如果有段线附近没有了地参考,这样阻抗就会发生变化,不连续的阻抗从而会影响到信号的完整性。 所以,布线的时候要把高速线分配到靠近地平面的层,或者高速线旁边并行走一两条地线,起到屏蔽和就近提供回流的功能。 第三,为什么说布线的时候尽量不要跨电源分割,这也是因为信号跨越了不同电源层后,它的回流途径就会很长了,容易受到干扰。当然,不是严格要求不能跨越电源分割,对于低速的信号是可以的,因为产生的干扰相比信号可以不予关心。对于高速信号就要认真检查,尽量不要跨越,可以通过调整电源部分的走线。(这是针对多层板多个电源供应情况说的) Q6:为什么要将模拟地和数字地分开,如何分开? Answer:模拟信号和数字信号都要回流到地,因为数字信号变化速度快,从而在数字地上引起的噪声就会很大,而模拟信号是需要一个干净的地参考工作的。 如果模拟地和数字地混在一起,噪声就会影响到模拟信号。 一般来说,模拟地和数字地要分开处理,然后通过细的走线连在一起,或者单点接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。当然这也不是非常严格的要求模拟地和数字地必须分开,如果模拟部分附近的数字地还是很干净的话可以合在一起。 Q7:单板上的信号如何接地? Answer:对于一般器件来说,就近接地是最好的,采用了拥有完整地平面的多层板设计后,对于一般信号的接地就非常容易了,基本原则是保证走线的连续性,减少过孔数量;靠近地平面或者电源平面,等等。 Q8:单板的接口器件如何接地? Answer:有些单板会有对外的输入输出接口,比如串口连接器,网口RJ45连接器等等,如果对它们的接地设计得不好也会影响到正常工作,例如网口互连有误码,丢包等,并且会成为对外的电磁干扰源,把板内的噪声向外发送。一般来说会单独分割出一块独立的接口地,与信号地的连接采用细的走线连接,可以串上0欧姆或者小阻值的电阻。细的走线可以用来阻隔信号地上噪音过到接口地上来。同样的,对接口地和接口电源的滤波也要认真考虑。 Answer:屏蔽电缆的屏蔽层都要接到单板的接口地上而不是信号地上,这是因为信号地上有各种的噪声,如果屏蔽层接到了信号地上,噪声电压会驱动共模电流沿屏蔽层向外干扰,所以设计不好的电缆线一般都是电磁干扰的最大噪声输出源。当然前提是接口地也要非常的干净混合电路里面做标示用的,VCC表示模拟信号电源,GND表示模拟信号地,VDD表示数字信号电源,VSS表示数字电源地 。 VCC主要表示Bipolar电路的电源,C表示Collector集电极,电源一般接在NPN的集电极(或PNP的发射极),集成电路刚出现时只有NPN管,后来才有集成进去的PNP管。VDD/VSS一般表示MOS电路的电源和“地”,D/S分别表示MOS管的Drain(漏)/Source(源)。 一、解释 VCC:C=circuit 表示电路的意思, 即接入电路的电压; VDD:D=device 表示器件的意思, 即器件内部的工作电压; VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压。 二、说明 1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。 2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。 3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。 VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)VSS:地或电源负极VEE:负电压供电;场效应管的源极(S)VPP:编程/擦除电压。 详解: 在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压: VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd ! VSS:S=series 表示公共连接的意思,也就是负极。 有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。 在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号几种接地符号 接地符号     第1个我用做电源正或数字电路VCC,不用作地。 第2个我用作数字地或数字模拟公共地。 第3个用作模拟地。 第4个当然是机箱外壳或外壳接大地了

    时间:2018-04-23 关键词: 数字电路 直流 电源技术解析

  • 毕业七年,一位嵌入式er分享自己的开发经验和想法

    本人从毕业到现在一直在嵌入式软件这个行业发展,已七年有余,也曾经迷茫无助过,也骄傲自满过,到现在算是趋于一个比较稳定的状态,嵌入式软件开发的项目本身代码量不会太大,除了一些特殊的方面外,基本难度都不是太大,曾经认为只要有人带着,什么样的人都可以从事这个行业,从这两年的经验来看,以前想的可能有点太乐观了,这两年在用心带几个人,发现有些东西确实需要一定的积累才能做好,毕竟人和人的思维方式不同,考虑问题的角度千差万别。 本人对于技术的积累很少在一些网站或者论坛之类的做过交流,遇到问题时,我一般更希望尽自己的努力来解决,空闲的时间也希望自己看一些书籍,来提升一下内功。 转入正题,从事嵌入式软件开发需要哪些基础知识呢? 首先得学过单片机原理,对于底层的一些运作有个大致了解,最不济也得明白数字电路是怎么回事吧!之前和一些新入行的工程师交流发现,分不清什么十进制数,十六进制和BCD,什么bit位,不清楚十进制数和十六进制数在机器上存储有什么区别。对底层的基本原理压根就没接触过,分析问题伏在问题表面现象上,有些问题扎着头搞了两个星期都没有进展,到最后就是一个数的bit位除了一点问题,在面试时曾经遇到过这样的问题,有个面试者在回答问题时,使用RS485总线,波特率9600,协议通讯有响应数据,每个通讯周期的数据量都会超出10个字节,问其通讯周期时,坚定的回答,10ms一个周期,每个周期都会有十几个字节的数据,在反复暗示后一直坚持自己的说法,对于嵌入式软件开发,从事一两年后,一定要问问自己uart,spi和i2c这些总线我们是不是都已经很熟悉了,对定时器和中断我们是否都掌握了。 从事嵌入式软件行业是否需要经验呢? 经验这种东西是个很微妙的东西,有些事情经验能起到促进作用,有些事情有经验反而不太好。个人理解经验应该是帮助我们更快更好的完成我们要做的事情,从这一点出发经验肯定是好的,但是在我们入行的开始阶段,我们的经验往往不成形,而且分不清哪些是好的经验哪些是不好的经验。 经验会在工作不断碰壁的情况下逐步积累起来,我也一直坚持一个观点,做项目如果研发阶段非常顺利,这样注定后期要有忙不完的事情,反而做项目过程中问题不断,所有的问题都迎刃而解,对于个人来说是宝贵的财富,对于一些平淡的事情我们可能过阵子就没印象了,反而是项目中哪些折腾的我们多少个夜晚无眠的,会给人留下深刻的印象,使我们在下次在遇到这样的问题时能够快速的反应。还有就是做项目的经验,从项目立项开始就介入,一直坚持项目做完会给人很大的提升,相反在项目中后期进入项目的,项目的架构和流程已经基本成型,只能沿着项目的路子走下去,会使后期介入的人员缺乏对项目的总体认识,风险相对也比较少。项目早期介入的相当于没路走,自己趟出一条路来走,项目后期介入的相当于选择走哪条路,路已经有了,只是做个选择。 再有一个项目经验就是,做项目时,项目使用的工程文件的来处,基于老项目改造的话会有很多的细节问题无法体会,如果以后有相同的项目更换硬件MCU平台时,可能会带来一些不必要的风险;加入新项目的工程是自己创建的或者接手的项目在时间允许的情况下,自己创建工程,这样在有新项目来时,会让我们能够得心应手。

    时间:2018-04-20 关键词: 嵌入式 软件开发 嵌入式开发 数字电路

  • PCB设计之模拟电路VS数字电路

    本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 工程领域中的数字设计人员和板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。 这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。 在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。 图1 在模拟和数字设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短 图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大 图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍 对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt 其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。 电源线和地线要布在一起 电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。 此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路,也适用于。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。 对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。 图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件 图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号 图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。 PCB设计产生的寄生元件 PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。 在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。 结语 数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

    时间:2018-04-02 关键词: 数字电路 模拟电路 pcb设计

  • PCB设计之那些你必须要掌握的设计要领

    PCB设计之那些你必须要掌握的设计要领

    在设计中,布局是一个重要的环节。布局结果的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是设计成功的第一步。 尤其是预布局,是思考整个电路板,信号流向、散热、结构等架构的过程。如果预布局是失败的,后面的再多努力也是白费。 1、考虑整体 一个产品的成功与否,一是要注重内在质量,二是兼顾整体的美观,两者都较完美才能认为该产品是成功的。 在一个板上,元件的布局要求要均衡,疏密有序,不能头重脚轻或一头沉。 是否会有变形? 是否预留工艺边? 是否预留MARK点? 是否需要拼板? 多少层板,可以保证阻抗控制、信号屏蔽、信号完整性、经济性、可实现性? 2、排除低级错误 印制板尺寸是否与加工图纸尺寸相符?能否符合PCB制造工艺要求?有无定位标记? 元件在二维、三维空间上有无冲突? 元件布局是否疏密有序,排列整齐?是否全部布完? 需经常更换的元件能否方便的更换?插件板插入设备是否方便? 热敏元件与发热元件之间是否有适当的距离? 调整可调元件是否方便? 在需要散热的地方,装了散热器没有?空气流是否通畅? 信号流程是否顺畅且互连最短? 插头、插座等与机械设计是否矛盾? 线路的干扰问题是否有所考虑? 3、旁路或 在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一 个旁路电容,此电容值通常为 0.1μF。引脚尽量短,减小走线的感抗,且要尽量靠近器件。     在电路板上加旁路或,以及这些电容在板上的布置,对于数字和模拟设计来说 都属于基本常识,但其功能却是有区别的。 在模拟布线设计中旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这 些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号 的频率超出 模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径 上引入噪声,更严重的情况甚至会引起振动。 而对于控制器和处理器这样的数字器件 来说,同样需要,但原因不同。这些 电容的一个功能是用作“微型”电荷库,这是因为在数字电路中,执行门状态的切换(即开关 切换)通常需要很大的电 流,当开关时芯片上产生开关瞬态电流并流经电路板,有这额外的 “备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。 电 压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机 错误运行。流经电路板走线的开关电流将引起电压发生变化,由于电路板走线 存在寄生电 感,则可采用如下公式计算电压的变化: V=Ldl/dt 其中 V=电压的变化 L=电路板走线感抗 dI=流经走线的电流变化 dt=电流变化的时间 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是 非常好的做法。 4、输入电源,如果电流比较大,建议减少走线长度和面积,不要满场跑 输入上的开关噪声耦合到了电源输出的平面。输出电源的MOS管的开关噪声影响了前级的输入电源。 如果电路板上存在大量大电流DCDC,则有不同频率,大电流高电压跳变干扰。 所以我们需要减小输入电源的面积,满足通流就可以。所以在电源布局的时候,要考虑避免输入电源满板跑。     5、电源线和地线 电源线和地线的位置良好配合,可以降低电磁干扰(EMl)的可能性。如果电源线和地线 配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配 合不当的 PCB 设计 示例如图所示。在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰 (EMI)的可能性比较大。         6、数模分离 在每个 PCB 设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。 一般来说,数字电路可以容忍噪声干扰,而且对噪声不敏感(因为数字电 路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。 在混合信号系统的布线中,这两种电路要分隔开。     电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是 使用不间断的地平面,这一基本准则可降低了数字电路中的 dI/dt(电流随时间的变化)效应, 因为 dI/dt 效应会造成地的电势并使噪声进入模拟电路。 数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还要另外一点 需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点 可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最 远端,也就是线路的末端。这样做是为了保持信号路径所受到 的外部干扰最小。对于数字 电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。 7、散热考虑 在布局过程中,需要考虑散热风道,散热死角; 热敏感器件不要放在热源风后面。优先考虑DDR这样散热困难户的布局位置。避免由于热仿真不通过,导致反复调整。

    时间:2018-03-30 关键词: 数字电路 电源技术解析

  • 模拟电路和数字电路PCB设计的区别详解

    工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。 这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。 在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。 图1 在模拟和数字PCB设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短。 图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大。 图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍。 对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt 其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。 电源线和地线要布在一起 电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。 此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。 图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件。 图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号。 图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的。 元件的位置 如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。 PCB设计产生的寄生元件 PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。 小结 数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

    时间:2018-03-29 关键词: 数字电路 模拟电路 pcb设计

  • PCB设计之模拟电路VS数字电路

    PCB设计之模拟电路VS数字电路

    本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 工程领域中的数字设计人员和板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。 模拟和数字布线策略的相似之处 旁路或去耦电容 在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。 这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。 在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。     图1 在模拟和数字设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短     图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大     图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍 对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt 其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。 电源线和地线要布在一起 电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。 此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。 模拟和数字领域布线策略的不同之处 地平面是个难题 电路板布线的基本知识既适用于模拟电路,也适用于。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。 对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。     图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件     图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号     图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的 元件的位置 如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。 PCB设计产生的寄生元件 PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。 在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。 快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。 采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。 另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。 电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。 为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。 结语 数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

    时间:2018-03-28 关键词: 电容 数字电路 电源技术解析

  • PCB布线的注意事项,重中之重!

    一、元件布局基本规则 1. 按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集*则,同时数字电路和模拟电路分开; 2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件; 3. 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路; 4. 元器件的外侧距板边的距离为5mm; 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm; 6. 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm; 7. 发热元件不能紧邻导线和热敏元件;高热器件要均衡分布; 8. 电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔; 9. 其它元器件的布置: 所有IC元件单边对齐,有极性元件极性标示明确,同一印制板上极性标示不得多于两个方向,出现两个方向时,两个方向互相垂直; 10、板面布线应疏密得当,当疏密差别太大时应以网状铜箔填充,网格大于8mil(或0.2mm); 11、贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过; 12、贴片单边对齐,字符方向一致,封装方向一致; 13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线; 2、电源线尽可能的宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil; 3、正常过孔不低于30mil; 4、 双列直插:焊盘60mil,孔径40mil; 1/4W电阻: 51*55mil(0805表贴);直插时焊盘62mil,孔径42mil; 无极电容: 51*55mil(0805表贴);直插时焊盘50mil,孔径28mil; 5、 注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。 在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性? 1、下面的一些系统要特别注意抗电磁干扰: (1) 微控制器时钟频率特别高,总线周期特别快的系统。 (2) 系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。 (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。 2、为增加系统的抗电磁干扰能力采取如下措施: (1) 选用频率低的微控制器: 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 (2) 减小信号传输中的畸变 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。 在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。 当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td>Trd的情况,印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则: 信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。

    时间:2018-01-30 关键词: 数字电路 模拟电路 pcb布线

  • 数字电路基础之逻辑电路

    数字电路基础之逻辑电路

    本文我们将从“数字意味着什么?”开始,讲解数字电路的基本设计方法。什么是“模拟”和“数字”。在自然界中,象声音、温度、光等信息是以连续的值进行变化的。这种连续值就称作“模拟”。 而在计算机的世界里,信息是以一段一段的离散值表示的。这种离散值就称作“数字”。 比方说模拟和数字就相当于实数与整数的关系。实数可以表示直线上的每一个点,就象是模拟,而整数只能表示直线上的特定点,就象是数字。 于是,我们把处理连续信息的——模拟信号的电路称作“模拟电路”,把处理离散信息——数字信号的电路称作“数字电路”。     图1:模拟与数字的不同 为了将自然界的模拟信息输入到象计算机那样的数字电路,需要将信息数字化(模拟信号→数字信号)。 进行“模拟信号→数字信号”转换的是A/D转换器。A/D转换器按时间有规律地读取(采样)输入信号,并将其转换成用“0”和“1”表现的数值(2进制)。 为了将连续值(模拟信号)转换为离散值(数字信号),要对模拟信号进行“舍去”和“进位”处理。这种处理造成信息缺失,而产生了误差。而为了减少误差,就需要缩短转换间隔和增加转换时的位数。 那么,“把模拟信号数字化”的好处在哪里呢?它的好处就在于,数字信号有较强的抗噪音能力,不容易被破坏,计算机处理起来比较容易。 现在,随着微处理器性能的不断提高,已经可以高速、大量地处理数字信息。由于在信号传输和再现的过程中都不会造成信号质量下降,从而使数字电路得到了十分广泛的应用。 强大的“2进制” 数字信号表现数值的方法之一是“2进制”。2进制是以“0”和“1”表现数值的,各位数都是2的阶乘。比如,4位2进制可以表现的整数是从0到15的值(表1)。更大的数值就要通过增加位数来表现了。     表1:10进制的2进制换算 最初在数字信号中使用2进制的原因是因为电路的“开”和“关”可以很方便地用“1”和“0”来表示。并且,开(“1”)和关(“0”)在实际的IC中分别用“H”和“L” 表现高电压状态和低电压状态。 在一般的CMOS IC中,当电源电压为5V时,L表现为1.35V以下,H表现为3.15以上。像这样用“0”和“1”表示一定的电压范围,就可以形成在一定范围噪音下,不会发生误操作的牢固电路结构。 数字电路抗噪音强的理由,大家明白了吗?没错,是因为用了2进制来表现数值。 什么是数字电路 数字电路进行逻辑运算,也被称为逻辑电路。 逻辑电路的基本要素只有AND电路、OR电路和NOT电路这3种,通过这`3种电路的不同组合可以做出具有各种功能的电路。 逻辑电路使用逻辑表达式和电路符号(这里使用MIL符号。其他还有JIS符号。)进行表示。另外,我们把逻辑电路的输入信号和输出信号的一览表称为真值表。 下面我们对3种基本逻辑电路进行说明。 串联电路,AND电路 AND电路也被称为“逻辑与”,只有当两个输入同时为1时,才会输出1。 ◇逻辑表达式 用“?”表示 (例)Y=A?B ◇电路符号     ◇真值表     让我们仔细看一看AND电路的工作方式。如果用开关和LED来表现AND电路的话,就是如下图2所示的串联电路。 ◇开关A(SW A)的“开”和“关”表示输入A的“1”和“0” ◇开关B(SW B)的“开”和“关”表示输入B的“1”和“0” ◇LED Y的亮起和熄灭以输出Y的“1”和“0”表示     图2:AND电路的运作方式 该AND电路的工作方式如下。 ◇开关A和开关B都为“开”时,LED Y点亮 ◇开关A或B只有一个为“开”,另一个为“关”时,LED Y熄灭 ◇开关A和开关B都为“关”时,LED Y熄灭 基本逻辑电路也称作门(gate)电路,可以通过单个输入来固定输出(关闭门),或反映输出(打开门)。 AND电路的门电路的工作情况可以用图2的电路图进行说明。 ◇A或B的开关之一固定为“关”,LED保持熄灭,也就是说输出固定为“关”(关闭门) ◇相反,A或B的开关之一固定为“开”,未固定的另一个输入能够直接反映输出(打开门) 并联电路、OR电路 OR电路也被称为“逻辑或”,只要有任何一个输入为1,或者都为1的情况下,都会输出1。 ◇逻辑表达式 用“+”表示 (例)Y=A+B ◇电路符号     ◇真值表     如果用开关和LED来表现OR电路的工作方式的话,就是如下图3所示的并联电路。 ◇由于是并联电路,因此开关A(SW A)或开关B(SW B)中任意一个为“开”,或两者均为“开”时,LED Y就点亮。 OR电路的门功能与AND电路的工作方式正好相反。 ◇A和B的开关之一固定为“开”时,LED保持点亮,也就是说输出固定为“开”(关闭门) ◇相反,A和B的开关之一固定为“关”,未固定的另一个输入能够直接反映输出(打开门)     图3:OR电路的运作方式 反向输出的NOT电路 NOT电路也被称作变频或反向电路,具有将输入反向输出的功能。是输入为1时输出0,输入0时输出1的电路。 ◇逻辑表达式 用“¯”表示 (例)Y=   ◇电路符号     ◇真值表    

    时间:2018-01-29 关键词: 计算机 数字电路 电源其他电源电路

  • FPGA/CPLD数字电路原理解析

    FPGA/CPLD数字电路原理解析

    当产生门控时钟的组合逻辑超过一级时,证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象,但实际上仍然可能存在着危险。通常,我们不应该用多级组合逻辑去钟控PLD设计中的触发器。 图1给出一个含有险象的多级时钟的例子。时钟是由SEL引脚控制的多路选择器输出的。多路选择器的输入是时钟(CLK)和该时钟的2分频 (DIV2)。由图7 的定时波形图看出,在两个时钟均为逻辑1的情况下,当SEL线的状态改变时,存在静态险象。险象的程度取决于工作的条件。 多级逻辑的险象是可以去除的。     图1 有静态险象的多级时钟 图2给出图1电路的一种单级时钟的替代方案。图中SEL引脚和DIV2信号用于使能D触发器的使能输入端,而不是用于该触发器的时钟引脚。采用这个电路并不需要附加PLD的逻辑单元,工作却可靠多了。 不同的系统需要采用不同的方法去除多级时钟,并没有固定的模式。     图2 无静态险象的多级时钟 行波时钟 另一种流行的时钟电路是采用行波时钟,即一个触发器的输出用作另一个触发器的时钟输入。如果仔细地设计,行波时钟可以象全局时钟一样地可靠工作。然而, 行波时钟使得与电路有关的定时计算变得很复杂。行波时钟在行波链上各触发器的时钟之间产生较大的时间偏移,并且会超出最坏情况下的建立时间、保持时间和电路中时钟到输出的延时,使系统的实际速度下降。 用计数翻转型触发器构成异步计数器时常采用行波时钟,一个触发器的输出钟控下一个触发器 的输入,参看图3同步计数器通常是代替异步计数器的更好方案,这是因为两者需要同样多的宏单元而同步计数器有较快的时钟到输出的时间。图4给出具有全局 时钟的同步计数器,它和图9功能相同,用了同样多的逻辑单元实现,却有较快的时钟到输出的时间。几乎所有PLD开发软件都提供多种多样的同步计数器。     图3 行波时钟     图4 行波时钟转换成全局时钟 多时钟系统 许多系统要求在同一个PLD内采用多时钟。最常见的例子是两个异步微处理器器之间的接口,或微处理器和异步通信通道的接口。由于两个时钟信号之间要求一定的建立和保持时间,所以,上述应用引进了附加的定时约束条件。它们也会要求将某些异步信号同步化。 图5给出一个多时钟系统的实例。 CLK_A用以钟控REG_A,CLK_B用于钟控REG_B,由于REG_A驱动着进入REG_B的组合逻辑,故 CLK_A的上升沿相对于CLK_B的上升沿有建立时间和保持时间的要求。由于REG_B不驱动馈到REG_A的逻辑,CLK_B的上升沿相对于 CLK_A没有建立时间的要求。此外,由于时钟的下降沿不影响触发器的状态,所以CLK_A和CLK_B的下降沿之间没有时间上的要求。电路中有两个独立的时钟,可是,在它们之间的建立时间和保持时间的要求是不能保证的。在这种情况下,必须将电路同步化。图6给出REG_A的值(如何在使用前)同CLK_B同步化。新的触发器REG_C由GLK_B触控,保证REG_G的输出符合REG_B的建立时间。然而, 这个方法使输出延时了一个时钟周期。     图5 多时钟系统 (定时波形示出CLKA的上升沿相对于CLK_B的上升沿有建立时间和保持时间的约束条件)     图6 具有同步寄存器输出的多时钟系统 在许多应用中只将异步信号同步化还是不够的,当系统中有两个或两个以上非同源时钟的时候,数据的建立和保持时间很难得到保证,我们将面临复杂的时间问 题。最好的方法是将所有非同源时钟同步化。使用PLD内部的锁项环(PLL或DLL)是一个效果很好的方法,但不是所有PLD都带有PLL、DLL,而且 带有PLL功能的芯片大多价格昂贵,所以除非有特殊要求,一般场合可以不使用带PLL的PLD。 这时我们需要使用带使能端的D触发器,并引入一个高频时钟。     图7 不同源时钟 如图7所示,系统有两个不同源时钟,一个为3MHz,一个为5MHz,不同的触发器使用不同的时钟。为了系统稳定,我们引入一个20MHz时钟,将 3M和5M时钟同步化,如图8所示。20M的高频时钟将作为系统时钟,输入到所有触发器的的时钟端。3M_EN 和5M_EN将控制所有触发器的使能端。即原来接3M时钟的触发器,接20M时钟,同时3M_EN 将控制该触发器使能, 原接5M时钟的触发器,也接20M时钟,同时5M_EN 将控制该触发器使能。 这样我们就可以将任何非同源时钟同步化。     图8 同步化任意非同源时钟 另外,异步信号输入总是无法满足数据的建立保持时间,容易使系统进入亚稳态,所以也建议设计者把所有异步输入都先经过双触发器进行同步化。稳定可靠的时 钟是系统稳定可靠的重要条件,我们不能够将任何可能含有毛刺的输出作为时钟信号,并且尽可能只使用一个全局时钟,对多时钟系统要注意同步异步信号和非同源时钟。

    时间:2018-01-29 关键词: 微处理器 数字电路 电源其他电源电路

  • 0.01Hz-7MHz的电路

    0.01Hz-7MHz的电路

        该电路可产生用于连续数字电路的时钟信号中的方波,限流电阻器的值决定了在大约150ns-120s范围内的时间。为了得到相等的空号比,将振荡器的时间设置成所需时间的一半,然后增加一个如虚线所示的双稳态SN7474除法器。

    时间:2018-01-19 关键词: 电阻 数字电路 电源其他电源电路

  • 最全点阵LCD的显示原理与使用方法详解

    最全点阵LCD的显示原理与使用方法详解

    点阵LCD的显示原理 在数字电路中,所有的数据都是以0和1保存的,对LCD控制器进行不同的数据操作,可以得到不同的结果。对于显示英文操作,由于英文字母种类很少,只需要8位(一字节)即可。而对于中文,常用却有6000以上,于是我们的DOS前辈想了一个办法,就是将ASCII表的高128个很少用到的数值以两个为一组来表示汉字,即汉字的内码。而剩下的低128位则留给英文字符使用,即英文的内码。 那么,得到了汉字的内码后,还仅是一组数字,那又如何在屏幕上去显示呢?这就涉及到文字的字模,字模虽然也是一组数字,但它的意义却与数字的意义有了根本的变化,它是用数字的各位信息来记载英文或汉字的形状,如英文的‘A’在字模的记载方式如图1所示:     图1 “A”字模图 而中文的“你”在字模中的记载却如图2所示:     图2 “你”字模图 12864点阵型LCD简介 12864是一种图形点阵液晶显示器,它主要由行驱动器/列驱动器及128&mes;64全点阵液晶显示器组成。可完成图形显示,也可以显示8&mes;4个(16&mes;16点阵)汉字。     在使用12864LCD前先必须了解以下功能器件才能进行编程。12864内部功能器件及相关功能如下: 1. 指令寄存器(IR) IR是用于寄存指令码,与数据寄存器数据相对应。当D/I=0时,在E信号下降沿的作用下,指令码写入IR。 2.数据寄存器(DR) DR是用于寄存数据的,与指令寄存器寄存指令相对应。当D/I=1时,在下降沿作用下,图形显示数据写入DR,或在E信号高电平作用下由DR读到DB7∽DB0数据总线。DR和DDRAM之间的数据传输是模块内部自动执行的。 3.忙标志:BF BF标志提供内部工作情况。BF=1表示模块在内部操作,此时模块不接受外部指令和数据。BF=0时,模块为准备状态,随时可接受外部指令和数据。 利用STATUS READ指令,可以将BF读到DB7总线,从检验模块之工作状态。 4.显示控制触发器DFF 此触发器是用于模块屏幕显示开和关的控制。DFF=1为开显示(DISPLAY OFF),DDRAM的内容就显示在屏幕上,DFF=0为关显示(DISPLAY OFF)。 DDF的状态是指令DISPLAY ON/OFF和RST信号控制的。 5.XY地址计数器 XY地址计数器是一个9位计数器。高3位是X地址计数器,低6位为Y地址计数器,XY地址计数器实际上是作为DDRAM的地址指针,X地址计数器为DDRAM的页指针,Y地址计数器为DDRAM的Y地址指针。 X地址计数器是没有记数功能的,只能用指令设置。 Y地址计数器具有循环记数功能,各显示数据写入后,Y地址自动加1,Y地址指针从0到63。 6.显示数据RAM(DDRAM) DDRAM是存储图形显示数据的。数据为1表示显示选择,数据为0表示显示非选择。DDRAM与地址和显示位置的关系见DDRAM地址表。 7.Z地址计数器 Z地址计数器是一个6位计数器,此计数器具备循环记数功能,它是用于显示行扫描同步。当一行扫描完成,此地址计数器自动加1,指向下一行扫描数据,RST复位后Z地址计数器为0。 Z地址计数器可以用指令DISPLAY START LINE预置。因此,显示屏幕的起始行就由此指令控制,即DDRAM的数据从哪一行开始显示在屏幕的第一行。此模块的DDRAM共64行,屏幕可以循环滚动显示64行。 12864LCD的指令系统及时序 该类液晶显示模块(即KS0108B及其兼容控制驱动器)的指令系统比较简单,总共只有七种。其指令表如表2所示:     各功能指令分别介绍如下。 显示开/关指令     该指令设置了对应液晶屏最上一行的显示RAM的行号,有规律地改变显示起始行,可以使LCD实现显示滚屏的效果。 3、页(PAGE)设置指令     该指令用来查询液晶显示模块内部控制器的状态,各参量含义如下: BUSY:1-内部在工作0-正常状态 ON/OFF:1-显示关闭0-显示打开 RESET:1-复位状态0-正常状态 在BUSY和RESET状态时,除读状态指令外,其它指令均不对液晶显示模块产生作用。 在对液晶显示模块操作之前要查询BUSY状态,以确定是否可以对液晶显示模块进行操作。 6、写数据指令     11读显示数据 读、写数据指令每执行完一次读、写操作,列地址就自动增一。必须注意的是,进行读操作之前,必须有一次空读操作,紧接着再读才会读出所要读的单元中的数据。 12864点阵型LCD软硬件设计实例 通过以上学习,现在就来实际应用12864LCD的软硬件设计。本实例将在LCD上显示如图3所示内容:     图3 模拟显示效果图 在调试前先将显示切换开关切换到LCD显示状态。         图4 128*64LCD实验演示图 硬件原理图     图5 硬件原理图 程序流程图     图6 软件流程图 软件代码 在编写软件代码之前必须要先掌握汉字取模的方法。要得到上表中的文字,我们可以借助取模软件来完成。目前点阵LCD的取模软件有很多,我们以本开发板配套的取模软件为例来介绍一下汉字的取模方法。 打开取模软件出现如下显示界面:     在文字输入区中输入文字,我们以输入一个欢迎的“欢”字为例,了解其取模过程。在文字输入区中输入“欢”后按CTRL+ENTER组合键后就看到“欢”字已经在模拟显示区显示出来了     在“取模方式”中选择“C51格式”就可以在“点阵生成区”得到你要的汉字“欢”的显示代码。         经过以上步骤后一个汉字就取模成功了,在程序中只要调用这段代码就可显示出汉字“欢”了,其它汉字也用同样的方法。取完要显示的全部汉字代码后我们就可以编程了。

    时间:2018-01-19 关键词: 驱动器 数字电路 电源技术解析

  • 嵌入式开发中的一些硬件相关的概念介绍

    嵌入式开发中的一些硬件相关的概念介绍

    做嵌入式系统开发,经常要接触硬件,需要对数字电路和模拟电路要有一定的了解,这样才能深入的研究下去。那些刚刚接触嵌入式,总觉得很难,其实做什么事情,都要把最基础的知识掌握牢固,才能最终走上大神的道路。下面我们简单地介绍一下嵌入式开发中的一些硬件相关的概念。 电平(Level) 在数字电路中,分为高电平和低电平,分别用1和0表示。一个数字电路的管脚,总是存在一个电平的,要么高要么低,或者说要么1要到0(其实,还有另一种状态,后面会提到)。 总线(Bus) 在嵌入式系统中一定会有一块处理器芯片,此外,还有其它的芯片作为外部设备(后面简称外设),这些芯片与处理器协作实现产品的功能。复杂的产品往往是由大量的芯片组成的。那么不可避免的是我们需要将所有的外设与处理器进行相连,最为简单的是将所有的外设都采用独立(注意是独立)的信号线连接至处理器。 这样的好处是容易理解,但问题是:不可行。因为处理器芯片需要引出太多的线了,从芯片的生产和产品的生产角度来看都不实际。加之,处理器(在此我们假设处理器是单核的,而不是多核的)处理事务在微观上是串行的,也就是说在某一时刻如果要对外设进行读写操作,那只可能是对大量外设中的一个进行,即多个外设不可能在微观上被处理器同时访问。需要注意的是,这里提出了微观这一概念,这是为了区别于宏观。 从宏观上来讲,一个处理器中可以有多个任务同时运行,但这些任务在微观上却是一个一个运行的(后面会用串行来描述这里所说的“一个一个”),多任务的串行运行实现是由操作系统扮演着重要的角色来实现的。回到我们的话题,即然将每个外设采用独立的信号线连到处理器不可行,且处理器在单一时间内只会对一个外设进行访问,那我们能不能采用共享的信号线将所有的芯片连在一起呢?这就是总线概念的由来。 通俗的说,如果我们周围有十个家庭,为了让这十个家庭每两个之间都能往来,我们并不需要为每两个家庭修一条单独(注意是单独)的路(如果这样,要修45条路),而是可以修一条大路,然后,每个家都与大路相连。 对于总线,我们往往说总线是处理器的,而其它的外设是挂在总线上的。那有一个问题,我们每一时间只能访问挂在总线上的一个外设,那如何区分这些外设呢?和我们的路一样,我们需要用地址来区分每一个家庭,在总线上,也是采用地址来进行区分的。这样,总线就根据其功能分为两类了。一类是地址总线,这一总线上的数据只会是从处理器向外设“流”,是单向的。 另一类则是数据总线,用来将数据从处理器传送到外设(从处理器的角度来说是写操作)或者是将数据从外设传送到处理器(从处理器的角度来说是读操作),显然,数据总线是双向的。也就是说,在我们的嵌入式系统中同时存在地址总线和数据总线将所有需要与处理器进行通讯的芯片连在一起的。 总线是有宽度的,正如我们的路分为“三车道”或是“四车道”,我们说32位处理器,是指其数据总线宽度是32位,也就是“有32辆车能同时跑”,显然,宽度越是宽我们的处理器速度就越是快,因为我们从外设芯片存取数据的速度会更快,这就是为什么我们的计算机向64位发展的原因。同样的,地址总线也是有宽度的,对于32位处理器其最大宽度也就是32位。 总线的概念有了,那接下来的一个问题是,即使是每一个外设都有一个地址,那这一地址记在哪里呢?是放在外设芯片上吗?如果这样的话,那就有一个问题,每一类外设的地址必须是不能重叠的,而当一个产品中需要两块一样的芯片的话,两块芯片的地址就无法区分了,看来这样操作存在问题。还有,如果这样的话每一个外设也得与(比如,32根)数据总线完全相连,并监听数据线以了解处理器是不是在“叫”自己,这样很是复杂。此外,地址也有可能因为外设种类的增多而用光。总的来说地址不能存放在外设芯片,那如何让外设知道,此时它是被处理器招换从而需要进行读写访问的呢?答案就是芯片的片选(CS, chip select)信号,或者又号使能(ENable)信号。 片选(CS或EN) 片选信号对于外设芯片来讲,就是一个(也是一根)通知信号,告诉芯片“嘿,请开门,我要放些东西进来,或是拿些东西走”,这里的东西只能是数据,不可能是玉米棒什么的。那有个问题,这个信号源从哪里来呢?显然,只能从处理器来。那是不是也是像总线那样,每一个芯片都共用一根线连在一起呢?如果这样,可能处理器“一叫开门”所有的芯片都将“门”打开了。 如果是处理器写数据,那可能所有的芯片都被写入同样的数据。而取数据时,每个外设芯片都向外“扔”数据,这一定会造成数据总线冲突,因为有的芯片向总线上“扔”1,有的则“扔”0,这种情况下处理器一定会“发疯”的,因为它不知道应当得到1还是0。 既然这样,那显然不能将所有的片选信号连在一起了,只能是各芯片的片选信号独立。前面提到了地址总线,我们是采用一根地址线连一个外设芯片呢?还是采用其它的方法。如果采用一根地址线连一个外设芯片,那可能最多只能挂接32个芯片了,这显然不行。其实,在现实中,是采用32位的数字来表示一个外设芯片的地址的,比如1可以表示芯片A,而6534可以表示另外一个芯片B,等等。 由此看来,理论上我们可以表示2的32次方(4294967296)个设备,之所以说理论上,是因为有的设备要占用大量的地址。即然这样,那还有一个问题,如果将32位的地址总线转换成芯片的一根片选信号呢?这需要引入译码(器)的概念。 译码器(Decoder) 译码器将一个数据转换成一根信号线上的信号,比如3/8译码器,可以将一个位宽是3位的数据转换成8根(2的3次方)完全独立的信号线,当向数据侧写入二进制的011时,对应的是8根线的第3根,当输入二进制的111时,对应的是8根线中的最后一根。有了译码器,处理器的地址线就简化了,只要32根地址线加上外面的译码器,就可以访问大量的外设芯片了。外部设备的选择问题,我们已经解决了,现在还得回头看一看数据总线。     图1 3/8译码器 在嵌入式系统中,所有芯片的数据总线可以理解成是直接相连的。之所以用了“可以理解”一词,是因为为了提高总线的负载能力,其中会加入总线驱动器。为了理解,我们看一看我们生活中的自来水,比如,在北京理论上可能所有的水管是连在一起的,但中间可能为了提高水压,存在很多小的水站用来增加供水压力,而不可能全北京所有的自来水自接来自一个水厂。 既然所有的数据总线是连在一起的,那就可能会有问题。当向外部设备写数据时,处理器先向地址总线输送目标外设的地址,地址译码器将其转换成一根信号的片选信号送到了目标外设,目标外设收到这一信号后,将“门”打开。接下来处理器将要传送到外设的数据往数据总线上一放,由于只有目标外设芯片打开了“门”,所以数据只会进入到目标外设,而其它的外设什么也不会收到。 接下来看一看读。读的话,由于数据是从外设输送到处理器的,尽管我们采用和写一样的方法打开目标外设的“门”,但此时,其它的外设也在数据总线上,它们有可能处于1也可能处于0,是不是会影响处理器读取目标外设的数据呢?结果当然不会,但我们得引入另一个概念:高阻态。 高阻态 很显然,当处理器从目标外设读数据时,我们希望其它没有被选上的芯片的数据总线不会对目标外设所要传送的数据有影响,那怎么办呢?实际上,当芯片没有被选中时,其数据总线都处于高阻态。所谓的高阻态,我们可以理解成这一管脚在外设芯片内部是断开的,如此一来,显然不会对处理器从目标外设读取数据造成任何的影响了。我们说当一个芯片没有被选中或是没有被使能时,其数据总线一定是处于高阻态的。前面用了“门”的开和关来打比方,那“门”是指什么呢?是指外设的数据总线,片选信号的作用就是控制将外设的数据总线与处理器的数据总线相连或是断开。 驱动 总线上的数据是谁放上去的我们就说谁是那一时刻的驱动者。也就是说,当处理器向外设写数据时,它是在驱动数据总线的,而当处理器从目标外设读取数据时,目标外设是在驱动数据总线的。对于地址总线,因为只可能从处理器向目标外设写,所以地址总线永远是由处理器驱动的。当一个芯片没有被选中时,我们说它并不驱动数据总线。 三态门 前面我们说到外设芯片的数据总线在没有被选中时其处于高阻态,当被选中时,其电平可能是高(1)或是低(0)。如此一来,我们说外设的数据总线其芯片管脚是属于三态门的,即存在高电平、低电平和高阻态,三个状态。 电平的有效性 前面我们了解了什么是片选信号,也讲到了三态门,需要指出的是片选信号通常不是三态门,其只存在两个状态,即高电平或是低电平。前面我们也说了,片选信号是用来“开门”的,而片选信号又有高和低电平,那到底是高电平表示“开门”呢?还是低电平?对于这一问题,我们称如果一个电平对于一个片选信号表示“开门”那么它就是这一信号的有效电平。比如,对于一个片选信号,如果低电平表示“开门”,那么我们说这个片选信号是低电平有效的。虽然,在这里我们用片选信号来解释电平的有效性,但是很多信号都存在有效性的问题,比如,后面我们将要谈的读信号和写信号都存在有效性问题。 时序 在前面我们说到当处理器要向外设芯片写数据时,需要先将所需访问的外设的地址放在地址总线上,然后,由译码器将地址总线上的数据转换成片选信号,片选信号则使能目标外设芯片,接下来处理器写数据到数据总线上,从而完成一个写操作。显然,在处理器将数据写到数据总线之前地址线上的数据必须一直保留一段时间,否则的话译码器不能长时间的使片选信号有效。 当完成了数据的写操作后,处理器就不需要保证地址总线上的地址有效了。我们可以看出,这一系列的操作都有一定严格的时间顺序的,这称之为时序。时序描述了处理器与外部设备的交互信号 “规程”,大家只有按照这一“规程”来操作,才能保证处理器与外部设备之间能正常的通讯。这好比,我们的道路上的红绿灯,如果我们行人和车辆不按照其指示来通行的话,就会出现事故。通常,采用时序图来描述芯片之间通讯的信号“规程”。     图2 读时序图     图3 读时序图 从图中我们可以看出ADDRESS是表示地址总线的,DQ是表示数据总线的,CE是片选信号,且是低电平有效,其宽度要保证在进行读操作时总是有效的。学会看时序图对于做嵌入式系统开发非常有帮助,因为我们不可避免的要与芯片打交道。在时序图中,通常会标识很多的时间需求信息。 在写启动代码时需要初始化各地址空间的片选地址寄存器和读写时序,时序的配置依据就是来自于外设芯片的时间需求,这是芯片手册很重要的一部分内容。当一个地址空间中存在多个外设芯片时,我们需要考虑到其中最慢的外设芯片的时间需求,否则的话有的芯片就不能正常工作。 读/写信号 当处理器需要从外设芯片读取信号时,除了需要产生片选信号外,还需要告诉外设芯片这是一个读操作,是通过读信号来实现的;或者这个信号用于告诉外设芯片,这是一个向外设芯片写数据的操作。 I/O端口 前面提到了外设(芯片)),现在是对外设进行分类的时候了。大体上外设分为两类,一类是存储器外设,而另一类是非存储器外设,后者常被称之为I/O设备,这里的I/O是Input/Output的简写,即输入、输出。可见,I/O外设是一个非常宽泛的概念。对于存储器外设,其特点是,它所占用的空间是连续的一片。 比如,SDRAM内存就是属于存储器外设,如果其容量是8M字节,那么其占用的地址空间也会是8M的。与存储器外设所不同的是,I/O外设所点用的地址一般都很少。比如一个I/O外设可能存在多个控制寄存器,这些控制寄存器从处理器来看就是多个I/O端口(地址),向这个地址写数据就是向外设所对应的寄存器写数据,反之,也可以是读。 比如,一个串口芯片可能存在多个寄存器,一个用来查询芯片的状态,一个用来设置芯片的功能,另一个用来读取芯片从串口线所收到的数据,最后,还有一个用来向芯片写数据以向串口线上发送数据。对于这一串口芯片的寄存器,从处理器的角度来看,都是独立的I/O端口。 I/O端口存在读、写性问题,有的端口是只读的,有的端口是只写的,还有的端口是即可读也可写,其读写性是由外设芯片的寄存器所决定的,在芯片的数据手册中能找到。需要指出的是,有些存储器外设也存在I/O端口,以对其进行一定的控制。从I/O端口这一名字来看,对于处理器来说,就是对从外面读入数据或是向外面输出数据的一个接口总称。 中断 中断从硬件的角度来看就是一个能产生高、低电平的一根信号线,但理解它需要从处理器的角度出发。我们说过了,处理器从微观上看,所做的工作是按顺序进行的,其对程序的处理只能是一条指令一条指令的执行。如果存在需要对外设芯片进行访问,而有可能从处理器发出读、写命令后,由于外设通常比处理器慢很多,所以外设芯片需要一些时间来准备好所需的数据。在这种情况下,如果处理器一直等外设芯片的返回数据再执行后续的指令的话,将耗费宝贵的时间,这些时间完全可以用来做其它的工作。 别忘了,从宏观上看来处理器常常是多任务的,任务是指操作系统所提供的调度单位。当一个任务因为等待外设芯片的数据而阻塞时,我们可以切换到另外的任务,从而提高处理效率。这就有一个问题,当处理器去处理另一个任务时,如果外设芯片的数据好了的话,如果告诉处理器呢?对了!就是通过中断信号。中断信号的高、低电平可以用来表示是否有中断需要处理器注意以处理特定的事件(比如,外设数据准备好了的事件)。 由此看来,中断的引入能大大的提高处理器的运用效率。为了使用处理器上的中断,一开始我们需要初始化好处理器的中断控制器,比如安装好所需的中断服务程序或称之为ISR(Interrupt Service Roune),然后,打开中断屏蔽位。中断服务程序中需要做如下的操作: 从外设读入或向外设写数据。读还是写通常需要读取外设的中断状态寄存器来决定。 清除外设的中断信号。我们知道,中断信号是由外设芯片驱动的,为了告诉外设芯片,处理器已经处理完了所需做的工作,那么处理器需要通过一定的方式通知外设芯片。这种方式就是向外设芯片的寄存器中的某一位写入一个数据,比如,可能是写入1表示清中断,也可能是写入0表示清中断,这通常在外设的数据手册中能查到。当外设收到了处理器的清中断请求后,其就会驱动中断线使其无效。比如,一个外设的中断线是当其为低电平表示有中断,将其从低电平变为高电平就是驱动为无效。 清除处理器的中断信号标识。处理器中往往也会保存外部中断信号是否发生过,当我们处理完了外设芯片的中断时,我们也需要清除处理器上的标识,从而为下一次中断做准备。需要注意的是,清外设的中断必须发生在请处理器中断标识之前! 中断还存在一个触发方式问题。有两种触发方式 ,一种是电平触发,另一种是沿触发。电平触发是指电平的高低表示外设是否有中断,而沿触发则是能过中断线上的电平的升或降来表示的,显然,存在两种沿触发方式。一种是中断线从低电平变为高电平,我们称之为上升沿触发,另一处是中断线从高电平转换为低电平,我们称之为下降沿触发。总的来说中断的触发方式有电平触发、上升沿触发和下降沿触发。电平触发方式中处理中中断设置很重要的一个步骤。 万用表 万用表通常是用来查看电平的高低、电阻的大小等的,是常用且必不可少的工具之一。在嵌入式系统开发中,我们常用的是数字万用表。 示波器 在嵌入式系统开发中,我们不可避免的要与外设芯片打交道。调试驱动程序时,除了需要完全看明白芯片的数据手册,且在软件高度的过程中,还需要看我们所期望的信号电平是否发生在芯片上。比如,我们在写驱动程序时,需要通过写I/O端口来对外设芯片进行操作,当写相应的I/O端口时,我们知道所对应芯片的片选信号应当有效,有时,我们需要验证是否按预期发生了,这就需要用到示波器。一般的示波器是能同时观测两个信号线的信号状态的。 示波器都提供一定的功能,比如设置信号扑捉的方式等等。示波器很重要的一个参数据是其采集频率,根据Nyquist采集定理,如果我们想用示波器查看频率是100M赫兹的信号,那么其采样频率必须至少是其两倍,即200M赫兹。有人可能会问:为什么不用万用表来看呢?因为万用表的采集频率很底,无法采集到很快的信号变化。 逻辑分析仪 简单的说逻辑分析器就是具有很多信号通道的示波器。通过逻辑分析仪,我们可以看到地址总线和数据总线上的数据。逻辑分析仪都提供一定的编程能力,用于编程什么时候开始对总线上的数据进行采集。

    时间:2018-01-11 关键词: 数字电路 电源技术解析

  • 电路该如何接地才正确?

    电路该如何接地才正确?

    1、接地的分类接地按其作用可以分为两类: ①保护人员和设备不受损害叫保护接地; ②保障设备的正常运行的叫工作接地。     这里的分类是指接地工程设计施工中考虑的各种要求,并不表示每种“地”都需要独立开来。相反,除了有地电信号抗干扰、设备本身专门要求等特殊原因之外,提倡尽量采用联合接地的方案。 1.1、保护接地 1.1.1 防雷接地 防雷接地是受到雷电袭击(直击、感应或线路引入)时,为防止造成损害的接地系统。常有信号(弱电)防雷地和电源(强电)防雷地之分,区分的原因不仅仅是因为要求接地电阻不同,而且在工程实践中信号防雷地常附在信号独立地上,和电源防雷地分开建设。 1.1.2 机壳安全接地 机壳安全接地是将系统中平时不带电的金属部分(机柜外壳,操作台外壳等)与地之间形成良好的导电连接,以保护设备和人身安全。原因是系统的供电是强电供电(380、220或110V),通常情况下机壳等是不带电的,当故障发生(如主机电源故障或其它故障)造成电源的供电火线与外壳等导电金属部件短路时,这些金属部件或外壳就形成了带电体,如果没有很好的接地,那么这带电体和地之间就有很高的电位差,如果人不小心触到这些带电体,那么就会通过人身形成通路,产生危险。因此,必须将金属外壳和地之间作很好的连接,使机壳和地等电位。此外,保护接地还可以防止静电的积聚。 1.2、工作接地 工作接地是为了使系统以及与之相连的仪表均能可靠运行并保证测量和控制精度而设的接地。 1.2.1 信号地 信号地(SG)是各种物理量的传感器和信号源零电位以及电路中信号的公共基准地线(相对零电位)。此处信号一般指模拟信号或者能量较弱的数字信号,易受电源波动或者外界因素的干扰,导致信号的信噪比(SNR)下降。特别是模拟信号,信号地的漂移,会导致信噪比下降;信号的测量值产生误差或者错误,可能导致系统设计的失败。因此对信号地的要求较高,也需要在系统中特殊处理,避免和大功率的电源地、数字地以及易产生干扰地线直接连接。尤其是微小信号的测量,信号地通常需要采取隔离技术。 1.2.2 模拟地 模拟地(AG)是系统中模拟电路零电位的公共基准地线。由于模拟电路既承担小信号的处理,又承担大信号的功率处理;既有低频的处理,又有高频处理;模拟量从能量、频率、时间等都很大的差别,因此模拟电路既易接受干扰,又可能产生干扰。所以对模拟地的接地点选择和接地线的敷设更要充分考虑。减小地线的导线电阻,将电路中的模拟和数字部分开,最后通过电感滤波和隔离,汇接到一起。     1.2.3 数字地 数字地(DG)是系统中数字电路零电位的公共基准地线。由于数字电路工作在脉冲状态,特别是脉冲的前后沿较陡或频率较高时,会在电源系统中产生比较大的毛刺,易对模拟电路产生干扰。所以对数字地的接地点选择和接地线的敷设也要充分考虑。尽量将电路中的模拟和数字部分分开,最后通过电感,汇接到一起. 1.2.4 悬浮地 悬浮地(FG)是系统中部分电路的地与整个系统的地不直接连接,而是通过变压器耦合或者直接不连接,处于悬浮状态。该部分电路的电平是相对于自己“地”的电位。常用在小信号的提取系统或者强电和弱点混合系统中。 其优点是该电路不受系统中电气和干扰的影响;缺点是该电路易受寄生电容的影响,而使该电路的地电位变动和增加对模拟电路的感应干扰。由于该电路的地与系统地没有连接,易产生静电积累而导致静电放电,可能造成静电击穿或强烈的干扰。 因此,悬浮地的效果不仅取决于悬浮地绝缘电阻的大小,而且取决于悬浮地寄生电容的大小和信号的频率。 在下图所示的VDD-SGND的电源供电系统中,所有工作点相对的地都是SGND,但是SGND和DGND之间是电平处于悬浮状态,VDD-SGND的电源供电的系统与整个系统的连接完全通过变压器耦合,在这里设计的时候需要注意信号的连接方式。     1.2.5 电源地 电源地是系统电源零电位的公共基准地线。由于电源往往同时供电给系统中的各个单元,而各个单元要求的供电性质和参数可能有很大差别,因此既要保证电源稳定可靠的工作,又要保证其他单元稳定可靠地工作。 1.2.6 功率地 功率地是负载电路或功率驱动电路的零电位的公共基准地线。由于负载电路或功率驱动电路的电流较强、电压较高,所以功率地线上的干扰较大,因此功率地必须与其他弱电地分别设置、分别布线,以保证整个系统稳定可靠地工作。 2、接地的形式 在低频电路中,信号的工作频率小于1MHz,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHz时,地线阻抗变得很大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在1MHz~10MHz时,如果采用一点接地,其地线长度不应超过波长的1-20,否则应采用多点接地法。工作接地按工作频率而采用如图所示几种接地方式。     2.1 单点接地 工作频率低(<1MHz)的采用单点接地式(即把整个电路系统中的一个结构点看作接地参考点,所有对地连接都接到这一点上,并设置一个安全接地螺栓),以防两点接地产生共地阻抗的电路性耦合。多个电路的单点接地方式又分为串联和并联两种。由于串联接地产生共地阻抗的电路性耦合,所以低频电路最好采用并联的单点接地式。     为防止工频和其他杂散电流在信号地线上产生干扰,信号地线应与功率地线和机壳地线相绝缘,且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连(浮地式除外)。 为防止工频和其他杂散电流在信号地线上产生干扰,信号地线应与功率地线和机壳地线相绝缘,且只在功率地、机壳地和接往大地的接地线的安全接地螺栓上相连(浮地式除外)。 2.2 多点接地 工作频率高(>10MHz)的采用多点接地式。在该电路系统中,用一块接地平板代替电路中每部分各自的地回路。因为接地引线的感抗与频率和长度成正比,工作频率高时将增加共地阻抗,从而将增大共地阻抗产生的电磁干扰,所以要求地线的长度尽量短。采用多点接地时,尽量找最接近的低阻值接地面接地。此处电路板最好设计为多层电路(4层以上),提供一层作为地平面。 2.3 混合接地 工作频率介于1MHz~10MHz的电路采用混合接地式。当接地线的长度小于工作信号波长的1/20时,采用单点接地式,否则采用多点接地式。根据系统的需求和电路的需要进行合理的安排。 2.4 悬浮接地 悬浮接地是系统的地与大地不直接连接,而是通过变压器耦合或者直接不连接, 处于悬浮状态。悬浮接地应注意以下几点: (1)尽量提高浮地系统的对地绝缘电阻,从而有利于降低进入浮地系统中的共模干扰电流,保证系统的可靠性。 (2)注意浮地系统对地存在的较大寄生电容,高频干扰信号通过寄生电容仍然可能耦合到浮地系统之中,在设计时一定要注意。 (3)悬浮接地技术必须与屏蔽、隔离等电磁兼容性技术相互结合应用,才能收到更好的预期效果。 (4)采用浮地技术时,系统容易积累静电,当静电积累到一定应程度后,可以对人和设备产生很多的损害,所以要注意静电和电压反击对设备和人身的危害。

    时间:2018-01-03 关键词: 数字电路 电源技术解析 功率

发布文章

技术子站

更多

项目外包