模型

利用IBIS模型完善信号完整性计算和PCB设计

　　本文是关于在印刷电路板 （PCB） 开发阶段使用数字输入/输出缓冲信息规范 （IBIS） 模拟模型的文章。本文将介绍如何使用一个 IBIS 模型来提取一些重要的变量，用于信号完整性计算和确定 PCB 设计解决方案。请注意

基于UML 的嵌入式系统模型验证技术的研究

高速互连SPICE仿真模型

SPICE（Simulation Program for Integrated Circuits Emphasis）是由美国加州大学伯克利分校的电子研究实验室于1975年开发出来的一种功能非常强大的通用模拟电路仿真器。正如同SPICE的名字所表示的，它最初主要被用来

印制电路喷淋蚀刻精细线路流体力学模型分析

摘要：在印制电路制作过程中，蚀刻是决定电路板最终性能的最重要步骤之一。所以，研究印制电路的蚀刻过程具有很强的指导意义，特别是对于精细线路。本文将在一定假设的基础上建立模型，并以流体力学为理论基础进行喷

态势估计中的想定模型和仿真技术

基于云模型效能评估的Matlab实现

一个嵌入式系统的Petri网模型与CPLD实现

PCB传输线模型

在前面中介绍了信号完整性分析所采用的工具，其中之一是建模。在这里就要利用这个分析工具，首先为传输线建立模型，然后分析它的各种行为特征。传输线的零阶模型是最简单且最易理解的模型，如图1所示。它是由一排微型

利用IBIS模型研究信号完整性问题

面向对称多核体系结构的FPGA仿真模型

linux设备模型中ktype的用法

基于现场总线通讯环境的Multi-Agent系统模型

包含热模型的新型MOSFET PSPICE模型

综合布线测试模型对网络应用的影响

基于波形比对的IBIS模型参数修正

使用基于模型的设计进行早期验证和确认

基于Petri网的嵌入式软件组件的实时性研究

根据嵌入式系统软件的特点和发展需求，设计了一种新的嵌入式软件组件模型SECOM，给出了模型的基本组成元素。同时，利用时间Petri网TPN建立一个TPN计时器timer，对该组件模型SECOM非功能性约束中的实时性进行建模与分析, 形式化地验证了该组件的实时性。

NS与 Accelerated Designs携手推出全套符号模型程序库

NS与Accelerated Designs宣布正式推出两家公司携手开发的超级程序库阅读软件(ULR)。NS的客户可以利用这套阅读软件取得有关该公司产品的电路图符号以及占用印制电路板面积的资料。NS的产品，包括PowerWise 高能效、高

EDA的模块模型

在VHDL的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的

EDA的进程模型

在VHDL的设计中，对于一个系统中的多个模块，我们也可以不采用实体互连的方法进行设计，而是通过进程的互连构成一个整体。所谓 SA进程，就是对数字器件的功能和延时进行建模的设计实体。器件与进程的对应关系有如下几