当前位置:首页 > 电源设计
  • 电感如何选型?这篇文章讲透了!

    摘要 电感器是开关转换器中非常重要的元器件,如用于储能及功率滤波器。电感器的种类繁多,例如用于不同的应用(从低频到高频),或因铁芯材料不同而影响电感器的特性等等。用于开关转换器的电感器属于高频的磁性组件,然而因材料、工作条件(如电压与电流)、环境温度等种种因素,所呈现的特性和理论上差异很大。因此在电路设计时,除了电感值这个基本参数外,仍须考虑电感器的阻抗与交流电阻和频率的关系、铁芯损失及饱和电流特性等等。本文将介绍几种重要的电感铁芯材料及其特性,也引导电源工程师选择市售标准的电感器。 前言 电感器(inductor)是一种电磁感应组件,用绝缘的导线在绕线支架(bobbin)或铁芯(core)上绕制一定匝数的线圈(coil)而成,此线圈称为电感线圈或电感器。根据电磁感应原理,当线圈与磁场有相对运动,或是线圈通过交流电流产生交变磁场时,会产生感应电压来抵抗原磁场变化,而此抑制电流变化的特性就称为电感(inductance)。电感值的公式如式(1),其与磁导率、绕组匝数N的平方、及等效磁路截面积Ae成正比,而与等效磁路长度le成反比。电感的种类很多,各适用于不同的应用之中;电感量与线圈绕组的形状、大小、绕线方式、匝数、及中间导磁材料的种类等有关。 (1) 电感依铁芯形状不同有环型(toroidal)、E型(E core)及工字鼓型(drum);依铁芯材质而言,主要有陶瓷芯(ceramic core)及两大软磁类,分别是铁氧体(ferrite)及粉末铁芯(metallic powder)等。依结构或封装方式不同有绕线式(wire wound)、多层式(multi-layer)及冲压式(molded),而绕线式又有非遮蔽式(non-shielded)、加磁胶之半遮蔽式(semi-shielded)及遮蔽式(shielded)等。 电感器在直流电流如同短路,对交流电流则呈现高阻抗,在电路中的基本用途有扼流、滤波、调谐、储能等。在开关转换器的应用中,电感器是最重要的储能组件,且与输出电容形成低通滤波器,将输出电压涟波变小,因此也在滤波功能上扮演重要角色。 本文将介绍电感器的各种铁芯材料及其特性,也将介绍一些电感器之电气特性等,以作为电路设计时,挑选电感器的重要评价参考。在应用实例中,将透过实际范例介绍如何计算电感值,及如何挑选市售标准的电感器。 铁芯材料之种类 用于开关转换器的电感器属于高频磁性组件,中心的铁芯材料最是影响电感器之特性,如阻抗与频率、电感值与频率、或铁芯饱和特性等。以下将介绍几种常见的铁芯材料及其饱和特性之比较,以作为选择功率电感的重要参考: 1. 陶瓷芯 陶瓷芯是常见的电感材料之一,主要是用来提供线圈绕制时所使用的支撑结构,又被称为「空芯电感」(air core inductor)。因所使用的铁芯为非导磁材料,具有非常低的温度系数,在操作温度范围中电感值非常稳定。然而由于以非导磁材料为介质,电感量非常低,并不是很适合电源转换器的应用。 2. 铁氧体 一般高频电感所用的铁氧体铁芯是含有镍锌(NiZn)或锰锌(MnZn)之铁氧体化合物,属于矫顽磁力(coercivity)低的软磁类铁磁材料。图1为一般磁铁芯之磁滞曲线(B-H loop),磁性材料的矫顽磁力HC亦称为保磁力,系指当磁性材料已磁化到磁饱和后,使其磁化强度(magnetization)减为零时所需的磁场强度。矫顽力较低代表抵抗退磁能力较低,也意味着磁滞损失较小。 锰锌及镍锌铁氧体具有较高的相对磁导率(relative permeability;μr),分别为约1500~15000及100~1000,其高导磁特性使得铁芯在一定体积下可有较高的电感量。然而,缺点是其可耐受的饱和电流较低,且铁芯一旦饱和,磁导率会急遽下降,可参考图4所示铁氧体与粉末铁芯在铁芯饱和时磁导率下降趋势的比较。当用于功率电感时,会在主磁路留气隙(air gap),可降低磁导率、避免饱和及储存较多能量;含有气隙时的等效相对磁导率约可在20-200之间。由于材料本身的高电阻率可降低涡电流(eddy current)造成的损耗,因此在高频时损失较低,较适用于高频变压器、EMI滤波电感及电源转换器的储能电感。以操作频率而言镍锌铁氧体适合用在(>1 MHz),而锰锌铁氧体适用于较低的频段(<2 MHz)。 图1、磁铁芯之磁滞曲线(BR:剩磁;BSAT:饱和磁通密度) 3. 粉末铁芯 粉末铁芯亦属于软磁类铁磁材料,是由不同材料的铁粉合金或只有铁粉所制成,配方中有颗粒大小不同的非导磁材料,因此饱和曲线较为缓和。粉末铁芯多以环型(toroidal)呈现居多,如图2所示为粉末铁芯及其截面图。 图2、粉末铁芯之截面图 常见的粉末铁芯有铁镍钼合金(MPP)、铁硅铝合金(Sendust)、铁镍合金(high flux)及铁粉芯(iron powder)等。因所含成分不同,其特性及价格也有所不同,因而影响电感器的选择。以下将分别介绍前述之铁芯种类并比较其特性: A. 铁镍钼合金(MPP) 铁镍钼合金简称MPP,是molypermalloy powder的缩写,相对磁导率约14~500,饱和磁通密度约7500高斯(Gauss),比铁氧体的饱和磁通密度(约4000~5000高斯)高出许多。MPP具有最小的铁损,在粉末铁芯中,温度稳定性最好。当外加直流电流达饱和电流ISAT时,电感值缓慢降低,不会急剧衰减。MPP的性能较佳,但成本较高,通常作为电源转换器之功率电感及EMI滤波之用。 B. 铁硅铝合金 (Sendust) 铁硅铝合金铁芯是由铁、硅、及铝组成之合金铁芯,相对磁导率约26~125。铁损介于铁粉芯与MPP及铁镍合金之间。饱和磁通密度比MPP高,约10500高斯。温度稳定性及饱和电流特性比MPP及铁镍合金稍微逊色,但较铁粉芯及铁氧体铁芯为佳,相对成本较MPP及铁镍合金便宜。多应用于EMI滤波、功因修正(PFC)电路及开关电源转换器之功率电感。 C. 铁镍合金(high flux) 铁镍合金铁芯是由铁及镍组合而成,相对磁导率约14~200,铁损及温度稳定性均介于MPP及铁硅铝合金之间。铁镍合金铁芯的饱和磁通密度最高,约15000高斯,且可耐受直流偏置电流较高,其直流偏置特性也较好。应用范围有功因修正、储能电感、滤波电感、返驰式转换器之高频变压器等。 D. 铁粉芯(iron powder) 铁粉芯是由颗粒非常小、彼此间绝缘的高纯度铁粉颗粒制成,制作过程使其具有分布式的气隙。常见的铁粉芯之形状除了环型外,尚有E型及冲压式。铁粉芯之相对磁导率约10~75,约15000高斯之高饱和磁通密度。在粉末铁芯中,铁粉芯的铁损最高,但成本最低。 表1粉末铁芯特性之比较 表1列出了以上四种粉末铁芯之比较。以实际应用而言,其中之铁硅铝合金的特性在各方面均不错,相对成本低,具有高性价比,因此常被用于EMI滤波电感。 图3所示为TDK所制之PC47锰锌铁氧体与MICROMETALS所制之铁粉芯-52及-2的B-H曲线;锰锌铁氧体的相对磁导率远高于铁粉芯,饱和磁通密度也相差很多,铁氧体约5000高斯而铁粉芯大于10000高斯以上。 图3、锰锌铁氧体与不同材质铁粉芯的B-H曲线 综合上述,铁芯饱和特性各有不同;一旦超过饱和电流,铁氧体铁芯的磁导率会陡降,而铁粉芯则可缓慢降低。图4所示即为具有相同磁导率的粉末铁芯与有气隙的铁氧体在不同磁场强度下的磁导下降特性。这也解释了铁氧体铁芯电感,因磁导率在铁芯饱和时骤降,由式(1)可知,也造成电感量骤降;而有分布式气隙的粉末铁芯,磁导率在铁芯饱和时是缓慢下降,因此电感量也降低得比较缓和,即有较好的直流偏置特性。在电源转换器的应用中,此特性很重要;若电感的缓饱和特性不佳时,电感电流上升到达饱和电流,电感量突降会造成开关晶体的电流应力突升,容易造成损坏。 图4、粉末铁芯与有气隙的铁氧体铁芯在不同磁场强度下的磁导下降特性 电感器之电气特性及封装结构 在设计开关转换器并挑选电感器时,电感值L、阻抗Z、交流电阻ACR与Q值(quality factor)、额定电流IDC与ISAT、以及铁芯损失(core loss)等等重要的电气特性都必须考虑。此外,电感器的封装结构会影响漏磁大小,进而影响EMI。以下将分别探讨上述之特性,以作为选择电感器之考虑。 1. 电感值(L) 电感器之电感值在电路设计时为最重要的基本参数,但必须看在工作频率下此电感值是否稳定。电感的标称值通常是在没有外加直流偏置的条件下,以100 kHz或1 MHz所量得。且为确保大量自动化生产的可能性,电感之容差值(tolerance)通常是 ±20%(M)与±30%(N)居多。图5为利用Wayne Kerr的LCR表量测Taiyo Yuden 电感NR4018T220M之电感-频率特性图,如图所示,在5 MHz之前电感值的曲线较为平坦,电感值几乎可视为常数。在高频段因寄生电容与电感所产生的谐振,电感值会上升,此谐振频率称为自我谐振频率(self-resonant frequency;SRF),通常需远高于工作频率。 图5、Taiyo Yuden NR4018T220M电感-频率特性之量测图 2. 阻抗(Z) 如图6,从阻抗图也可以看出电感在不同频率下的表现。电感的阻抗约与频率成正比(Z=2πfL),因此频率愈高,电抗会比交流电阻大很多,所以阻抗表现就如同纯电感(相位为90˚)。而再往高频,由于寄生电容效应,可以看到阻抗的自我谐振频率点,过了此点阻抗下降呈现电容性,且相位逐渐转为-90 ˚。 图6、Taiyo Yuden电感NR4018T220M之阻抗-频率特性 3. Q值与交流电阻(ACR) Q值在电感的定义中为电抗与电阻的比值,也就是阻抗中虚数部分与实数部分的比,如式(2)。 (2) 其中XL为电感器之电抗,RL为电感器之交流电阻。 在低频段,交流电阻比电感造成的电抗大,所以其Q值很低;随着频率增加,电抗(约为2πfL)愈来愈大,即使电阻因集肤效应(skin effect)与邻近(proximity effect)效应愈来愈大,Q值仍随频率增加;在接近SRF时,电感抗逐渐为电容抗抵消,Q值又逐渐变小;在SRF时变为零,因电感抗与电容抗完全相消。图7为NR4018T220M之Q值与频率的关系图,其关系呈现倒钟形。 图7、Taiyo Yuden电感NR4018T220M之Q值与频率的关系图 在电感的应用频段里,Q值愈高愈好;表示其电抗远大于交流电阻。一般而言,Q值最好达到40以上,表示此电感的质量佳。然而,一般随直流偏置增加,电感值会下降,Q值也会降低。若采用扁平漆包线或多股漆包线,可以降低集肤效应,即交流电阻,也就可以提升电感的Q值。 直流电阻DCR一般多认为是铜线的直流电阻,此电阻可依线径与长度计算。然而大部分小电流SMD电感在绕线终端会用超音波焊接做SMD的铜片,但因为铜线长度不长,电阻值不高,因此焊接电阻常会占整体直流电阻相当的比例。以TDK之绕线式SMD电感CLF6045NIT-1R5N为例,其量测直流电阻为14.6mΩ,而依线径及长度计算之直流电阻为12.1mΩ。结果显示此焊接电阻约占整体直流电阻的17%。 交流电阻ACR则因有集肤效应与邻近效应,而会造成ACR随频率增加;一般电感的应用,因交流成份远低于直流成份,所以ACR造成的影响并不明显;但是在轻载时,因为直流成份降低,ACR造成的损耗便不能忽略。集肤效应即在交流的条件下,导体内部电流分布不均匀而集中在导线的表面,造成等效导线截面积降低,进而使导线的等效电阻随频率提高。另外,在一个导线绕组中,相邻的导线会因电流造成磁场的相加减,使得电流集中在导线邻近的表面(或最远的表面,视电流方向而定),同样造成等效导线截面积降低,等效电阻提高的现象,即所谓的邻近效应;在一个多层绕组的电感应用里,邻近效应更是明显。 图8为绕线式SMD电感NR4018T220M的交流电阻与频率关系图。在频率为1kHz时,电阻约为360mΩ;到了100kHz,电阻上升到775mΩ;在10MHz时电阻值接近160Ω。在估算铜损时,其计算须考虑集肤与邻近效应造成的ACR,并修正成式(3)。 (3) IAC,i为某谐波频率的RMS电流,RAC,i为该频率下之交流电阻。 图8、NR4018T220M之交流电阻与频率关系图 4. 饱和电流(ISAT) 饱和电流ISAT一般是标注在电感值衰减如10%、30%或40%之情况下的偏置电流。以气隙铁氧体而言,因其饱和电流特性非常急遽,10%与40%相差不大,可参考图4。但如果是铁粉芯(如冲压式电感),饱和曲线比较缓和,如图9,电感衰减10%或40%的偏置电流相差很多,因此就饱和电流值,二种铁芯将分开探讨如下。 对于一个气隙铁氧体,以ISAT作为电路应用最大的电感电流上限点是合理的。但如果是铁粉芯,因为缓饱和特性,即便应用电路最大电流超过ISAT也不会发生问题,因此这种铁芯特性最适合开关转换器的应用。在重载时,虽然电感器之电感值较低,如图9,造成电流涟波因子较高,但现今的电容电流耐受度高,因此并不会成为问题。在轻载时,电感器之电感值较大,有助于降低电感的涟波电流,进而降低铁损。图9比较了TDK之绕线式铁氧体SLF7055T1R5N及冲压式铁粉芯电感SPM6530T1R5M,在相同电感标称值下的饱和电流曲线。 图9、绕线式铁氧体与冲压式铁粉芯在相同电感标称值下的饱和电流曲线 5. 额定电流(IDC) IDC值为当电感温升为Tr˚C时的直流偏置。规格书同时标注其在20˚C的直流电阻值RDC。依铜导线的温度系数约为3,930 ppm,在Tr温升时,其电阻值为RDC_Tr = RDC(1+0.00393Tr),其功耗为PCU = I2DCxRDC。此铜损功耗在电感器表面散逸,可计算出电感的热阻ΘTH: (4) 表2为参考TDK VLS6045EX系列(6.0x6.0x4.5mm)的data sheet,并计算出在温升40˚C时之热阻。显然相同系列及尺寸的电感,因表面散热面积一样,其计算所得之热阻也相差无几;换句话说,可以估算不同电感的额定电流IDC。不同系列(封装)的电感,其热阻也不同。表3即比较了TDK VLS6045EX系列(semi-shielded)及SPM6530系列(molded)之电感的热阻。热阻愈大,表示此电感流过负载电流时所产生的温升较高;反之则较低。 表2、VLS6045EX系列电感在温升40˚C时之热阻 从表3可知,即使电感的尺寸相近,由于冲压式电感的热阻低,即散热较好。 表3、不同封装电感的热阻比较 6. 铁芯损失(core loss) 铁芯损失,简称铁损,主要由涡流损与磁滞损造成。涡流损大小主要是看铁芯材料是否容易「导电」;若导电率高,即电阻率低,涡流损就高,如铁氧体的电阻率高,其涡流损就相对的低。涡流损也与频率有关,频率愈高,涡流损愈大,因此铁芯材料会决定铁芯适当的工作频率。一般而言,铁粉芯的工作频率可到1MHz,而铁氧体的工作频率则可到10MHz。若工作频率超过此频率,则涡流损会快速增加,铁芯温度也会提高。然而,随着铁芯材料日新月异,更高工作频率的铁芯应是指日可待。 另一个铁损是磁滞损,其与磁滞曲线所围之面积成正比,即与电流交流成份的摆动(swing)幅度有关;交流摆幅愈大,磁滞损也愈大。 在电感器之等效电路中,常用一个并联于电感的电阻来表示铁损。当频率等于SRF时,电感抗和电容抗抵消,等效电抗为零,此时电感器之阻抗即等效于此铁损电阻串联绕线电阻,且铁损电阻已远大于绕线电阻,所以在SRF时的阻抗就约等于铁损电阻。以一低压电感为例,其铁损电阻约在20kΩ左右,若以电感两端的有效值电压5V来估算,其铁损约为1.25mW,这也说明了铁损电阻愈大愈好。 7. 封装结构(shield structure) 铁氧体电感的封装结构有非遮蔽式、加磁胶之半遮蔽式、与遮蔽式,而不论哪一种都存在相当的空气隙。显然此空气隙会有漏磁发生,且最坏的情况是会干扰周遭之小信号电路,或者,如果附近有导磁材料,其电感值也因此被改变。另一种封装结构为冲压式铁粉电感,由于电感内部没有间隙,且绕组结构扎实,因此磁场散逸问题较小。图10是利用RTO 1004示波器之FFT功能量测冲压式电感上方及侧边3mm处之漏磁场大小。表4列出不同封装结构电感的漏磁场大小比较,可看出非遮蔽式(non-shielded)电感之漏磁最严重;冲压式(molded)电感的漏磁最小,显示其磁遮蔽效果最好。这两种结构的电感之漏磁场大小相差约14dB,也就是将近5倍。 图10、冲压式电感上方及侧边3mm处之所量测之漏磁场大小 表4、不同封装结构电感之漏磁场大小比较 8. 耦合(coupling) 在一些应用当中,有时PCB上会有多组直流转换器,通常会相邻排列,且其对应之电感器也会相邻排列的情况,如果使用非遮蔽式或加磁胶之半遮蔽式的电感器,可能会相互耦合,形成EMI干扰。因此,在放置电感时,建议先标注电感的极性,将电感最内层之起绕点接到转换器之切换电压,如降压转换器的VSW,即动点,而将电感之外层出线端接到输出电容,即静点;铜线绕阻也因此如同形成一定程度的电场遮蔽。在多路转换器的布线安排中,固定电感的极性,有助于固定互感的大小,避免一些意想不到的EMI问题。 应用实例: 前面章节探讨了电感的铁芯材质、封装结构、以及其重要之电气特性,在本章会说明如何选择合适之降压转换器之电感值,以及选择市售之电感器的考虑因素。 如式(5)所示,电感值及转换器之开关频率都会影响电感涟波电流(ΔiL)。电感涟波电流会流经输出电容,影响输出电容的涟波电流,也因此会影响输出电容的选择,并进而影响输出电压的涟波大小。再者,电感值与输出电容值亦会影响系统之回授设计及负载动态响应。选用较大的电感值,对于电容的电流应力较小,也有利于降低输出电压涟波,且可储存较多能量,然而电感值大就表示其体积大,亦即成本较高。因此,在设计转换器时,电感值的设计就非常重要。 (5) 由式(5)可知,当输入电压与输出电压差距愈大时,电感涟波电流会愈大,也就是电感设计的最严厉状况(worst-case condition)。再加上其他的归纳分析,降压转换器的电感值设计点通常应选在最大输入电压与满载的条件下。 在设计电感值时须在电感涟波电流及电感尺寸做取舍,在此定义涟波电流因子(ripple current factor;γ),如式(6)。 (6) 将式(6)代入式(5),则电感值可表示为式(7)。 (7) 根据式(7),当输入与输出电压差距愈大,γ值可以选取较大;反之若输入与输出电压愈接近,γ值设计必须较小。为了电感涟波电流与尺寸之间的取舍,依传统设计经验值,γ通常取0.2到0.5。以下为以RT7276为例说明电感值的计算与市售电感器的选择考虑。 设计实例:以RT7276先进恒定导通时间(Advanced Constant On-Time;ACOTTM)之同步整流降压转换器来设计,其开关频率为700 kHz,输入电压为4.5V到18V,输出电压为1.05V,满载电流为3A。如上所述,电感值须设计在最大输入电压18V及满载3A的条件下,将γ值取0.35,将上述数值代入式(7),得电感值为: (8) 取用一常规标称电感值为1.5 µH的电感。代回式(5)计算电感涟波电流,如下 (9) 因此电感的峰值电流为 (10) 而电感电流的有效值(IRMS)为 (11) 因电感涟波成分小,因此电感电流有效值主要为其直流成分,此有效值即作为选择电感额定电流IDC的依据。以80%减额(derating)设计,电感的需求为: L = 1.5 µH(100 kHz),IDC = 3.77 A,ISAT = 4.34 A 表5所列为可选用之TDK不同系列的电感,尺寸相近但封装结构不同。从表中可知,冲压式电感(SPM6530T-1R5M)的饱和电流及额定电流大,且热阻小、散热佳。另外,根据前章之探讨,冲压式电感的铁芯材质属于铁粉芯,因此相较于加磁胶之半遮蔽式(VLS6045EX-1R5N)及遮蔽式(SLF7055T-1R5N)电感的铁氧体铁芯,具有较好的直流偏置特性。图11为不同电感应用于RT7276先进恒定导通时间之同步整流降压转换器的效率比较,结果显示三者之效率差异并不大。而若考虑散热、直流偏置特性及磁场散逸问题,建议选用SPM6530T-1R5M电感。 表5、TDK不同系列的电感比较 图11、不同电感之转换器效率比较 若选用相同封装结构及电感值,而尺寸较小的电感,如SPM4015T-1R5M(4.4x4.1x1.5mm),虽然其体积小,但直流电阻RDC(44.5mΩ)及热阻ΘTH(51˚C/W)较大。对于相同规格之转换器而言,电感所耐受的电流有效值也相同,显然直流电阻大会降低重载时之效率,此外,热阻大即表示散热较差。因此,在选择电感时不可只考虑缩小尺寸带来的效益,还需评估其伴随的缺点。 结论 电感在开关电源转换器中是常用的被动组件之一,可用来储能以及滤波。然而在电路设计上,需要关注的不仅电感值这个参数,其它包括交流电阻与Q值、电流耐受能力、铁芯饱和程度、以及封装结构等等,都是在选择电感器时须考虑的参数。而这些参数通常与铁芯材料、制程工艺、更与尺寸成本有关。因此本篇介绍了不同铁芯材料的特性,以及如何选择适当的电感,作为电源设计的参考。 End 免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-24 关键词: 电感器 电源设计

  • 浮地和接地常见问题整理

    “地”是电子技术中一个很重要的概念。由于“地”的分类与作用有多种,容易混淆,故总结一下“地”的概念。 “接地”有设备内部的信号接地和设备接大地,两者概念不同,目的也不同。“地”的经典定义是“作为电路或系统基准的等电位点或平面”。 1 信号“地”又称参考“地”,就是零电位的参考点,也是构成电路信号回路的公共端 。 直流地:直流电路“地”,零电位参考点。 交流地:交流电的零线。应与地线区别开。 功率地:大电流网络器件、功放器件的零电位参考点。 模拟地:放大器、采样保持器、A/D转换器和比较器的零电位参考点。 数字地:也叫逻辑地,是数字电路的零电位参考点。 “热地”:开关电源无需使用工频变压器,其开关电路的“地”和市电电网有关,即所谓的“热地”,它是带电的 。 “冷地”:由于开关电源的高频变压器将输入、输出端隔离;又由于其反馈电路常用光电耦合器,既能传送反馈信号,又将双方的“地”隔离;所以输出端的地称之为“冷地”,它不带电。 2 信号接地设备的信号接地,可能是以设备中的一点或一块金属来作为信号的接地参考点,它为设备中的所有信号提供了一个公共参考电位。有单点接地,多点接地,浮地和混合接地。 单点接地是指整个电路系统中只有一个物理点被定义为接地参考点,其他各个需要接地的点都直接接到这一点上。在低频电路中,布线和元件之间不会产生太大影响。通常频率小于1MHz的电路,采用一点接地。 多点接地是指电子设备中各个接地点都直接接到距它最近的接地平面上(即设备的金属底板)。在高频电路中,寄生电容和电感的影响较大。通常频率大于10MHz的电路,常采用多点接地 。 浮地,即该电路的地与大地无导体连接。 虚地:没有接地,却和地等电位的点。 其优点是该电路不受大地电性能的影响。 浮地可使功率地(强电地)和信号地(弱电地)之间的隔离电阻很大,所以能阻止共地阻抗电路性耦合产生的电磁干扰。 其缺点是该电路易受寄生电容的影响,而使该电路的地电位变动和增加了对模拟电路的感应干扰。 一个折衷方案是在浮地与公共地之间跨接一个阻值很大的泄放电阻,用以释放所积累的电荷。 注意控制释放电阻的阻抗,太低的电阻会影响设备泄漏电流的合格性。 3 交流电源地与直流电源地分开: 一般交流电源的零线是接地的。 但由于存在接地电阻和其上流过的电流,导致电源的零线电位并非为大地的零电位。 另外,交流电源的零线上往往存在很多干扰,如果交流电源地与直流电源地不分开,将对直流电源和后续的直流电路正常工作产生影响。 因此,采用把交流电源地与直流电源地分开的浮地技术,可以隔离来自交流电源地线的干扰。 放大器的浮地技术: 对于放大器而言,特别是微小输入信号和高增益的放大器,在输入端的任何微小的干扰信号都可能导致工作异常。 因此,采用放大器的浮地技术,可以阻断干扰信号的进入,提高放大器的电磁兼容能力。 浮地技术的注意事项: 尽量提高浮地系统的对地绝缘电阻,从而有利于降低进入浮地系统之中的共模干扰电流。 注意浮地系统对地存在的寄生电容,高频干扰信号通过寄生电容仍然可能耦合到浮地系统之中。 浮地技术必须与屏蔽、隔离等电磁兼容性技术相互结合应用,才能收到更好的预期效果。 采用浮地技术时,应当注意静电和电压反击对设备和人身的危害。 混合接地: 混合接地使接地系统在低频和高频时呈现不同的特性,这在宽带敏感电路中是必要的。 电容对低频和直流有较高的阻抗,因此能够避免两模块之间的地环路形成。 当将直流地和射频地分开时,将每个子系统的直流地通过10~100nF的电容器接到射频地上,这两种地应在一点有低阻抗连接起来,连接点应选在最高翻转速度(di/dt)信号存在的点。 4 在工程实践中,除认真考虑设备内部的信号接地外,通常还将设备的信号地,机壳与大地连在一起,以大地作为设备的接地参考点。设备接大地的目的是: 保护地:保护接地就是将设备正常运行时不带电的金属外壳(或构架)和接地装置之间作良好的电气连接。为了保护人员安全而设置的一种接线方式。保护“地”线一端接用电器外壳,另一端与大地作可靠连接。 防静电接地:泄放机箱上所积累的电荷,避免电荷积累使机箱电位升高,造成电路工作的不稳定。 屏蔽地:避免设备在外界电磁环境的作用下使设备对大地的电位发生变化,造成设备工作的不稳定。 此外还有防雷接地和音响中的音频专用地等等。 -END- | 整理文章为传播相关技术,版权归原作者所有 | | 如有侵权,请联系删除 | 【1】PCB设计中避免出现电磁问题的6个技巧 【2】PCB叠层设计,就这么做! 【3】七大步骤教你确定PCB布局和布线! 【4】看呆!技术宅在家这么玩PCB! 【5】必看!什么是PCB回流?又该如何解决? 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-24 关键词: 信号接地 电源设计

  • 三极管与恒流源充放电电路

    关注+星标公众号,不错过精彩内容 转自:记得诚电子设计 三极管简介 三极管是晶体管的一种,三极管的三个极分别是基极(Base)、发射极(Emitter)、集电极(Collector)。 如下是NPN三极管的等效电路,BE之间就是一个二极管,CE之间等效为一个可调电阻,阻值可以从若干欧到无穷大(开路)。 NPN的特征方程: Ic=βib,NPN的Ib是从B到E,Ic是从C到E,β是三极管自身的放大倍数,可认为是取决于生产工艺的常数,数值从几十到数百倍之间。 需要注意的是,三极管只能依靠改变CE间等效电阻Rce来实现Ic=βib 如果Rce降到最小值,都实现不了Ic=βib,称为“饱和” 如果Rce增到最大值,都实现不了Ic=βib,称为“截止” 如果三极管实现Ic=βib,称为三极管工作在放大区。 NPN三极管构成的恒流源放电电路 如下,给一个充好电的电容接上一个电阻,放电电流为Ic=Uc/R,由于Uc是不断降低的,所以放电电流不是恒定的。 下图所示,为电容恒流放电电路,可以计算得到IC的值为1mA,与电容的电压无关。 Ve=5-0.7V=4.3V Ic≈Ie=Ve/Re=4.3/4.3=1mA 其中Ve=5-0.7V=4.3V是一定成立的,Ic≈Ie=Ve/Re等式成立的前提条件是三极管在放大区,即Ic=βIb,由于β一般是100倍量级的,所以Ie=Ic+Ib≈Ic才成立。 求解三极管电路的步骤  1. 先假定三极管工作在放大区,满足Ic=βIb和Ic≈Ie; 2. 然后再根据计算结果,反推Uce的取值是否合理,判断之前的假设是否合理。 如下图所示,假设电容上的电压为10V,便可以得到Uce=10-4.3=5.7V,Rce=5.7V/1mA=5.7K,也就是可以这么理解,三极管把Rce调整为5.7K,就可使电容的放电维持在1mA。 同理,假设电容的电压为8V时,可以得到Uce=8=4.3=3.7V,Uce这个电压也是合理的,Rce=3.7K,也就是可以这么理解,三极管把Rce调整为3.7K,可使电容的放电维持在1mA。 当电容上的电压降低到3V,会得到Uce=3-4.3=-1.3V,显然这是不合理的,也就是说Rce降低到0欧姆也满足不了Ic=βIb 在认为Uce可以降低到0V,可以计算出满足恒流放电的最低电容电压Ucmin=Ve=4.3V 综上,当电容电压高于4.3V,三极管可工作在放大区,可以恒流的给电容放电,当电容电压低于4.3V,三极管则工作在饱和区。 事实上,作为半导体,CE间的电阻远降不到0Ω,所以一般Uce电压只能降到约0.2V,称之为饱和管压降Uces。 总结:先假定三极管工作在放大区,满足Ic=βIb和Ic≈Ie;然后再根据计算结果,反推Uce的取值是否合理,Uce合理,原计算不用改动,如果不合理,三极管饱和了,则会多出Uce=0V或Uce=0.2V这样的条件(看是否忽略饱和管压降),同样可以重新求解电路。 PNP三极管构成的恒流源充电电路 利用NPN三极管是无法实现恒流源充电电路的,必须使用PNP三极管,如下是PNP三极管的等效电路图。 PNP的特征方程 电流Ib是从E到B,Ic是从E到C。 PNP三极管设计电路原则 不建议直接用PNP管直接设计电路,而是先用NPN管设计电路,然后PNP管电路可以通过NPN管电路变换得来,变换原则如下: 1. 将VCC和GND对调。 2. 将电路中有方向性元件的正负方向对调。 3. N管换成P管。 如下是将NPN三极管构成的放电恒流源电路,改成PNP三极管后,得到的PNP三极管充电恒流源电路。 如下为恒流充电电路,负载为R,IC自上而下流过电阻R。可以计算得到Ic为1mA,与负载R的阻值无关,Ure=5=0.7V=4.3V,Ic≈Ie=Ure/Re=1mA。这个公式成立也需要三极管工作在放大区,负载电阻越大,这个公式越不容易成立。 如下,当负载电阻为1K,得到Vc=1V,Ve=15-Ure=15-4.3=10.7V,Uec=Ve-Vc=9.7V,这个9.7V电压正常,所以三极管处在放大区,1mA的恒流充电成立。 进一步可以算出Rec=Vec/1mA=9.7K,也就是说,PNP三极管将Rec维持在9.7K,Ic可维持在1mA。 假设负载电阻为20K,可得Vc=20V,Ve=15-Ure=15=4.3=10.7V,Uec=Ve-Vc=10.7-20=-9.3V,显然,Uec不合理,所以三极管处于饱和区,1mA不成立。 如果忽略三极管的饱和管压降Uces,此时实际电流Ic=Ve/R=10.7/20=0.5mA。 以上主要讲解了NPN设计恒流源放电电路,PNP设计恒流源充电电路和三极管电路的计算方法。 有兴趣的小伙伴可以去TI官网找视频观看,网址如下: http://edu.21dianyuan.com/index/course_video/vcid/983 (提示:公号不支持外链接,请复制链接到浏览器打开) 推荐阅读: 什么是Cortex-M内核的MPU 线程、进程、多线程、多进程 和 多任务   ELF相比Hex、Bin文件格式有哪些与众不同? 关注 微信公众号『strongerHuang』,后台回复“1024”查看更多内容,回复“加群”按规则加入技术交流群。 长按前往图中包含的公众号关注 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-22 关键词: 电路图 电源设计

  • 这些英文缩写啥意思?电源工程师一定要烂熟于胸

    对于电源工程师而言,理论知识必不可少,但是简单的英文也是基本功哟!实际工作中如果遇到英文就傻眼,那你还怎么在电源圈打拼呢?因此电源工程师掌握这些英文是非常有必要的。 EN:Enable,使能。 使芯片能够工作。要用的时候,就打开EN脚,不用的时候就关闭。有些芯片是高电平使能,有些是低电平使能,要看元器件的数据手册才知道。 CS:Chip Select,片选。 芯片的选择。通常用于发数据的时候选择哪个芯片接收。例如一根SPI总线可以挂载多个设备,DDR总线上也会挂载多颗DDR内存芯片,此时就需要CS来控制把数据发给哪个设备,一般为低电平有效,也就是/CS表示。 RST:Reset,重启。有些时候简称为R或者全称Reset。也有些时候标注RST_N,表示Reset信号是拉低生效。 INT:Interrupt,中断。 中断的意思,就像你正睡觉的时候有人把你摇醒了,或者你正看电影的时候女朋友来了个电话,在处理器中非常常用的一个功能,与“查询”功能相对应。 PD:Power Down,断电。 断电不一定非要把芯片的外部供电给断掉,如果芯片自带PD脚,直接拉一下PD脚,也相当于断电了。摄像头上会用到这根线,因为一般的摄像头有3组供电,要控制三个电源直接断电,不如直接操作PD脚来的简单。(在USB Type-C接口中有一个Power Delivery也叫PD,跟这个完全不一样,不要看错了。) CLK:Clock,时钟。 时钟线容易干扰别人也容易被别人干扰,Layout的时候需要保护好。对于数字传输总线的时钟,一般都标称为xxx_xCLK,如SPI_CLK、SDIO_CLK、I2S_MCLK(Main Clock)等。对于系统时钟,往往会用标注频率。如SYS_26M、32K等。标了数字而不标CLK三个字,也是无所谓的,因为只有时钟才会这么标。 CTRL:control,控制。 写CONTROL太长了,所以都简写为CTRL,或者有时候用CMD(Command)。 SW:Switch,开关。 信号线开关、按键开关等都可以用SW。 PWM:脉宽调制,通过在一根输出信号线上输出不同占空比的脉冲信号达到传递能量/信息的目的,比如可以控制电机的转速、加一个RC构成DAC电路、开关稳压控制器中也常通过PWM来达到稳压的目的。 REF:Reference,参考。 例如I_REF,V_REF等。参考电流、参考电压,常用在稳压电路、ADC、DAC中。 FB:Feedback,反馈。 升压、降压电路上都会有反馈信号,意义和Reference是类似的,芯片根据外部采集来的电压高低,动态调整输出。外部电压偏低了,就加大输出,外部电压偏高了,就减小输出。 A/D:Analog/Digital,模拟和数字的。 如DBB=Digital Baseband,AGNG=Analog Ground。 D/DATA:数据。 I2C上叫做SDA(Serial DATA),SPI上叫做SPI_DI、SPI_DO(Data In,Data Out),DDR数据线上叫做D0,D1,D32等。 A/Address:地址线。 用法同数据线。主要用在DDR等地址和数据分开的传输接口上。其他的接口,慢的像I2C、SPI,快的像MIPI、RJ45等,都是地址和数据放在一组线上传输的,就没有地址线了。 常用方向的标识 TX/RX:Transmit,Receive,发送和接收。 这个概念用在串口(UART)上是最多的,一根线负责发送,一根线负责接收。这里要特别注意,一台设备的发送,对应另一台设备就是接收,TX要接到RX上去。如果TX接TX,两个都发送,就收不到数据了。 为了防止出错,可以标注为:UART1_MRST、UART1_MTSR。Master RX Slave TX的意思。Master就是主控芯片,Slave就是从设备。TX、RX很容易标错的,尤其是原理图有几十页的情况下。 P/N:Positive、Negative,正和负。 用于差分信号线。现在除了DDR和SDIO之外,其他很少有并行数据传输接口了。USB、LAN、MIPI的LCD和Camera、SATA等等,高速数据总线几乎都变成了串行传输数据了。 串行信号线速度很高,随便就上GHz,电压很低只有几百毫伏,因此很容易被干扰,要做成差分信号,即用两根线传一个数据,一个传正的一个传负的。传到另外一边,数据相减,干扰信号被减掉,数据信号负负得正被加倍。 对于Reset_N这样的信号来讲,只起到重点标注的作用,表示这个Reset信号是拉低才生效的。大部分设备都是低有效的偶尔会有一些设备拉高Reset。 L/R:Left、Right。通常用于音频线,区分左右。 有些时候如喇叭的信号是通过差分来传输的,就是SPK_L_N、SPK_L_P这样的标识。 如下图,某2.1声道智能音箱音频输出(喇叭连接器端)。TAS5751是音频功放,HF是高频High frequency(2.1音响有专门的低频输出)。P和N用 和-代替。 常用设备缩写 BB:Baseband,基带处理器。 十几年前的的手机芯片只有通信功能,没有这么强大的AP(跑系统的CPU),手机里的主芯片都叫做Baseband基带芯片。后来手机性能强大了,还是有很多老工程师习惯把主芯片叫做BB,而不是叫CPU。 P(GPIO):很多小芯片。 例如单片机,接口通用化比较高,大部分都是GPIO口,做什么用都行,就不在管脚上标那么清楚了,直接用P1,P2,P1_3这样的方式来标明。P多少就是第多少个GPIO。P1_3就是第1组的第3个GPIO。(不同组的GPIO可能电压域不一样) BAT:Battery,电池。 所有的电池电压都可以叫做VBAT。 CHG:Charge,充电。 CAM:Camera,摄像头。 LCD:显示器。 TP:Touch Panel,触摸屏。 (注意不要和Test Point测试点搞混了) DC:Direct Current,直流电。 用在设备上通常用作外部直流输入接口,而不是指供电方式或者供电电压什么的。例如VCC_DC_IN的含义,就是外部DC接口供电。 来源:北京稳固得模块电源 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-22 关键词: PCB 电源设计

  • 13个常用的电路基础公式

    1 欧姆定律计算 计算电阻电路中电流、电压、电阻和功率之间的关系。 ▶欧姆定律解释: 欧姆定律解释了电压、电流和电阻之间的关系,即通过导体两点间的电流与这两点间的电势差成正比。 说明两点间的电压差、流经该两点的电流和该电流路径电阻之间关系的定律。该定律的数学表达式为V=IR,其中V是电压差,I是以安培为单位的电流,R是以欧姆为单位的电阻。若电压已知,则电阻越大,电流越小。 2 计算多个串联或并联连接的电阻的总阻值 3 计算多个串联或并联连接的电容器的总容值 4 电阻分压计算 计算电阻分压器电路的输出电压,以实现既定的阻值和电源电压组合。 什么是分压器? 分压器是一个无源线性电路,能产生一个是其输入电压(V1)一部分的输出电压(Vout)。分压器用于调整信号电平,实现有源器件和放大器偏置,以及用于测量电压。 欧姆定律解释了电压、电流和电阻之间的关系,即通过两点间导体的电流与这两点间的电势差成正比。 这是一个说明两点间的电压差、流经该两点的电流和该电流路径电阻之间关系的定律。该定律的数学表达式为V=IR,其中V是电压差,I是以安培为单位的电流,R是以欧姆为单位的电阻。若电压已知,则电阻越大,电流越小。 5 电流分流器-电阻计算 计算连接到电流源的多至10个并联电阻上流过的电流: 6 电抗计算 计算指定频率下电感器或电容器的电抗或导纳大小。 (1)感抗/导纳 (2)容抗/导纳 7 RC时间常数计算 计算电阻与电容的积,亦称RC时间常数。该数值在描述电容通过电阻器进行充电或放电的方程式中出现,表示在改变施加到电路的电压后,电容器两端的电压达到其最终值约63%所需的时间。同时该计算器也会计算电容器充电到指定电压所存储的总能量。 如何计算时间常数: 时间常数(T)可由电容(C)和负载电阻(R)的值确定。电容器(E)中存储的能量(E)由两个输入确定,即由电压(V)和电容(C)决定。 8 LED串联电阻器计算器 计算在指定电流水平下通过电压源驱动一个或多个串联LED所需的电阻。注意:当为此目的选择电阻器时,为避免电阻器温度过高,请选择额定功率是下方计算出的功率值的2至10倍之间的电阻器。 9 dBm转W换算 10 电感换算 11 电容器换算表 换算包括pF、nF、μF、F在内的不同量级电容单位之间的电容测量值。 12 电池续航时间 电池续航时间计算公式: 电池续航时间=电池容量(mAh)/负载电流(mA) 根据电池的标称容量和负载所消耗的平均电流来估算电池续航时间。电池容量通常以安培小时(Ah)或毫安小时(mAh)为计量单位,尽管偶尔会使用瓦特小时(Wh)。 将瓦特小时除以电池的标称电压(V),就可以转换为安培小时,公式如下: Ah=Wh/V 安培小时(亦称安时),是一种电荷度量单位,等于一段时间内的电流。一安时等于一个小时的一安培连接电流。毫安小时或毫安时是一千分之一安培小时,因此1000mAh电池等于1Ah电池。上述结果只是估算值,实际结果会受电池状态、使用年限、温度、放电速度和其它因素的影响而发生变化。如果所用电池是全新的高质量电池,在室温下工作且工作时间在1小时到1年之间,则这种预估结果最贴近实际结果。 13 PCB印制线宽度计算 使用IPC-2221标准提供的公式计算铜印刷电路板导体或承载给定电流所需“印制线”的宽度,同时保持印制线的温升低于规定的极限值。此外,如果印制线长度已知,还会计算总电阻、电压降和印制线电阻引起的功率损耗。由此求得的结果是估算值,实际结果会随应用条件而发生变化。我们还应注意,与电路板外表面上的印制线相比,电路板内层上的印制线所需的宽度要大得多,请使用适合你情况的结果。 如何计算印制线宽度? 首先,计算面积: 面积[mils^2]=(电流[Amps]/(k*(温升[ ℃])^b))^(1/c) 然后,计算宽度: 宽度[mils]=面积[mils^2]/(厚度[oz]*1.378[mils/oz]) 用于IPC-2221内层时:k=0.024、b=0.44、c=0.725 用于IPC-2221外层时:k=0.048、b=0.44、c=0.725 其中k、b和c是由对IPC-2221曲线进行曲线拟合得出的常数。 公值:厚度(1oz)、环境温度(25℃)、温升(10℃)。 免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-21 关键词: 电路图 电源设计

  • 常用电子元器件内部长啥样?——切开看看

    素材来源:21ic电子网 天天都在用电子元器件,里面长什么样想看看吗?常见到的电子元器件不为人熟知的内部结构,以下是这些元器件经过切割研磨后的横截面照片: 01 表贴电容 02 薄膜电容 03 电解电容 04 瓷片电容 05 钽电容 06 金属膜电阻 07 淡粉电阻 08 色环电感 09 LED 010 二极管 011 三极管 012 按钮 013 滑动单刀双掷开关   014 双排插针 015 干簧管继电器 016 DB9接头 017 电子管 018 网络变压器 019 纽扣电池 020 驻极体MIC 021 七段数码管 022 光耦 023 耳机接头 024 BGA封装 制作上述元器件的横截面,一般需要经过以下步骤: 【1】将元器件使用环氧树脂抽真空浸泡进行固定; 【2】使用研磨或者切割去掉元器件表层部分;  【3】对剩余部分进行抛光,显示清晰的截面图像; 【4】在放大镜或者显微镜下进行拍照观察。  近期热度新闻 【1】 敢坐吗?无人驾驶出租车惊现北京街头! 【2】摩尔定律引发的技术革命下,中国半导体产业的机会 【3】 从荷兰进口DUV光刻机需要许可证吗?ASML如是解释 干货技能好文 【1】 探头问题大汇总!示波器测不准的看这里! 【2】眼见不一定为实!电阻、电容和电感的实际等效模型 【3】 什么是PID?讲个故事,秒懂! 你和大牛工程师之间到底差了啥? 加入技术交流群,与高手面对面  添加管理员微信 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-21 关键词: 元器件 电源设计

  • 拿出你的小本本,记好这些ADC输入保护的设计经验

    点击蓝字进入亚德诺半导体,然后右上角“设为标星”吧~ 在设计ADC电路时,一个常见的问题是“ 如何在过压条件下保护 ADC输入 ”,那么 在过压情形 中可能出现哪些问题呢? 发生的频率又是怎样的呢? 有木有潜在的补救措施呢? …… 针对上述问题,让我们进行一次深入分析吧! ADC输入的过驱一般发生于驱动放大器电轨远远大于ADC最大输入范围时,例如,放大器采用±15 V供电,而ADC输入为0至5V。高压电轨用于接受±10 V输入,同时给ADC前端信号调理/驱动级供电,这在工业设计中很常见,PLC模块就是这种情况。如果在驱动放大器电轨上发生故障状况,则可因超过最大额定值而损坏ADC,或在多ADC系统中干扰同步/后续转换。 这里讨论的重点虽然是如何保护精密SAR ADC,如AD798x系列,但是,这些保护措施同样适用于其他 ADC类型哦~ 试考虑图1中的情形。 图1. 精密ADC设计的典型电路图 上图电路代表AD798X(例如AD7980)系列PulSAR® ADC中的情形。输入端、基准电压源和接地之间存在保护二极管。这些二极管能够处理最高130mA的大电流,但仅能持续数毫秒,不适用于较长时间或重复过压。在一些产品上,例如AD768X/AD769x(如 AD7685、AD7691)系列器件,保护二极管连接至VDD引脚而不是 REF。在这些器件上,VDD电压始终大于或等于REF。一般而言,此配置更有效,因为VDD是更稳定的箝位电轨,对干扰不敏感。 图1中,如果放大器趋向+15 V电轨,则连接至REF的保护二极管将开启,放大器将尝试上拉REF节点。如果REF节点未通过强驱动器电路驱动,则REF节点(及输入)的电压将升至绝对最大额定电压以上,一旦电压在该过程中超过器件的击穿电压, ADC可能受损。图3举例说明了ADC驱动器趋向8 V而使基准电压 (5 V)过驱的情况。许多精密基准电压源无灌电流能力,这在此情形中会造成问题。或者,基准驱动电路非常强劲,足以将基准电压保持在标称值附近,但仍将偏离精确值。 在共用一个基准电压源的同步采样多ADC系统中,其他ADC上的转换不精确,因为该系统依赖于高度精确的基准电压。如果故障状况恢复时间较长,后续转换也可能不精确。 缓解此问题有几种不同方法。最常见的是使用肖特基二极管(BAT54系列),将放大器输出钳位在ADC范围。相关说明详见图2和图3。如果适合应用需求,也可使用二极管将输入箝位在放大器。 图2. 精密ADC设计的典型电路图 (添加了肖特基二极管和齐纳二极管保护) 在此情况中,之所以选择肖特基二极管,是因为其具有低正向导通压降,可在ADC内的内部保护二极管之前开启。如果内部二极管部分开启,肖特基二极管后的串联电阻也有助于将电流限制在ADC内。对于额外保护,如果基准电压源没有/几乎没有灌电流能力,则可在基准节点上采用齐纳二极管或箝位电路,以保证基准电压不被过度拉高。在图2中,为5V基准电压源使 用了5.6V齐纳二极管。 图3. 黄色 = ADC输入, 紫色 = 基准电压源。 左侧图像未添加肖特基二极管, 右侧图像添加了肖特基二极管 图4. 黄色 = ADC输入, 绿色 = ADC驱动器输入, 紫色 = 基准电压源(交流耦合) 左侧图像未添加肖特基二极管, 右侧图像添加了肖特基二极管(BAT54S) 图4中的示例显示了以正弦波使ADC输入过驱时,给ADC输入添加肖特基二极管后对基准输入(5 V)的影响。肖特基二极管接地,5 V系统电轨能够吸电流。如果没有肖特基二极管,当输入超过基准电压和地电压一个压降时,就会出现基准电压源干扰。从图中可看到,肖特基二极管完全消除了基准电压源干扰。 需要注意肖特基二极管的反向漏电流,此电流在正常运行期间可引入失真和非线性。该反向漏电流受温度影响很大,一般在二极管数据手册中指定。BAT54系列肖特基二极管是不错的选择(25°C时最大值为2μA,125°C时约100μA)。 完全消除过压问题的一种方式是为放大器使用单电源电轨。这意味着,只要为基准电压(最大输入电压)使用相同电源电平(本例中为5V),驱动放大器就绝不会摆动至地电压以下或最大输入电压以上。如果基准电路具有足够的输出电流和驱动强度,则可直接用来为放大器供电。图5中显示了另一种可能性,也就是使用略低的基准电压值(例如,使用5 V电轨时为 4.096 V),从而显著降低电压过驱能力。 图5. 单电源精密ADV设计的典型电路图 这些方法可解决输入过驱的问题,但代价是ADC的输入摆幅和范围受限,因为放大器存在上裕量和下裕量要求。通常,轨到轨输出放大器可在电轨十几mV内,但也必须考虑输入裕量要求,可能为1 V或更高,这会将摆幅进一步限制在缓冲器和单位增益配置内。该方法提供了最简单的解决方案,因为不需要额外保护元件,但依赖正确的电源电压,可能还需要轨到轨输入/输出(RRIO)放大器。 放大器与ADC输入之间的RC滤波器中的串联R也可用于在过压状况期间限制ADC输入处的电流。不过,使用此方法时需要在限流能力与ADC性能做出取舍。较大的串联R提供较佳的输入保护,但会导致ADC性能出现较大失真。如果输入信号带宽较低,或者ADC不在满吞吐速率下运行,这种取舍可行,因为此情况下串联R可以接受。应用可接受的R大小可通过实验方式确定。 如上文所述,保护ADC输入没有成法,但根据应用要求,可采用不同的单独或组合方法,以相应的性能取舍提供所需的保护水平。 点分享 点点赞 点在看 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-21 关键词: adc 电源设计

  • 一款跟硬币一样薄的µModule降压稳压器

    点击蓝字进入亚德诺半导体,然后右上角“设为标星”吧~ LTM4691是一款高效率、双路输出降压型µModule®降压稳压器,能够通过2.25 V至3.6 V输入电压为每通道提供2 A连续输出电流。此开关模式电源采用3 mm × 4 mm × 1.18 mm小型LGA封装。这个小型封装中包含开关控制器、功率FET、电感和所有支持元件。每个输出可通过电阻独立设置的可编程电压范围为0.5 V至2.5 V。 图1. LTM4691放在一枚硬币和1210大小的陶瓷电容旁,可以看到它的外形纤薄。 LTM4691的每路输出可提供2 A电流,并且只有几个小电容和电阻。µModule稳压器包括内部反馈环路补偿,可减小额外元件的数量和尺寸。开关频率默认为2 MHz,没有任何外部元件或输 入,但可以同步到1 MHz至3 MHz外部时钟。为尽可能提高反馈环路的性能,只需添加几个小外部电容就可完成内部补偿的环路——从而产生足够的稳定裕量和出色的瞬态响应性能。其他 特性包括PGOOD信号、输出过压保护、过热保护、精密运行阈值和输出短路保护。 使用全陶瓷电容的小型解决方案 图3显示紧凑型、全陶瓷电容解决方案的原理图,它充分利用了 LTM4691的内部电路。图2显示微型解决方案的照片。图4、图5、 图6和图7显示DC2910A演示板的热性能、效率和负载阶跃性能。 图2. DC2910A演示板上的小型LTM4691。除了所示的两个输入电容,板的背部还装有输出电压设置电阻和多个电容。 图3.VIN= 3.3 V、VOUT1 = 1.2 V、VOUT2 = 1.8 V和fSW = 2 MHz的LTM4691设置的简化原理图。 图4. LTM4691VIN = 3.3 V、VOUT1 = 1.2 V、VOUT2 = 1.8 V、fSW = 2 MHz、IOUT1 = 2 A、 IOUT2 = 2 A以及 Ta = 23°C,无强制气流。 图5. LTM4691 VIN = 3.3 V、 VOUT1 = 1.2 V、 VOUT2 = 1.8 V和 fSW = 2 MHz的效率曲线。 图6.VIN = 3.3 V, VOUT = 1.2 V和fSW = 2 MHz的负载阶跃。 图7.VIN = 3.3 V、VOUT = 1.8 V和fSW = 2 MHz的负载阶跃。 结论 LTM4691外形小巧紧凑,适合紧密空间,可以说对于紧凑型设计同样重要。LTM4691的热性能和效率很高,可尽量减少对笨重热缓解元件的需求。同样,为适应微型封装,并没有牺牲瞬态响 应性能和输出稳定性。 点分享 点点赞 点在看 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-21 关键词: 降压稳压器 电源设计

  • 基础:13个常用的电路公式

    1 欧姆定律计算 计算电阻电路中电流、电压、电阻和功率之间的关系。 ▶欧姆定律解释: 欧姆定律解释了电压、电流和电阻之间的关系,即通过导体两点间的电流与这两点间的电势差成正比。 说明两点间的电压差、流经该两点的电流和该电流路径电阻之间关系的定律。该定律的数学表达式为V=IR,其中V是电压差,I是以安培为单位的电流,R是以欧姆为单位的电阻。若电压已知,则电阻越大,电流越小。 2 计算多个串联或并联连接的电阻的总阻值 3 计算多个串联或并联连接的电容器的总容值 4 电阻分压计算 计算电阻分压器电路的输出电压,以实现既定的阻值和电源电压组合。 什么是分压器? 分压器是一个无源线性电路,能产生一个是其输入电压(V1)一部分的输出电压(Vout)。分压器用于调整信号电平,实现有源器件和放大器偏置,以及用于测量电压。 欧姆定律解释了电压、电流和电阻之间的关系,即通过两点间导体的电流与这两点间的电势差成正比。 这是一个说明两点间的电压差、流经该两点的电流和该电流路径电阻之间关系的定律。该定律的数学表达式为V=IR,其中V是电压差,I是以安培为单位的电流,R是以欧姆为单位的电阻。若电压已知,则电阻越大,电流越小。 5 电流分流器-电阻计算 计算连接到电流源的多至10个并联电阻上流过的电流: 6 电抗计算 计算指定频率下电感器或电容器的电抗或导纳大小。 (1)感抗/导纳 (2)容抗/导纳 7 RC时间常数计算 计算电阻与电容的积,亦称RC时间常数。该数值在描述电容通过电阻器进行充电或放电的方程式中出现,表示在改变施加到电路的电压后,电容器两端的电压达到其最终值约63%所需的时间。同时该计算器也会计算电容器充电到指定电压所存储的总能量。 如何计算时间常数: 时间常数(T)可由电容(C)和负载电阻(R)的值确定。电容器(E)中存储的能量(E)由两个输入确定,即由电压(V)和电容(C)决定。 8 LED串联电阻器计算器 计算在指定电流水平下通过电压源驱动一个或多个串联LED所需的电阻。注意:当为此目的选择电阻器时,为避免电阻器温度过高,请选择额定功率是下方计算出的功率值的2至10倍之间的电阻器。 9 dBm转W换算 10 电感换算 11 电容器换算表 换算包括pF、nF、μF、F在内的不同量级电容单位之间的电容测量值。 12 电池续航时间 电池续航时间计算公式: 电池续航时间=电池容量(mAh)/负载电流(mA) 根据电池的标称容量和负载所消耗的平均电流来估算电池续航时间。电池容量通常以安培小时(Ah)或毫安小时(mAh)为计量单位,尽管偶尔会使用瓦特小时(Wh)。 将瓦特小时除以电池的标称电压(V),就可以转换为安培小时,公式如下: Ah=Wh/V 安培小时(亦称安时),是一种电荷度量单位,等于一段时间内的电流。一安时等于一个小时的一安培连接电流。毫安小时或毫安时是一千分之一安培小时,因此1000mAh电池等于1Ah电池。上述结果只是估算值,实际结果会受电池状态、使用年限、温度、放电速度和其它因素的影响而发生变化。如果所用电池是全新的高质量电池,在室温下工作且工作时间在1小时到1年之间,则这种预估结果最贴近实际结果。 13 PCB印制线宽度计算 使用IPC-2221标准提供的公式计算铜印刷电路板导体或承载给定电流所需“印制线”的宽度,同时保持印制线的温升低于规定的极限值。此外,如果印制线长度已知,还会计算总电阻、电压降和印制线电阻引起的功率损耗。由此求得的结果是估算值,实际结果会随应用条件而发生变化。我们还应注意,与电路板外表面上的印制线相比,电路板内层上的印制线所需的宽度要大得多,请使用适合你情况的结果。 如何计算印制线宽度? 首先,计算面积: 面积[mils^2]=(电流[Amps]/(k*(温升[ ℃])^b))^(1/c) 然后,计算宽度: 宽度[mils]=面积[mils^2]/(厚度[oz]*1.378[mils/oz]) 用于IPC-2221内层时:k=0.024、b=0.44、c=0.725 用于IPC-2221外层时:k=0.048、b=0.44、c=0.725 其中k、b和c是由对IPC-2221曲线进行曲线拟合得出的常数。 公值:厚度(1oz)、环境温度(25℃)、温升(10℃)。 -END- | 整理文章为传播相关技术,版权归原作者所有 | | 如有侵权,请联系删除 | 【1】PCB设计中避免出现电磁问题的6个技巧 【2】PCB叠层设计,就这么做! 【3】七大步骤教你确定PCB布局和布线! 【4】看呆!技术宅在家这么玩PCB! 【5】必看!什么是PCB回流?又该如何解决? 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-21 关键词: 电路图 电源设计

  • 超实用!18种PCB的特殊走线问题画法和技术

    问题1 AD 布蛇形线方法 Tool 里选 Interactive length tuning 要先布好线再改成蛇形, 这里用的是布线时直接走蛇形: 先 P->T 布线, 再 Shift + A 切换成蛇形走线。 按 Tab 可设置属性, 类型了选用圆弧,Max Amplitude 设置最大的振幅 ,Gap 就是间隔(不知这么翻译对不) ,下面左边是振幅增量, 右边是间隔增量。 然后开始布线。 让边缘变"圆" - 按快捷键 "2", 就会增大弧的半径, 增到最大就是 两个 1/4 的弧直连 就是一个 180度的半圆了 快捷键 "," "." 可以调节振幅。 要是不记得快捷键, 没关系, 随时按 "`" 可以显示当前支持的操作。 可以看到网络的长度, 还不止一个地方哟。 等长可使用调节器完成等长布线。 问题2 大电流走线中去除阻焊层 这里要注意的两点,首先 Paste 层才是真正的喷锡层,但是默认走线上是有阻焊层的,所以单单使 用Paste,是没用的,故需要使用 Solder,此层中划出的部分是没有阻焊的,故可使用 Paste+Solder 的方法达到喷锡线的绘制,若板上本来就有走线,可直接使用对应层的 Solder 进行开窗。 问题3 总线画法 Altium Designer 支持多条网络同时布线,布线可以起始于焊盘也可以起始于线路开端。按住 shift键选择多个网络,或者用鼠标框选多个网络,选择菜单命令 PLACE >> Interactive Multi-Routing 再单击布线工具栏上的总线布线工具,既可以开始总线布线,在布线过程中可以放置过孔,切换直线层,可以按逗号,和句号。分支线间距进行调整。 期间按 2 可加过孔,L 可设换层。 问题4 从原理图到PCB 在原理图中用鼠标框选一块电路或选中若干个器件,按 T—>S,就能马上切换到 PCB 中,同步选中那些器件。 问题5 走线中换层、操作过孔、操作走线 问题6 走线推挤与连线方式快速设置 问题7 简易图元的PCB黏贴 图元文件的粘贴让机械层设计文档的生成更容易完成,通过使用习惯的与 Windows 相同的粘贴命令(Ctrl+V),任何来自剪贴板中的图元文件都可以粘贴到 PCB 编辑中。图元文件可以是直线、弧线、简单的填充和 True Type 文本,任何导入的数据将被放置在当前层。 从 Word 或 Excel 中拷贝数据到 PCB 中支持的图元文件包括位图,线,圆弧,简单填充和 true type 文字,允许您简单的粘贴 logos 和其他图形。 问题8 复杂图元(logo)PCB制作 问题9 栅格设置与捕获 在 Altium Designer 中可视化网格和电气网格可以按捕获网格的倍数来设置(Design>>Board Options)。 问题10 丝印文字反色输出及位置设置 PCB 编辑中增添了新的有效字符串属性框选项,新的选项可以为使用了 True Type 字体的反转文本定义不同矩形边界范围,而不是如原来使用反转文本本身的边界。 反转尺寸(宽度/高度):设置反转文本矩形框的宽度和高度 版面调整:定义文本框中文字的相对位置 反转文字的偏移:定义反转文字相对矩形框的偏移量 问题11 各种~多边形填充 使用以选择对象定义多边形形状功能使得用外部资源(如 DXF、AutoCAD 等)来创建公司 Logos 或多边形非常容易。多边形形状的定义分两步:首先从菜单 Tools>>Polygon Pours>>Define From selected objects定义多边形区域,然后右键点击多边形填充区域并从弹出菜单上选择’属性’选项,就可以在对话框中设置填充模式了。 问题12 PCB中高亮选中网络 问题13 单层操作与定制操作 对于纷乱的器件布局,已经很是麻烦如果要在混乱中走线,实属不易,在 AD 中可以使用 shift+s 解决这一问题(PCB 编辑状态下): 另外从网上学会了定制方法,开始比较麻烦,但是学会了会很实用 方法是: 只操作顶层走线的表达式为: expr=IsTrack and OnTopLayer|mask=True|apply=True 只操作底层走线的表达式为: expr=IsTrack and OnBottomLayer|mask=True|apply=True 只操作电气走线的表达式为: expr=IsTrack and IsElectrical|mask=True|apply=True 只操作过孔的表达式为: expr=IsVia|mask=True|apply=True 只操作顶层元件的表达式为: expr=IsComponent and OnTopLayer|mask=True|apply=True 订制若干种过孔尺寸,以小键盘区的数字键做快捷键,3 表示 0.3 孔径的过孔、4 表示 0.4 孔径的快捷键5…………,这样你想用任一种尺寸的过孔,都可以很方便地调出来。我知道 AltiumDesigner 本身可以通过快捷键“shift+v”在走线过程中调用你填写好的各种尺寸过孔,但我单独放置过孔,要想改尺寸的话,要按 Tab 键后改写过孔尺寸的数据,非常麻烦。改用下面的方法: 本来 Altium 放置过孔默认用快捷键“P”+“V”,我现在用小键盘区的“.”来实现同样的功能: 问题14 多层线的操作 有些人问这样的线是怎么画出来的: 答:一根根画出来的。 如 何 设 置 才 可 以 使 线 重 叠 ?Preferences 、 PCB Editor , Interactive Routing ,Interactive Routing Options,Automatically Remove Loops 选项取消即可 不一根根画的话也可以,Place - Region,放一个多边形区域即可,不过要小心哦,不会自己添加网路的。会变绿。 问题15 走线切片的操作 问题16 对等差分线的设置与走线 很多新手会听到“差分线”,其实说起差分线并不难,只是布线方式而已,比起之前说过的等长线,要容易的多,不过设置起来有一定规则: 放 置 元 件 和 绘 制 差 分 对 信 号 。差 分 对 命 名 规 则 是 名 称 相 同 , 后 缀 分 别 标 以 _P 和 _N 。再 选 择Place\directives\differential pairs, 放置差分对符号。 更新至 PCB 后 这样就好啦。 问题17 3D显示操作 您的主窗口可以同时以 2D 和 3D 的方式显示。在 2D 和 3D 之间切换可以快捷键‘3’来从一个 2D 视图切换到上个 3D 视图;按‘0’拉平。Shift+right+click +drag可以旋转您的 3D 视图。 哈哈~在此展示作者的新设计的板子~带 JLINK 仿真器的 STM32F103C8 小板~ 问题18 快速放大缩小视图 有很多方法放大窗口,真正比较实用的就 3 种,以下做下介绍: 1、全界面视图 2、ctrl+滚轮(鼠标中心为中心放大与缩小) 3、长时间按住滚轮变为放大镜形态,前后拖动鼠标~即可快速放大缩小 -END- | 整理文章为传播相关技术,版权归原作者所有 | | 如有侵权,请联系删除 | 【1】PCB设计中避免出现电磁问题的6个技巧 【2】PCB叠层设计,就这么做! 【3】七大步骤教你确定PCB布局和布线! 【4】看呆!技术宅在家这么玩PCB! 【5】必看!什么是PCB回流?又该如何解决? 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-20 关键词: PCB 电源设计

  • 10个关于PCB的有趣知识

    关注、星标公众号,不错过精彩内容 来源 | TsinghuaJoking 毫无疑问,印刷电路板(PCB)是人类技术中具有里程碑意义的工具。为什么呢?这是因为当今在每一个电子设备中都隐藏着它的身影。就像其他历史中的伟大发明一样,PCB也是随着历史车轮前进而逐步成熟的,至今已经有130年的发展历史,它是工业革命车轮中最为靓丽的一道风景。 PCB成为优化电子设备生成工艺的手段,曾经那些使用手工制作的电子设备不得不PCB来替代了,这都是因为电路板上将会集成更多的功能 对比1968年计算器中的电路板和现代计算机主板 下面就是关于PCB的十个有趣的事实。 颜 色 即使对于一些并不了解PCB是干什么的人来说,也大体知道PCB的样子是什么。它们至少看起来给人一种具有一种传统风格,那就是它的绿色。这个绿色实际是阻焊层玻璃油漆透光的颜色。阻焊层虽然名称是阻焊,但它的主要功能还是保护覆盖的线路免受潮湿、灰尘的侵扰。 至于阻焊层为何选择绿色,主要的原因被认为绿色是军队防护标准,军方设备中PCB最早使用了阻焊层来保护电路在野外的可靠性,绿色是军队里自然保护色。还有人认为最初的阻焊油漆所使用的环氧树脂的颜色本身就呈现绿色,于是一直沿用至今。 现在阻焊层的颜色已经是多种多样的,有黑色、红色、黄色等等。毕竟绿色并不是工业标准。 五颜六色的PCB 谁先发明了PCB 如果问谁发明了印刷术,这个殊荣当属中国北宋年间的毕昇。但最早的印刷电路板则需要追踪到奥地利工程师 Charles Ducas在1920年提出了使用墨水导电(在底板上打印黄铜电线)的概念。他借助于电镀技术制作在绝缘体表面直接生成导线,制作出PCB的原型。 最初电路板上的金属导线是黄铜,一种铜和锌的合金。这种颠覆性的发明消除了电子线路的复杂连线工艺,并保证电路性能的可靠性。这个工艺直到第二次世界大战结束才开始进入实际应用阶段。 印刷电路板的专利和Charles Ducas 标 记 在绿色电路板还存在着大量白色标记。很多年来,人们弄不明白为何这些白色印刷标记被叫做“丝网层”。它们主要是用来标识电路板上元器件的信息,以及其他与电路板相关的内容。 这些信息最早是通过丝网印刷的方式打印在电路板上,所以被称为丝网层,现在则使用特殊的喷墨打印机来完成。这些信息可以帮助电路工程师来检查电路板中是否存在故障。 元器件 电路板的功能主要通过将元器件按照原理图有效连接起来完成的。每一个元器件都有它们独特的功能。即使在电路板上紧密相邻的两个器件都有可能千差万别。器件的种类基本上包括有电阻、二极管、晶体管、电容、继电器、电池、变压器以及其它的林林总总(比如保险丝、电感、电位器等等)。 无处不在 毫不夸张的说,PCB无处不在。从计算机到数字钟表、从微波炉到电视机以及立体音响系统。只要是电子物品和设备,超过99%的可能性其中包含有PCB。所以我们有可能想当然认为,如果没有PCB可能任何电子设备就无法运行。 美国航空航天局(NASA) 在美国国家航空航天管理局(NASA)的很多项目中就使用了一些石破天惊的技术,其中在上个世纪60年代,NASA就在阿波罗11号火箭上使用了PCB,这是因为基于PCB的电子设备重量轻、耗电小。那可是人类最伟大的时刻,第一次将宇航员送到了月球上。这其中就有PCB的功劳。 表面封装焊接技术(SMT) 表面安装焊接技术使得PCB走进了现代化。相比于以前插孔安装方式,这种表面安装焊接技术则先使用特殊胶水将器件粘贴在PCB上,然后在通过特殊的回流焊将器件与电路板进行电气连接。 快速成型PCB 在对电路进行局部实验过程中,可以借助于面包板、洞洞板以及其他的通用电路板进行测试。随着表面封装元器件增多,也有新型的快速PCB成型技术出现,比如热转印PCB、3D打印多层电路板等。 3D打印电路板 柔软PCB PCB并不都是平直坚硬的,还有很多柔软的PCB工作在很多紧密电子设备中,它们往往构成了很多活动关节中的应用电路,或者组成多层立体电路。 透明柔软的PCB 世界上最大的PCB 世界上最大的一块PCB来自于英国Johnson电子公司的这条应用在无人太阳能飞机上的柔性多层电路板。它长约28米。是由柔软聚酰亚胺作为基地制作的电路板有着更好的散热、更高的导电密度。这么长的的电路板是通过特殊的生产工艺分段进行腐蚀制作的。 最长的柔性电路板 推荐阅读: C++中字符编码的转换 手把手教你用STM32Trust生成加密固件 FreeRTOS如何减少RAM占用空间并加快执行速度 关注 微信公众号『strongerHuang』,后台回复“1024”查看更多内容,回复“加群”按规则加入技术交流群。 长按前往图中包含的公众号关注 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-19 关键词: PCB 电源设计

  • 超强悍技巧!十种复杂电路的分析方法

    电路问题计算的先决条件是正确识别电路,搞清楚各部分之间的连接关系。对较复杂的电路应先将原电路简化为等效电路,以便分析和计算。识别电路的方法很多,现结合具体实例介绍十种方法。 0 1 特征识别法 串并联电路的特征是;串联电路中电流不分叉,各点电势逐次降低,并联电路中电流分叉,各支路两端分别是等电势,两端之间等电压。根据串并联电路的特征识别电路是简化电路的一种最基本的方法。 例1.试画出图1所示的等效电路。 解:设电流由A端流入,在a点分叉,b点汇合,由B端流出。支路a—R1—b和a—R2—R3(R4)—b各点电势逐次降低,两条支路的a、b两点之间电压相等,故知R3和R4并联后与R2串联,再与R1并联,等效电路如图2所示。 0 2 伸缩翻转法 在实验室接电路时常常可以这样操作,无阻导线可以延长或缩短,也可以翻过来转过去,或将一支路翻到别处,翻转时支路的两端保持不动;导线也可以从其所在节点上沿其它导线滑动,但不能越过元件。这样就提供了简化电路的一种方法,我们把这种方法称为伸缩翻转法。 例2.画出图3的等效电路。 解:先将连接a、c节点的导线缩短,并把连接b、d节点的导线伸长翻转到R3—C—R4支路外边去,如图4。 再把连接a、C节点的导线缩成一点,把连接b、d节点的导线也缩成一点,并把R5连到节点d的导线伸长线上(图5)。由此可看出R2、R3与R4并联,再与R1和R5串联,接到电源上。 0 3 电流走向法 电流是分析电路的核心。从电源正极出发(无源电路可假设电流由一端流入另一端流出)顺着电流的走向,经各电阻绕外电路巡行一周至电源的负极,凡是电流无分叉地依次流过的电阻均为串联,凡是电流有分叉地分别流过的电阻均为并联。 例3.试画出图6所示的等效电路。 解:电流从电源正极流出过A点分为三路(AB导线可缩为一点),经外电路巡行一周,由D点流入电源负极。第一路经R1直达D点,第二路经R2到达C点,第三路经R3也到达C点,显然R2和R3接联在AC两点之间为并联。二、三络电流同汇于c点经R4到达D点,可知R2、R3并联后与R4串联,再与R1并联,如图7所示。 0 4 等电势法(不讲) 在较复杂的电路中往往能找到电势相等的点,把所有电势相等的点归结为一点,或画在一条线段上。当两等势点之间有非电源元件时,可将之去掉不考虑;当某条支路既无电源又无电流时,可取消这一支路。我们将这种简比电路的方法称为等电势法。 例4.如图8所示,已知R1=R2=R3=R4=2Ω,求A、B两点间的总电阻。 解:设想把A、B两点分别接到电源的正负极上进行分析,A、D两点电势相等,B、C两点电势也相等,分别画成两条线段。电阻R1接在A、C两点,也即接在A、B两点;R2接在C、D两点,也即接在B、A两点;R3接在D、B两点,也即接在A、B两点,R4也接在A、B两点,可见四个电阻都接在A、B两点之间均为并联(图9)。所以,PAB=3Ω。 0 5 支路节点法 节点就是电路中几条支路的汇合点。所谓支路节点法就是将各节点编号(约定;电源正极为第1节点,从电源正极到负极,按先后次序经过的节点分别为1、2、3……),从第1节点开始的支路,向电源负极画。可能有多条支路(规定:不同支路不能重复通过同一电阻)能达到电源负极,画的原则是先画节点数少的支路,再画节点数多的支路。然后照此原则,画出第2节点开始的支路。余次类推,最后将剩余的电阻按其两端的位置补画出来。 例5.画出图10所示的等效电路。 解:图10中有1、2、3、4、5五个节点,按照支路节点法原则,从电源正极(第1节点)出来,节点数少的支路有两条:R1、R2、R5支路和R1、R5、R4支路。取其中一条R1R2、R5支路,画出如图11。 再由第2节点开始,有两条支路可达负极,一条是R5、R4,节点数是3,另一条是R5、R3、R5,节点数是4,且已有R6重复不可取。所以应再画出R5、R4支路,最后把剩余电阻R3画出,如图12所示。 0 6 几何变形法 几何变形法就是根据电路中的导线可以任意伸长、缩短、旋转或平移等特点,将给定的电路进行几何变形,进一步确定电路元件的连接关系,画出等效电路图。 例6.画出图13的等效电路。 解:使ac支路的导线缩短,电路进行几何变形可得图14,再使ac缩为一点,bd也缩为一点,明显地看出R1、R2和R5三者为并联,再与R4串联(图15)。 0 7 撤去电阻法 根据串并联电路特点知,在串联电路中,撤去任何一个电阻,其它电阻无电流通过,则这些电阻是串联连接;在并联电路中,撤去任何一个电阻,其它电阻仍有电流通过,则这些电阻是并联连接。 仍以图13为例,设电流由A端流入,B端流出,先撤去R2,由图16可知R1、R3有电流通过。再撤去电阻R1,由图17可知R2、R3仍有电流通过。同理撤去电阻R3时,R1、R2也有电流通过由并联电路的特点可知,R1、R2和R3并联,再与R4串联。 0 8 独立支路法 让电流从电源正极流出,在不重复经过同一元件的原则下,看其中有几条路流回电源的负极,则有几条独立支路。未包含在独立支路内的剩余电阻按其两端的位置补上。应用这种方法时,选取独立支路要将导线包含进去。 例7.画出图18的等效电路。 方案一:选取A—R2—R3—C—B为一条独立支路,A—R1—R5—B为另一条独立支路,剩余电阻R4接在D、C之间,如图19所示。 方案二:选取A—R1—D—R4—C—B为一条独立支路,再分别安排R2、R3和R5,的位置,构成等效电路图20。 方案三:选取A—R2—R3—C—R4—D—R5—B为一条独立支路,再把R1接到AD之间,导线接在C、B之间,如图21所示,结果仍无法直观判断电阻的串并联关系,所以选取独立支路时一定要将无阻导线包含进去。 0 9 节点跨接法 将已知电路中各节点编号,按电势由高到低的顺序依次用1、2、3……数码标出来(接于电源正极的节点电势最高,接于电源负极的节点电势最低,等电势的节点用同一数码,并合并为一点)。然后按电势的高低将各节点重新排布,再将各元件跨接到相对应的两节点之间,即可画出等效电路。 例8.画出图22所示的等效电路。 解.节点编号:如图22中所示。 节点排列:将1、23节点依次间隔地排列在一条直线上,如图23。 元件归位:对照图22,将R1、R2、R3、R4分别跨接在排列好的1、2得等效电路如图24。 0 10 电表摘补法 若复杂的电路接有电表,在不计电流表A和电压表V的内阻影响时,由于电流表内阻为零,可摘去用一根无阻导线代替;由于电压表内阻极大,可摘去视为开路。用上述方法画出等效电 搞清连接关系后,再把电表补到电路对应的位置上。 例9.如图25的电路中,电表内阻的影响忽略不计,试画出它的等效电路。 解:先将电流表去,用一根导线代摘替,再摘去电压表视为开路,得图26。然后根据图25把电流表和电压表补接到电路中的对应位置上,如图27所示。

    时间:2020-10-19 关键词: 电路图 电源设计

  • LED光通量测试的准确性应该如何提高?

    LED光通量测试的准确性应该如何提高?

    通常请款下,与传统光源相比,通常 LED 具有更强的方向性,不会再整个空间均匀地发光,与传统光源不同,在使用积分球测量光通量的过程中 LED 光源的光通量测量对设备的准确性提出了很大的挑战。一方面,该特征使得在积分球表面的 LED 直射光分布不均匀。这种不均匀分布将导致不同 LED 的直射光具有探测器的不同反射特征。由于探测器的位置和挡板的位置是固定的,各种反射分布的直接性能是信号波动。在普通测试系统中,不同发光角的 LED 存在差异,同一个 LED 的不同放置方向,具有不同位置的相同发射。即使额定光通量相同;实际测量值是不同的。根据客户的验证结果,普通 LED 测试系统的 LED 放置方向对于光通量测量结果的影响总是超过 50%(不同方向测量同一 LED 的最大信号和最小信号的差值) 当测量不同 LED 的不同发光角度时,由于积分球内部表面的分布差异使得直接反射的分布对探测器的影响不同,它直接影响测量精度的差异(如图 1 所示) 图 1: 不同照明角度对 LED 测量有不同的影响 提高积分球中 LED 光通量测试的准确性 另一方面,LED 测试系统通常使用卤钨灯作为标准光源,与 LED 相比,所使用的标准灯在外观上,照明分布特征和光谱特性方面都有很大区别。因此,两者的差异应由吸收系数修正。 分析: 积分球内部反射特性是使 LED 方向性对测量精度有影响的关键因素之一。在普通 LED 测试系统中,积分球表面涂层的反射率和朗伯特性不理想。一个原因是低反射率,另一个原因是漫反射特性差。低反射率的积分球表面的结果是 LED 直射光的结果是 LED 的直射光在几次反射后逐渐衰减。然而,在整个光混合的过程中,直接照射光和反射光都占有很大的比例,这是主导的。在某些情况下,低反射率材料会对挡板探头的背面产生强烈的阴影效应。然而,这是直线反射的光影效果导致测量不准确。 此外,较低的漫反射率将严重影响信号的衰减。由于在光测量过程中,光在积分球中多次反射,每次反射都会产生一定的衰减,但反射度对光强的影响在多次反射之后得到加强。例如,反射光在积分球反射了 15 次,如果在反射率之间存在 5%的差异,信号衰减可能会超过一倍。实际上,积分球的反射率的差异远远超过这一点。 目前的 LED 测试系统还没有被用作标准光源的标准 LED。在测量过程中,我们仍然选择使用标准卤钨灯作为标准光源。由于标准灯和测量 LED 的外部结构差异很大,包括 LED 灯座的吸光影响以及标准灯具安装位置和 LED 安装位置之间的差异,所有这些都是影响测试结果的准确性的重要因素。 解决方案: LPCE-2 光谱仪&积分球 LED 测试系统是由上海力汕电子研发的一套 LED 测试系统, 完全符合 LM-79 和 CIE 相关要求, 有效解决了传统 LED 测试系统的各种缺陷。 与传统积分球的大规模组装生产技术相比,力汕电子采用一次性成型技术来生产积分球,其形状完全符合 4π或 2π的球面结构。力汕电子积分球还采用高反射和漫射率涂层,使灯是开口位置设计对准检测器位置。即使使用方向性很强的 LED 或在极端条件下使用位置模式,这种改进使测试结果保持良好的一致性。 LPCE-2 采用标准卤钨灯作为标准灯与可选辅助灯结合,来测量 LED 灯座与标准灯座之间的差异对测试结果的影响。本标准灯已经由力汕电子校准实验室严格校准;测试结果可追溯到 NIM。 针对上述 LED 测试结果的准确性问题,采用 LPCE-2 测试系统进行相应的测试。测试条件如下:使用 5 个高亮度绿色 LED,功率约为 0.35W,照明角度约为 30°。LPCE-2 测试系统用于 9 种测量位置,分别表示可能的 LED 位置模式,如图 3 所示。 图 2:不同 LED 位置模式 结论: 被测光通量和 LED 位置模式之间的关系如图 4 和如图 5 所示。从测试结果可以看出,即使在最极端的情况下,当 LED 被放置在检测器的开口的前后时,光通量测试结果的峰值仍然小于 5%。这是一个非常好的测试结果。在实际测试过程中,LED 光通量测量的重复误差远小于 0.1%。由此可以看出,LPCE-2 测试系统的测试结果可靠稳定,可以提供可靠的保证。这套标准系统不仅大大支持了 LED 的研发和生产,同时也是 LED 行业光学性能测量的理想选择。

    时间:2020-10-17 关键词: 线性稳压器 开关模式电源 电源设计

  • 设计多轨电源时,你可能会忽略这些问题!

    紧迫的时间表有时会让工程师忽略除了 VIN、 VOUT和负载要求等以外的其他关键细节,将PCB应用的电源设计放在事后再添加。遗憾的是,后续生产PCB时,之前忽略的这些细节会成为难以诊断的问题。例如,在经过漫长的调试过程后,设计人员发现电路会随机出现故障,比如,因为开关噪声,导致随机故障的来源则很难追查。 选择繁多 对于特定的电源设计,可能有多种可行的解决方案。在下面的示例中,我们将介绍多种选择,例如单芯片电源与多电压轨集成电路(IC)。我们将评估成本和性能取舍。探讨低压差(LDO)稳压器与开关稳压器(一般称为降压或升压稳压器)之间的权衡考量。还将介绍混合方法(即LDO稳压器和降压稳压器的混合与匹配),包括电压输入至输出控制(VIOC)稳压器解决方案。 在本文中,我们将分析开关噪声,以及在开关电源设计无法充分滤波时,PCB电路会受哪些影响。从总体设计角度来看,还需考虑成本、性能、实施和效率等因素。 例如,如何根据给定的一个或多个电源实现多电源拓扑优化设计?我们将藉此深入探讨设计、IC接口技术、电压阈值电平,以及哪类稳压器噪声会影响电路。我们将分析一些基本逻辑电平,例如5 V、3.3 V、2.5 V和1.8 V晶体管-晶体管逻辑(TTL)、互补金属氧化物半导体(CMOS),及其各自的阈值要求。 本文还会提及正发射极耦合逻辑(PECL)、低压PECL(LVPECL)和电流模式逻辑(CML)等先进逻辑,但不会详细介绍。这些都是超高速接口,对于它们来说,低噪声电平非常重要。设计人员需要知道如何避免信号摆幅引起的这些问题。 在电源设计中,成本和性能要求并存,所以设计人员必须仔细考虑逻辑电平和对干净电源的要求。在公差和噪声方面,通过设计实现可靠性并提供适当裕量,也可以避免生产问题。 设计人员需要了解与电源设计相关的权衡考量:哪些可实现?哪些可接受?如果设计达不到要求的性能,那么设计人员必须重新审视选项和成本,以满足规格要求。例如,多轨器件(例如 ADP5054)可以在保持成本高效的同时提供所需的性能优势。 典型设计示例 我们先来举个设计示例。图1显示将12 V和3.3 V输入电源作为主电源的电路板框图。主电源必须降压,以便针对PCB应用产生5 V、2.5 V、1.8 V,甚至3.3 V电压。如果外部3.3 V电源能够提供足够的电源和低噪声,那么可以直接使用3.3 V输入电轨,无需额外调节,以免产生额外成本。如果不能,则可以使用12 V输入电轨,通过降压至PCB应用所需的3.3 V来满足电源要求。 图1.需要多轨电源解决方案的应用电路板概览。 逻辑接口概述 PCB一般使用多个电源。IC可能仅使用5 V电源;或者,它可能要求多个电源,输入/输入接口使用5 V和3.3 V,内部逻辑使用2.5 V,低功耗休眠方式使用1.8 V。低功耗模式可能始终开启,用于定时器功能、管理等逻辑,或用于中断时启用唤醒模式,或者用于IRQ引脚,以启用IC功能并为其供电,也就是5 V、3.3 V和2.5 V电源。所有这些或其中部分逻辑接口通常都在IC内部。 图2显示了标准逻辑接口电平,包括各种TTL和CMOS阈值逻辑电平,以及它们可接受的输入和输出电压逻辑定义。在本文中,我们将讨论何时将输入逻辑驱动至低电平(用输入电压低 (VIL)表示),何时驱动至高电平(用输入逻辑电平高 VIH表示)。我们将重点分析VIL,即图2中标记为“Avoid”的阈值不确定区域。 在所有情况下,必须考虑±10%的电源公差。图3显示了高速差分信号。本文将着重探讨图2所示的标准逻辑电平。 图2.标准逻辑接口电平。 开关噪声 未经过充分滤波时,开关稳压器降压或升压电源设计可能产生几十毫伏至几百毫伏的开关噪声,尖峰可能达到400 mV至600 mV。所以,了解开关噪声是否会给使用的逻辑电平和接口造成问题非常重要。 安全裕度 为确保提供合适的安全裕度,实现可靠的PSU,一条设计经验法则是采用最糟糕情况下的–10%公差。例如,对于5 V TTL,0.8 V的VIL变成0.72 V,对于1.8 V CMOS,0.63 V的VIL变成0.57 V,阈值电压(VTH)也相应降低(5 V TTL VTH = 1.35 V,1.8 V CMOS VTH = 0.81 V)。开关噪声(VNS)可能为几十毫伏到几百毫伏。此外,逻辑电路本身也会产生信号噪声(VN),即干扰噪声。总噪声电压(VTN = VN + VNS)可能在100 mV至800 mV之间。将VTN添加至标称信号中,以生成总信号电压(VTSIG):实际的总信号(VTSIG = VTSIG + VTN)会影响阈值电压(VTH),进一步扩大了avoid区域。VTH区域内的信号电平是不确定的,在该区域内,逻辑电路可以任意随机翻转;例如,在最糟糕的情形下,会错误触发逻辑1,而不是逻辑0。 图3.高速差分逻辑接口电平。 多轨PSU注意事项和提示 通过了解接口输入和IC内部逻辑的阈值电平,我们现在知道哪些电平会触发正确的逻辑电平,哪些会(意外)触发错误的逻辑电平。问题在于:要满足这些阈值,电源的噪声性能需要达到什么水平?低压差线性稳压器噪声很低,但在高压降比下却并不一定高效。开关稳压器可以有效降压,但会产生一些噪声。高效低噪的电源系统应包含这两种电源的组合。本文着重介绍各种组合,包括在开关稳压器后接LDO稳压器的混合方法。 (在需要时)最大化效率和最小化噪声的方法 从图1所示的设计示例可以看出,为了充分提高5 V稳压的效率并尽可能降低开关噪声,需要分接12 V电路并使用降压稳压器,例如 ADP2386。从标准逻辑接口电平来看,5 V TTL VIL 和 5 V CMOS VIL 分别是0.8 V和1.5 V,仅使用开关稳压器时,也具备适当的裕度。对于这些电轨,通过使用降压拓扑可实现效率最大化,而开关噪声则低于采用5 V(TTL和CMOS)技术时的 VIL。通过使用降压稳压器(例如图4a所示的ADP2386配置),效率可以高达95%,如ADP2386的典型电路和效率曲线图所示(见图4b)。如果在此设计中使用噪声较低的LDO稳压器,从VIN到VOUT的7 V压降会导致消耗大量内部功率,一般表现为产生热量和损失效率。为了以少量额外成本实现可靠设计,在降压稳压器后接LDO稳压器来产生5 V电压也是一项额外优势。 图4.ADP2386的(a)典型电路和(b)效率曲线图。 图5.典型的ADP125应用。 2.5 V和1.8 V CMOS的 VIL 分别是0.7 V和0.63 V。遗憾的是,此逻辑电平的安全裕度尚不足以避免开关噪声。要解决此问题,有两种方案可选。第一种:如果图1所示的外部3.3 V电源具备足够功率且噪声极低,则分接这个外部3.3 V电源,并使用线性稳压器(LDO稳压器),例如 ADP125 (图5)或 ADP1740 来获得2.5 V和1.8 V电源。注意,从3.3 V到1.8 V有1.5 V压降。如果此压降会导致问题,则可以使用混合方法。第二种:如果外部3.3 V电源的噪声不低,或不能提供足够功率,则分接12 V电源,通过降压稳压器后接LDO稳压器来产生3.3 V、2.5 V和1.8 V电源;混合方法如图6所示。 加入LDO稳压器会稍微增加成本和板面积以及少量散热,但要实现安全裕度,有必要作出这些取舍。使用LDO稳压器会小幅降低效率,但可以通过保持 VIN 至 VOUT的少量压降,使这种效率降幅达到最低:3.3 V至2.5 V,保持0.8 V,或3.3 V至1.8 V,保持1.5 V。可以使用带VIOC功能的稳压器尽可能提高效率和瞬变性能。VIOC可以调节上游开关稳压器的输出,从而在LDO稳压器两端保持合理的压降。带VIOC功能的稳压器包括 LT3045、 LT3042 和 LT3070-1。 LT3070-1是一款5 A、低噪声、可编程输出、85 mV低压差线性稳压器。如果必须使用LDO稳压器,则存在散热问题,其中功耗= VDROP × I。例如,LT3070-1支持3 A,稳压器两端的功率降幅(或功耗)典型值为3 A × 85 mV = 255 mW。相比压差为400 mV,输出电流同样为3 A,功耗为1.2 W的一些典型LDO稳压器,LT3070-1的功耗仅为其五分之一。 或者,我们可以使用混合方法,以牺牲成本为代价来提高效率。图6中效率和性能均得到优化,其中先使用降压稳压器(ADP2386)将电压降至允许的最低电压,尽量提高效率,后接一个LDO稳压器(ADP1740)。 图6.使用ADP2386和ADP1740组合的混合拓扑。 此练习提供一个通用设计示例,用于显示一些拓扑和技术。但是,也不能忘记考虑其他因素,例如IMAX、成本、封装、压降等。 也提供低噪声降压和升压稳压器选项,例如 Silent Switcher® regulators,它具备极低的噪声和低EMI。例如,从性能、封装、尺寸和布局区域来看, LT8650S 和 LTC3310S 具有成本高效特性。 封装、功率、成本、效率和性能取舍 量产PCB设计通常要求使用紧凑的多轨电源,以实现高功率、高效率、出色的性能和低噪声。例如,ADP5054四通道降压稳压器为FPGA等应用提供高功率(17 A)单芯片多轨电源解决方案,如图7所示。整个电源解决方案约41 mm × 20 mm大小。ADP5054本身的大小仅为7 mm × 7 mm,可以提供17 A总电流。要在紧凑空间内实现极高的功率电平,可以考虑使用ADI的 µModule® regulators,例如 LTM4700,可以在15 mm × 22 mm的封装大小内提供高达100 A电流。 图7.适合FPGA应用的ADP5054单芯片多轨电源解决方案。 图8.ADP5054原理图。 ADP5054 宽输入电压范围:4.5 V 至 15.5 V ±整个温度范围下的输出精度为 1.5% 250 kHz 至 2 MHz 可调开关频率,并具有单独的 ½× 频率选项 功率调整 通道 1 和通道 2 具有低端 FET 驱动器的可编程 2 A/4 A/6 A 同步降压稳压器 通道 3 和通道 4:2.5 A 同步降压稳压器 灵活的并行操作 单一 12 A 输出(通道 1 和通道 2 并联) 单一 5 A 输出(通道 3 和通道 4 并联)  低 1/f 噪声密度 在 10 Hz 至 100 kHz 频率下,0.8 VREF 时为 40 μV rms 0.811 V 精确阈值的精密启用 有源输出放电开关 FPWM/PSM 模式选择 频率同步输入或输出 通道 1 输出具有电源正常标记 UVLO、OCP 和 TSD 保护 48 引脚 7 mm × 7 mm LFCSP 工作结温范围为 −40°C 至 +125°C 原文转自亚德诺半导体 关于世健 亚太区领先的元器件授权代理商 世健(Excelpoint)是完整解决方案的供应商,为亚洲电子厂商包括原设备生产商(OEM)、原设计生产商(ODM)和电子制造服务提供商(EMS)提供优质的元器件、工程设计及供应链管理服务。 世健是新加坡主板上市公司,拥有超过30年历史。世健中国区总部设于香港,目前在中国拥有十多家分公司和办事处,遍及中国主要大中型城市。凭借专业的研发团队、顶尖的现场应用支持以及丰富的市场经验,世健在中国业内享有领先地位。 点击“阅读原文”,联系我们 ↓↓↓ 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-16 关键词: PCB 电源设计

  • 电源芯片使能管脚EN的6种玩法,助力设计稳定可靠的电源

    本文的电源芯片指DC-DC和LDO芯片。 EN即enable,意为使能,指的是激活该管脚,电源芯片才会有输出。 在EN脚上设计不同的外围电路,可以实现电源芯片多种上电功能,别看一个小小的EN管脚,设计不好,同样影响电源芯片的正常工作。 接下来一起看一下EN管脚有那些玩法吧! ▉ 玩法1:EN脚悬空 某些DC_DC的EN pin支持悬空使能,也就是说EN不用接任何器件,只要有输入,就会有输出。 某些DC-DC的pin description里面有float to enable字样 为什么悬空也能使能? 带float to enable的DC-DC EN管脚内部会有一个内置上拉源接到输入VIN上,在EN脚悬空时,利用0.9uA的上拉源来开启电源。 EN管脚的内部上拉源 ▉ 玩法2:用CPU的GPIO控制EN管脚 通过单片机GPIO输出高低电平来开启/关闭DC-DC,一般EN pin会有一个阈值,超过这个值,开启DC-DC,低于这个值关闭DC-DC。 在电气参数栏可以查看DC-DC EN脚开启阈值电压 设计时建议预留两个分压电阻,提高兼容性,更换不同IO电压的CPU时可做到有的放矢。 通过单片机的GPIO控制DC-DC EN pin 但同时也要注意不能超过EN管脚耐压最大值。 DC-DC EN管脚耐压最大值 ▉ 玩法3:EN脚通过两个分压电阻接到VIN上 那有人说了,我不用CPU的GPIO控制,想上电DC-DC就有输出,可以通过VIN接两个电阻分压到EN管脚,这种多见于DC-DC芯片,一般VIN和EN电压不在一个水平上,VIN电压较高需要进行分压,见下左图。 VIN和EN处于同一电压水平的,这种多见于LDO芯片,可通过电阻R1上拉到VIN,见下中图。 或者VIN和EN直接短接相连,将R1换作一根导线,这个时候电源的开启和关系取决于VIN输入的UVLO阈值,见下右图。   VIN通过分压电阻接到DC-DC EN pin ▉ 玩法4:EN脚通过两个分压电阻调整UVLO阈值 通过分压电阻接到EN管脚的好处是可以设置DC-DC的启动电压和关闭电压,Vstart和Vstop电压值至少高于DC-DC的UVLO值,不然设置分压电阻没有意义。 UVLO的全称是under voltage lock out,顾名思义就是低电压锁定,即欠压保护。 UVLO是针对DC-DC的输入VIN来说的,当电压低于某一定值,DC-DC直接锁定保护,UVLO限制了电源芯片的最低输入电压,一定程度上可以保证芯片不会产生不稳定的震荡,提高电源芯片工作时的稳定性和可靠性。 UVLO的阈值通常都是小于VIN最小输入电压值的,且是由芯片内部寄存器控制,在某些应用场合,如果不希望UVLO这么低,通过调整分压电阻阻值,可以设置电源启动电压和停止电压。 r1的计算公式为: r2的计算公式为: Vstart为启动电压,Vstop为关闭电压; Vena为EN阈值电压; Ihys为迟滞电流,I1为EN上拉源电流; r1和r2为外部分压电阻; 要求不高,可以直接采用公式: 高于Vstart电源开启,低于Vstart电源关闭。 为使DC-DC稳定使能,可以将Vena设置为比其阈值大一些(介于阈值和其最大值之间即可),根据阈值和想要的开启电压,选择合适的r1和r2取值。 ▉ 玩法5:EN脚外部加RC延时电路 某些电路有多个LDO,且LDO上电有时序要求,此时可以在EN Pin上加RC,通过设置RC的大小,来满足要求,如下的VOUT1如果要求比VOUT2先上电,即可将R1C1参数设置比R2C2小即可。 上电时序有要求的可在EN Pin上加RC延时电路 EN管脚也可以换作用两个GPIO控制,利用两个GPIO的控制延时来满足时序要求。 用两个GPIO控制EN来满足上电时序 为避免一些场合输出电压受到刚上电时输入电压波动的影响(T1~T2),利用分压电阻或者RC延时电路,使输入电压上升到70~80%*VIN时,再开启使能EN(T2后),以得到更稳定的输出电压。 Vout受到Vin电压波动的影响 ▉ 玩法6:多电源协同作战 有一些电路使用多种电源时,可以用上一级电源的PWRGD管脚来drive下一级电源的EN Pin,达到有福同享有难同当的目的,即上一级电源开,下一级电源才开,上一级电源异常,下一级电源也无法开启(同时开,同时关),此电路也可以满足时序的要求,即VOUT2比VOUT1上电慢。 用上一级PWRGD管脚来驱动下一级电源的EN Pin 上图中的PWRGD是开漏输出,电源异常时,此脚会被拉低,指示电源是否good的管脚。 PWRGD管脚描述 如下是EN1、PWRGD1、VOUT1、VOUT2的上电波形,可以看出,在前级电源完全上电之后,即PWRGD1管脚变为稳定的高电平时VOUT2才开始缓慢上升。 双电源EN1、PWRGD1、VOUT1、VOUT2上电波形 ▉ 更多玩法等待你们解锁 介绍了这6种玩法,大家可以举一反三,还有很多EN管脚设计方法就不一一列举了,设计好EN管脚的目的就是为了相应功能的实现和电源芯片稳定可靠的工作。 今天的文章内容到这里就结束了,希望对你有帮助,喜欢的话,点个赞点个在看,我们下一期见。 来源:记得诚电子设计 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-16 关键词: 芯片 电源设计

  • 关于FPGA电源设计的经验交流,你值得收藏!

    关于FPGA电源设计的经验交流,你值得收藏!

    我们在实施电源方案时,设计人员应该明确知道这些供电电源 ( 也称为“轨式电源” ) 的总功率。而且,和器件外部消耗的总功率相比,设计人员还需要考虑器件内部实际消耗的总功率 ( 称为“热功率”或者“耗散功率” ) ,例如,外部输出电容负载和平衡电阻匹配网络的功耗。通常来说外部电源为 FPGA 或者 CPLD 内部和外部正常工作提供电能源。 一、FPGA 使用的电源类型 FPGA 电源要求输出电压范围从 1.2V 到 5V,输出电流范围从数十毫安到数安培。可用三种电源:低压差(LDO)线性稳压器、开关式 DC-DC 稳压器和开关式电源模块。最终选择何种电源取决于系统、系统预算和上市时间要求。 如果电路板空间是首要考虑因素,低输出噪声十分重要,或者系统要求对输入电压变化和负载瞬变做出快速响应,则应使用 LDO 稳压器。LDO 功效比较低(因为是线性稳压器),只能提供中低输出电流。输入电容通常可以降低 LDO 输入端的电感和噪声。LDO 输出端也需要电容,用来处理系统瞬变,并保持系统稳定性。也可以使用双输出 LDO,同时为 VCCINT 和 VCCO 供电。 如果在设计中效率至关重要,并且系统要求高输出电流,则开关式稳压器占优势。开关电源的功效比高于 LDO,但其开关电路会增加输出噪声。与 LDO 不同,开关式稳压器需利用电感来实现 DC-DC 转换。 二、FPGA 的特殊电源要求 为确保正确上电,内核电压 VCCINT 的缓升时间必须在制造商规定的范围内。对于一些 FPGA,由于 VCCINT 会在晶体管阈值导通前停留更多时间,因此过长的缓升时间可能会导致启动电流持续较长时间。如果电源向 FPGA 提供大电流,则较长的上电缓升时间会引起热应力。ADI 公司的 DC-DC 稳压器提供可调软启动,缓升时间可以通过外部电容进行控制。缓升时间典型值在 20ms 至 100ms 范围内。 许多 FPGA 没有时序控制要求,因此 VCCINT、VCCO 和 VCCAUX 可以同时上电。如果这一点无法实现,上电电流可以稍高。时序要求依具体 FPGA 而异。对于一些 FPGA,必须同时给 VCCINT 和 VCCO 供电。对于另一些 FPGA,这些电源可按任何顺序接通。多数情况下,先给 VCCINT 后给 VCCO 供电是一种较好的做法。 当 VCCINT 在 0.6V 至 0.8V 范围内时,某些 FPGA 系列会产生上电涌入电流。在此期间,电源转换器持续供电。这种应用中,因为器件需通过降低输出电压来限制电流,所以不推荐使用返送电流限制。但在限流电源解决方案中,一旦限流电源所供电的电路电流超过设定的额定电流,电源就会将该电流限制在额定值以下。 三、FPGA 配电结构 1. 集中式电源结构 对于高速、高密度 FPGA 器件,保持良好的信号完整性对于实现可靠、可重复的设计十分关键。适当的电源旁路和去耦可以改善整体信号完整性。如果去耦不充分,逻辑转换将会影响电源和地电压,导致器件工作不正常。此外,采用分布式电源结构也是一种主要解决方案,给 FPGA 供电时可以将电源电压偏移降至最低。 在传统电源结构中,AC/DC 或 DC/DC 转换器位于一个地方,并提供多 个输出电压,在整个系统内分配。这种设计称为集中式电源结构 (CPA),见图 1。以高电流分配低电压时,铜线或 PCB 轨道会产生严重的电阻损耗,CPA 就会发生问题。 图 1 集中式电源结构 2. 分布式电源结构 CPA 的替代方案是分布式电源结构(DPA),见图 2。采用 DPA 时,整个系统内仅分配一个半稳压的 DC 电压,各 DC/DC 转换器(线性或开关式)与各负载相邻。DPA 中,DC/DC 转换器与负载(例如 FPGA)之间的距离近得多,因而线路电阻和配线电感引起的电压下降得以减小。这种为负载提供本地电源的方法称为负载点(POL)。 图 2 分布式电源结构 四、FPGA 的管脚介绍 FPGA 引脚分为两类:专用引脚和用户自定义引脚; 专用引脚大概占 FPGA 引脚数的 20%~30%,也就是说其硬件编码都是为了实现专用功能而编写的。 而专用引脚又分为以下 3 个子类: 电源引脚:接地或阳极引脚(内核或 IO)。 配置引脚:用来“下载”FPGA。 专用输入或时钟引脚:它们能驱动 FPGA 内部的大网线,适合于带有大输出端口(fanout)的时钟和信号。 其它的引脚就是用户引脚了。 1. 用户引脚 FPGA 的大部分引脚属于“用户引脚”(比如所谓的“IOs",或者"I/Os",或"用户 I/Os",或"用户 IOs”,或"IO 引脚",或……自己理解)。IO 代表“输入 - 输出”。 注意: 用户可以完全自定制用户 IO。它们可以被编程作为输入,输出或双向 IO(三向缓冲)。每个“IO 引脚”被连接$到 FPGA 内部的 IO 单元上。这个“IO 单元”通过 VCCIO(IO 加电引脚)引脚来上电。 2.IO 簇 通常每个 FPGA 有很多 VCCIO 引脚(IO Power pins),都被加同样的电压。但是新一代的 FPGA 引入了“用户 IO 组”。可以把 IO 分为不同的组,每组加各自的电压。这就使 FPGA 可以用作一个变压转换器了,比如对于开发板部分工作于 3.3v,部分工作于 2.5v 的很有用。(比如 cyclone III 系列的接 DDR2 要 1.8V 的电压) 3.FPGA 电源 FPGA 通常需要两个电压才能运行:一个是“核心电压”,另一个是“IO 电压”。每个电压通过独立的电源引脚来提供。 内核电压(这里简称 VCCINT)是用来给 FPGA 内部的逻辑门和触发器上的电压。该电压随着 FPGA 的发展从 5v、3.3v、2.5v、1.8v、1.5v 变的越来越低。核心电压是固定的。(根据所用 FPGA 的模式来确定)。IO 电压(简称 VCCIO)是用于 FPGA 的 IO 模块(同 IO 引脚)上的电压。该电压应该与其它连接到 FPGA 上的器件的电压匹配。 实际上,FPGA 器件本身是允许 VCCINT 和 VCCIO 相同的(比如 VCCINT 和 VCCIO 两种引脚可以被连接在一起)。但是 FPGA 设计是面向低电压内核和高电压 IO 的,所以两种电压一般是不相同的。 命名 内部电压 Xilinx 简称 VCC,Altera 简称 VCCINT;IO 电压 Xilinx 简称 VCCO,而 Altera 简称 VCCIO。 五、FPGA 功耗分析 外部电源为 FPGA 或者 CPLD 内部和外部正常工作提供电能源。实施电源方案时,设计人员应该明确知道这些供电电源 ( 也称为“轨式电源” ) 的总功率。而且,和器件外部消耗的总功率相比,设计人员还需要考虑器件内部实际消耗的总功率 ( 称为“热功率”或者“耗散功率” ) ,例如,外部输出电容负载和平衡电阻匹配网络的功耗。 器件、输出负载、外部匹配网络 ( 如果有 ) 的总功耗通常包括以下几部分: 待机功耗 动态功耗 I/O 功耗 待机功耗来自器件待机模式下的 ICCINT 电流。内核动态功耗来自器件内部开关 ( 内部节点电容冲放电 )。 I/O 功耗来自外部开关 ( 和器件引脚连接的外部负载电容冲放电 )、 I/O 驱动和外部匹配网络 ( 如果有 ) 。 热功耗是器件封装内部实际消耗总功率的一部分,其余部分在外部耗散掉。设计人员在确定器件本身热传导能力 ( 称为热阻 ) 能否满足内部管芯结温正常工作要求时,或者需要铝热沉等其他散热方案来实现更好的热传导性能时,应该考虑器件内部的实际热功耗。一般而言,待机功耗、动态功耗以及部分 I/O 功耗组成了总功耗中的实际热功耗。 1. 待机功耗 由于泄漏电流的存在,器件在待机时也会消耗能量。待机功耗随管芯大小、温度以及工艺的变化而变化。可以利用器件特征参数来模拟待机功耗,并定义为两类:典型功耗和最大功耗。 Stratix® II 器件使用 90 nm 工艺技术,对功耗和性能进行了优化。和前一工艺技术的器件相比,90 nm 器件由于泄漏导致静态功耗增大,对总功耗有很大的影响。 90 nm 工艺节点的待机功耗比以前的工艺技术更依赖于管芯结温。设计人员应重视降低结温,以便降低总功耗的待机功耗。下面的图 1 是待机功耗和结温的关系。 2. 动态功耗 内部节点改变逻辑状态时会消耗器件内部动态功耗,因为它需要能量对逻辑阵列和互联网络的内部电容进行冲放电 ( 例如,从逻辑 0 变到逻辑 1) 。内核动态功耗包括导线功耗和逻辑单元 (LE) 功耗 ( 或者 Stratix II 的自适应逻辑模块 (ALM))。 LE/ALM 功耗来自内部节点电容冲放电以及内部电阻单元的电流。导线功耗来自每个 LE/ALM 驱动外部导线电容时的冲放电电流。内核动态功耗主要来自以下结构单元: RAM 模块 (M512、 M4K 和 M-RAM) DSP 乘法器模块 锁相环 (PLL) 时钟树网络 高速差分接口 (HSDI) 收发器 上面列出的每个单元结构总电流之和与 VCCINT (Stratix II 为 1.2V) 相乘得到动态总功耗: 动态功耗 = VCCINT × Σ ICCINT (LE/ALM, RAM, DSP, PLL, Clocks, HSDI, 导线 ) 得到多个电容之和后,采用等价 ( 集总 ) 电容值计算动态功耗。例如,信号驱动输入或者输出时,对引脚、走线和封装电容求和。如果明确了内部开关频率,这一近似方法是足够的。 Altera 利用近似曲线 ( 基于特征数据 ) 来确定内部开关频率,有效地估算大部分设计拓扑的动态功耗。估算器件资源的总功耗时,应考虑资源的最大开关频率、估算的触发因子、下游逻辑扇出,以及通过器件特征参数获得的资源系数等。 Altera 的 PowerPlay 功耗分析和优化工具包考虑了所有这些因素进行功耗估算和分析。 3、IO 功耗 I/O 功耗是 VCCIO 功耗,主要来自器件输出引脚连接的外部负载电容、阻抗模式输出驱动电路以及外部匹配网络 (如果有) 的冲放电电流。器件 I/O 功耗按下式计算: I/O power 功耗 = (有源输出驱动数 × 功耗系数) +0.5 × (管芯、封装走线、引脚和输出负载电容之和) ×I/O 标准电压摆幅 × fMAX × (触发因子 /100) × VCCIO 有源输出驱动数包括有源双向输出。除了上面计算的 I/O 功耗,还有其他因素影响 I/O 功耗,包括同时由 VCCIO 供电的 I/O 缓冲单元。下面的图 2 是 I/O 缓冲模型。 如前所述, FPGA 或者 CPLD 内部要实际消耗一部分 VCCIO 功耗,外部匹配电阻网络以及输出电容负载消耗了另一部分能量。设计人员在规划散热管理方案时,应考虑 VCCIO 的内部功耗 ( 器件本身或者通过外部热沉) 。作为 VCCIO 电压稳压器和转换器 ( 指轨式电源 ) 输出功率的一部分,设计人员应考虑外部功率组成。 4. 其他功耗要求 设计 FPGA 和 CPLD 时,设计人员还应该考虑和总功耗有关的其他几个因素:浪涌电流、配置功耗以及 VCCPD( 仅对 Stratix II) 。 4.1 浪涌电流 浪涌电流是器件初始化上电时的电流。在上电阶段,必须为器件提供最低逻辑阵列电流 (ICCINT) ,并维持一段时间。这一持续时间取决于电源提供的电流大小。如果电流较大, VCCINT 能够迅速上升。当电压达到额定值的 90%时,一般不再需要最初的大电流。最大浪涌电流和器件温度成反比。随着器件温度的提高,上电浪涌电流下降 ( 而待机电流会随着温度提高而增大 ) 。 4.2 配置功耗 对于普通的 FPGA ,配置功耗是配置器件时消耗的能量。在配置和初始化阶段,器件需要能量来复位寄存器,使能 I/O 引脚,进入工作模式。上电阶段, I/O 引脚在配置前以及配置期间为三态,以降低功耗,防止在这段时间驱动输出。

    时间:2020-10-15 关键词: FPGA 轨式电源 电源设计

  • 设计多轨电源时,器件布局和布线很重要!

    在电源设计中,精心的布局和布线对于能否实现出色设计至关重要,要为尺寸、精度、效率留出足够空间,以避免在生产中出现问题。我们可以利用多年的测试经验,以及布局工程师具备的专业知识,最终完成电路板生产。 精心的设计的效率 设计从图纸上看起来可能毫无问题(也就是说,从原理图角度),甚至在模拟期间也没有任何问题,但真正的测试其实是在布局、PCB制造,以及通过载入电路实施原型制作应力测试之后。这部分使用真实的设计示例,介绍一些技巧来帮助避开陷阱。我们将介绍几个重要概念,以帮助避开设计缺陷和其他陷阱,以免未来需要重新设计和/或重新制作PCB。 功率预算 您需要注意在正常情况下按预期运行,但在全速模式或不稳定数据开始出现时(已排除噪声和干扰之后)不能按预期运行的系统。 退出级联阶段时,要避免限流情况。一个典型的级联应用:(A) 显示由产生3.3 V电源,电流最大500 mA的ADP5304 降压 稳压器(PSU1)构成的设计。为了提高效率,设计人员应分接3.3 V电轨,而不是5 V输入电源。3.3 V输出被进一步切断,以为PSU2 (LT1965)供电,这款LDO稳压器用于进一步将电压降低至2.5 V,且按照板载2.5 V电路和IC的要求,将最大输出电流限制在1.1 A。 这种系统存在一些很典型的隐藏问题。它在正常情况下能够正常运行。但是,当系统初始化并开始全速运行时——例如,当微处理器和/或ADC开始高速采样时——问题就出现了。由于没有稳压器能在输出端生成高于输入端的电压,用于为合 并电路VOUT1 和VOUT2 供电的 VOUT1 最大功率(P = V × I) at is 3.3 V × 0.5 A = 1.65 W .最大功率(P = V × I)为3.3 V × 0.5 A = 1.65 W。得出此数值的前提是效率为100%,但是因为供电过程中会出现损耗,所以实际功率要低于该数值。假定2.5 V电源轨道的最大可用功率为2.75 W。如果电路试图获取这么多的功率,但这种要求得不到满足,就会在PSU1开始限流时出现不规律行为。电流可能由于PSU1而开始限流,更糟的是,有些控制器因过流完全关断。 如果是在成功排除故障后实施,则可能需要更高功率的控制器。最理想的情况是使用与引脚兼容、电流更高的器件进行替换;最糟糕的情况下,则需要完全重新设计和制造PCB。如果能在概念设计阶段开始之前考虑功率预算,则可以避免潜在的项目计划延迟。 在考虑这一点的情况下,先创建真实的功率预算,然后选择控制器。包括您所需的所有电源电轨:2.5 V、3.3 V、5 V等。包括所有会消耗每个电轨功率的上拉电阻、离散器件和IC。使用这些值反向工作,估算您需要的电源。使用电力树系统设计工具,例如LTpowerPlanner来轻松创建支持所需的功率预算的电力树。 布局和布线 正确的布局和布线可以避免因错误的走线宽度、错误的通孔、引脚(连接器)数量不足、错误的接触点大小等导致轨道被烧毁,进而引发电流限制。下面章节介绍了一些值得注意的地方,也提供几个PCB设计技巧。 连接器和引脚接头 将示例的总电流扩展至17 A,那么设计人员必须考虑引脚的电流处理接触能力。一般来说,引脚或接触点的载流能力受几个因素影响,例如引脚的大小(接触面积)、金属成分等。直径为1.1 mm的典型过孔凸式连接引脚的电流约为3 A。如果需要17 A,那么应确保您的设计具有足够多的引脚,足以处理总体的载流容量。这可以通过增大每个导体(或触点)的载流能力来轻松实现,并保留一些安全裕度,使其载流能力超过PCB电路的总电流消耗。在本例中,要实现17 A需要6个引脚(且具备1A余量)。V CC 和GND一共需要12个引脚。要减少触点个数,可以考虑使用电源插座或更大的触点。 布线 用可用的线上PCB工具来帮助确定布局的电流能力。一盎司电轨宽度为1.27 mm的铜质PCB的载流能力约为3 A,电轨宽度为3 mm 时,载流能力约为5 A。还要留出一些余量,所以20 A的电轨的宽度需要达到19 mm(约20 mm)(请注意,本例未考虑温度升高带来的影响)。因为受PSU和系统电路的空间限制,无法实现20 mm电轨宽度。要解决这个问题,一个简单的解 决方案是使用多层PCB。将布线宽度降低到(例如)3 mm,并将这些布线复制到PCB中的所有层上,以确保(所有层中的)布线的总和能够达到至少20 A的载流能力。 过孔和连接 在过孔示例中,该过孔正在连接控制器的PCB的多个电源层。如果您选择1 A过孔,但需要2 A电流,那么电轨宽度必须能够携带2 A的电流,且过孔连接也要能够处理这个电流。示例至少需要两个过孔(如果空间允许,最好是三个),用于将电流连接至电源层。这个问题经常被忽略,一般只使用一个过孔来进行连接。连接完成后,这个过孔会作为保险丝使用,它会熔断,并断开与相邻层的电源连接。设计不良的过孔后期很难改善和解决,因为熔断的过孔很难注意到,或者被其他器件遮住。 请注意关于过孔和PCB电轨的下列参数:电轨宽度、过孔尺寸和电气参数受几个因素影响,例如PCB涂层、路由层、工作温度等,这些因素最终会影响载流能力。以前的PCB设计技巧没有考虑这些依赖关系,但是,设计人员在确定布局参数时,需要注意到这些。目前许多PCB电轨/过孔计算器都可在线使用。设计人员在完成原理图设计后,最好向PCB制造商或布局工程师咨询这些细节。 避免过热 有许多因素会导致生热,例如外壳、气流等,但本节主要讲述外露的焊盘。带有外露焊盘的控制器,例如LTC3533、ADP5304、ADP2386、ADP5054等,如果正确连接至电路板,其热阻会更低。一般来说,如果控制器IC的功率MOSFET是置于裸片之中(即是整片式的),该IC的焊盘通常外露,以便散热。如果转换器IC使用外部功率MOSFET运行(为控制器IC),那么控制IC通常无需要使用外露焊盘,因为它的主要制热源(功率MOSFET)本身就在IC外部。 通常,这些外露的焊盘必须焊接到PCB接地板上才有效。根据IC的不同,也有一些例外,有些控制器会指明,它们可以连接至隔离的焊盘PCB区域,以作为散热器进行散热。如果不确定,请参阅有关部件的数据表。 当您将外露的焊盘连接到PCB平面或隔离区域时,(a)确保将这些孔(许多排成阵列)连接到地平面以进行散热(热传递)。对于多层PCB接地层,建议利用过孔将焊盘下方所有层上的接地层连在一起。 请注意,关于外露焊盘的讨论是与控制器相关。在其他IC中使用外露焊盘可能需要使用极为不同的处理方法。 结论与汇总 要设计低噪声、不会因为电轨或过孔烧毁而影响系统电路的电源,从成本、效率、效率和PCB面积大小各方面来说都是一项挑战。本文强调了一些设计人员可能会忽略的地方,例如使用功率预算分析来构建电力树,以支持所有的后端负载。 原理图和模拟只是设计的第一步,之后是谨慎的器件定位和路由技术。过孔、电轨和载流能力都必须符合要求,并接受评估。如果接口位置存在开关噪声,或者开关噪声到达IC的功率引脚,那么系统电路会失常,且难以隔离并排除故障。 ▼点击“阅读原文”,进入ADI官方论坛获取Power领域的技术支持 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-15 关键词: 元器件 电源设计

  • PCB设计阻抗不连续怎么办?

    关于阻抗 先来澄清几个概念,我们经常会看到阻抗、特性阻抗、瞬时阻抗。严格来讲,他们是有区别的,但是万变不离其宗,它们仍然是阻抗的基本定义: a)将传输线始端的输入阻抗简称为阻抗; b)将信号随时遇到的及时阻抗称为瞬时阻抗; c)如果传输线具有恒定不变的瞬时阻抗,就称之为传输线的特性阻抗。 特性阻抗描述了信号沿传输线传播时所受到的瞬态阻抗,这是影响传输线电路中信号完整性的一个主要因素。 如果没有特殊说明,一般用特性阻抗来统称传输线阻抗。影响特性阻抗的因素有:介电常数、介质厚度、线宽、铜箔厚度。 什么是阻抗连续 阻抗连续类似: 水在一条均匀的水沟里稳定的流动,突然水沟来个转折并且加宽了。 那么水在拐弯的地方就会晃动,并且产生水波传播。 这就是阻抗不匹配导致的结果。 阻抗不连续解决方法 01 渐变线 一些RF器件封装较小,SMD焊盘宽度可能小至12mils,而RF信号线宽可能达50mils以上,要用渐变线,禁止线宽突变。渐变线如图所示,过渡部分的线不宜太长。 02 拐角 RF信号线如果走直角,拐角处的有效线宽会增大,阻抗不连续,引起信号反射。为了减小不连续性,要对拐角进行处理,有两种方法:切角和圆角。圆弧角的半径应足够大,一般来说,要保证:R>3W。如图右所示。 03 大焊盘 当50欧细微带线上有大焊盘时,大焊盘相当于分布电容,破坏了微带线的特性阻抗连续性。可以同时采取两种方法改善:首先将微带线介质变厚,其次将焊盘下方的地平面挖空,都能减小焊盘的分布电容。如下图。 04 过孔 过孔是镀在电路板顶层与底层之间的通孔外的金属圆柱体。信号过孔连接不同层上的传输线。过孔残桩是过孔上未使用的部分。过孔焊盘是圆环状垫片,它们将过孔连接至顶部或内部传输线。隔离盘是每个电源或接地层内的环形空隙,以防止到电源和接地层的短路。 过孔的寄生参数 若经过严格的物理理论推导和近似分析,可以把过孔的等效电路模型为一个电感两端各串联一个接地电容,如下图所示。 过孔的等效电路模型 从等效电路模型可知,过孔本身存在对地的寄生电容,假设过孔反焊盘直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于: 过孔的寄生电容可以导致信号上升时间延长,传输速度减慢,从而恶化信号质量。同样,过孔同时也存在寄生电感,在高速数字PCB中,寄生电感带来的危害往往大于寄生电容。 它的寄生串联电感会削弱旁路电容的贡献,从而减弱整个电源系统的滤波效用。假设L为过孔的电感,h为过孔的长度,d为中心钻孔的直径。过孔近似的寄生电感大小近似于: 过孔是引起RF通道上阻抗不连续性的重要因素之一,如果信号频率大于1GHz,就要考虑过孔的影响。 减小过孔阻抗不连续性的常用方法有:采用无盘工艺、选择出线方式、优化反焊盘直径等。优化反焊盘直径是一种    常用的减小阻抗不连续性的方法。由于过孔特性与孔径、焊盘、反焊盘、层叠结构、出线方式等结构尺寸相关,建议每次设计时都要根据具体情况用HFSS和Optimetrics进行优化仿真。 当采用参数化模型时,建模过程很简单。在审查时,需要PCB设计人员提供相应的仿真文档。 过孔的直径、焊盘直径、深度、反焊盘,都会带来变化,造成阻抗不连续性,反射和插入损耗的严重程度。 05 通孔同轴连接器 与过孔结构类似,通孔同轴连接器也存在阻抗不连续性,所以解决方法与过孔相同。减小通孔同轴连接器阻抗不连续性的常用方法同样是:采用无盘工艺、合适的出线方式、优化反焊盘直径。 本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-15 关键词: PCB 电源设计

  • 实用电源设计经验分享!

    1、反激式电源中的铁氧体磁放大器 对于两个输出端都提供实际功率(5V 2A和12V 3A,两者都可实现± 5%调节)的双路输出反激式电源来说,当电压达到12V时会进入零负载状态,而无法在5%限度内进行调节。线性稳压器是一个可实行的解决方案,但由于价格昂贵且会降低效率,仍不是理想的解决方案。 我们建议的解决方案是在12V输出端使用一个磁放大器,即便是反激式拓扑结构也可使用。为了降低成本,建议使用铁氧体磁放大器。然而,铁氧体磁放大器的控制电路与传统的矩形磁滞回线材料(高磁导率材料)的控制电路有所不用。铁氧体的控制电路(D1和Q1)可吸收电流以便维持输出端供电。该电路已经过全面测试。变压器绕组设计为5V和13V输出。该电路在实现12V输出± 5%调节的同时,甚至还可以达到低于1W的输入功率(5V 300 mW和12V零负载)。 图1 2、使用现有的消弧电路提供过流保护  考虑一下5V 2A和12V 3A反激式电源。该电源的关键规范之一便是当12V输出端达到空载或负载极轻时,对5V输出端提供过功率保护(OPP)。这两个输出端都提出了± 5%的电压调节要求。 对于通常的解决方案来说,使用检测电阻会降低交叉稳压性能,并且保险丝的价格也不菲。而现在已经有了用于过压保护(OVP)的消弧电路。该电路能够同时满足OPP和稳压要求,使用部分消弧电路即可实现该功能。 从图2可以看出,R1和VR1形成了一个12V输出端有源假负载,这样可以在12V输出端轻载时实现12V电压调节。在5V输出端处于过载情况下时,5V输出端上的电压将会下降。假负载会吸收大量电流。R1上的电压下降可用来检测这一大量电流。Q1导通并触发OPP电路。 图2 3、有源并联稳压器与假负载 在线电压AC到低压DC的开关电源产品领域中,反激式是目前最流行的拓扑结构。这其中的一个主要原因是其独有的成本效益,只需向变压器次级添加额外的绕组即可提供多路输出电压。 通常,反馈来自对输出容差有最严格要求的输出端。然后,该输出端会定义所有其它次级绕组的每伏圈数。由于漏感效应的存在,输出端不能始终获得所需的输出电压交叉稳压,特别是在给定输出端因其它输出端满载而可能无负载或负载极轻的情况下更是如此。 可以使用后级稳压器或假负载来防止输出端电压在此类情况下升高。然而,由于后级稳压器或假负载会造成成本增加和效率降低,因而它们缺乏足够的吸引力,特别是在近年来对多种消费类应用中的空载和/或待机输入功耗的法规要求越来越严格的情况下,这一设计开始受到冷落。图3中所示的有源并联稳压器不仅可以解决稳压问题,还能够最大限度地降低成本和效率影响。 图3:用于多路输出反激式转换器的有源并联稳压器。 该电路的工作方式如下:两个输出端都处于稳压范围时,电阻分压器R14和R13会偏置三极管Q5,进而使Q4和Q1保持在关断状态。在这样的工作条件下,流经Q5的电流便充当5V输出端很小的假负载。 5V输出端与3.3V输出端的标准差异为1.7V。当负载要求从3.3V输出端获得额外的电流,而从5V输出端输出的负载电流并未等量增加时,其输出电压与3.3V输出端的电压相比将会升高。由于电压差异约超过100 mV,Q5将偏置截止,从而导通Q4和Q1并允许电流从5V输出端流到3.3V输出端。该电流将降低5V输出端的电压,进而缩小两个输出端之间的电压差异。 Q1中的电流量由两个输出端的电压差异决定。因此,该电路可以使两个输出端均保持稳压,而不受其负载的影响,即使在3.3V输出端满载而5V输出端无负载这样最差的情况下,仍能保持稳压。设计中的Q5和Q4可以提供温度补偿,这是由于每个三极管中的VBE温度变化都可以彼此抵消。二极管D8和D9不是必需的器件,但可用于降低Q1中的功率耗散,从而无需在设计添加散热片。   该电路只对两个电压之间的相对差异作出反应,在满载和轻负载条件下基本不起作用。由于并联稳压器是从5V输出端连接到3.3V输出端,因此与接地的并联稳压器相比,该电路的有源耗散可以降低66%。其结果是在满载时保持高效率,从轻负载到无负载的功耗保持较低水平。 4、采用StackFET的高压输入开关电源 使用三相交流电进行工作的工业设备常常需要一个可以为模拟和数字电路提供稳定低压直流电的辅助电源级。此类应用的范例包括工业传动器、UPS系统和能量计。 此类电源的规格比现成的标准开关所需的规格要严格得多。不仅这些应用中的输入电压更高,而且为工业环境中的三相应用所设计的设备还必须容许非常宽的波动—包括跌落时间延长、电涌以及一个或多个相的偶然丢失。而且,此类辅助电源的指定输入电压范围可以达到57 VAC至580 VAC之宽。 设计如此宽范围的开关电源可以说是一大挑战,主要在于高压MOSFET的成本较高以及传统的PWM控制环路的动态范围的限制。StackFET技术允许组合使用不太昂贵的、额定电压为600V的低压MOSFET和Power Integrations提供的集成电源控制器,这样便可设计出简单便宜并能够在宽输入电压范围内工作的开关电源。 图4:采用StackFET技术的三相输入3W开关电源。 该电路的工作方式如下:电路的输入端电流可以来自三相三线或四线系统,甚至来自单相系统。三相整流器由二极管D1-D8构成。电阻R1-R4可以提供浪涌电流限制。如果使用可熔电阻,这些电阻便可在故障期间安全断开,无需单独配备保险丝。pi滤波器由C5、C6、C7、C8和L1构成,可以过滤整流直流电压。 电阻R13和R15用于平衡输入滤波电容之间的电压。 当集成开关(U1)内的MOSFET导通时,Q1的源端将被拉低,R6、R7和R8将提供栅极电流,并且VR1到VR3的结电容将导通Q1。齐纳二极管VR4用于限制施加给Q1的栅极源电压。当U1内的MOSFET关断时,U1的最大化漏极电压将被一个由VR1、VR2和VR3构成的450 V箝位网络箝位。这会将U1的漏极电压限制到接近450 V。 与Q1相连的绕组结束时的任何额外电压都会被施加给Q1。这种设计可以有效地分配Q1和U1之间的整流输入直流电压和反激式电压总量。电阻R9用于限制开关切换期间的高频振荡,由于反激间隔期间存在漏感,箝位网络VR5、D9和R10则用于限制初级上的峰值电压。 输出整流由D1提供。C2为输出滤波器。L2和C3构成次级滤波器,以减小输出端的开关纹波。 当输出电压超过光耦二极管和VR6的总压降时,VR6将导通。输出电压的变化会导致流经U2内的光耦二极管的电流发生变化,进而改变流经U2B内的晶体管的电流。当此电流超出U1的FB引脚阈值电流时,将抑制下一个周期。输出稳压可以通过控制使能及抑制周期的数量来实现。一旦开关周期被开启,该周期便会在电流上升到U1的内部电流限制时结束。R11用于限制瞬态负载时流经光耦器的电流,以及调整反馈环路的增益。电阻R12用于偏置齐纳二极管VR6。 IC U1 (LNK 304)具有内置功能,因此可根据反馈信号消失、输出端短路以及过载对该电路提供保护。由于U1直接由其漏极引脚供电,因此不需要在变压器上添加额外的偏置绕组。C4用于提供内部电源去耦。 5、选择好的整流二极管可以简化AC/DC转换器中的EMI滤波器电路并降低其成本 该电路可以简化AC/DC转换器中的EMI滤波器电路并降低其成本。 要使AC/DC电源符合EMI标准,就需要使用大量的EMI滤波器器件,例如X电容和Y电容。AC/DC电源的标准输入电路都包括一个桥式整流器,用于对输入电压进行整流(通常为50-60 Hz)。由于这是低频AC输入电压,因此可以使用如1N400X系列二极管等标准二极管,另一个原因是这些二极管的价格是最便宜的。 这些滤波器器件用于降低电源产生的EMI,以便符合已发布的EMI限制。然而,由于用来记录EMI的测量只在150 kHz时才开始,而AC线电压频率只有50或60 Hz,因此桥式整流器中使用的标准二极管(参见图1)的反向恢复时间较长,且通常与EMI产生没有直接关系。 然而,过去的输入滤波电路中有时会包括一些与桥式整流器并联的电容,用来抑制低频输入电压整流所造成的任何高频波形。 如果在桥式整流器中使用快速恢复二极管,就无需使用这些电容了。当这些二极管之间的电压开始反向时,它们的恢复速度非常快(参见图2)。这样通过降低随后的高频关断急变以及EMI,可以降低AC输入线中的杂散线路电感激励。由于2个二极管可以在每半个周期中实现导通,因此4个二极管中只需要2个是快速恢复类型即可。同样,在每半个周期进行导通的两个二极管中,只需要其中一个二极管具有快速恢复特性即可。 图6:在AC输入端使用桥式整流器的SMPS的典型输入级。 图7:输入电压和电流波形显示了反向恢复结束时的二极管急变。 6、用软启动禁止低成本输出来遏制电流尖峰 为满足严格的待机功耗规范要求,一些多路输出电源被设计为在待机信号为活动状态时断开输出连接。 通常情况下,通过关闭串联旁路双极晶体管(BJT)或MOSFET即可实现上述目的。对于低电流输出,如果在设计电源变压器时充分考虑到晶体管的额外压降情况,则BJT可成为MOSFET的合适替代品,且成本更为低廉。 图十所示为简单的BJT串联旁路开关,电压为12 V,输出电流强度为100 mA,并带有一超大电容(CLOAD)。晶体管Q1为串联旁路元件,由Q2根据待机信号的状态来控制其开关。电阻R1的值是额定的,这样可确保Q1有足够的基值电流在最小Beta和最大的输出电流下以饱和的状态工作。PI建议额外添加一个电容器(Cnew),用以调节导通时的瞬态电流。如果不添加Cnew,Q1在导通后即迅速进入电容性负载,并因而产生较大的电流尖峰。为调节该瞬态尖峰,需要增加Q1的容量,这便导致了成本的增加。 用作Q1额外“密勒电容”的Cnew可以消除电流尖峰。该额外电容可限制Q1集电极的dv/dt值。dv/dt值越小,流入Cload的充电电流就越少。为Cnew指定电容值,使得Q1的理想输出dv/dt值与Cnew值相乘等于流入R1的电流。  式2 图8:简单的软启动电路可以禁止待机时的电源输出,同时消除导通时的电流尖峰因此,可利用小型晶体管(Q1)来保持低成本 -END- | 整理文章为传播相关技术,版权归原作者所有 | | 如有侵权,请联系删除 | 【1】必看!什么是PCB回流?又该如何解决? 【2】PCB与FPC之间有什么区别?你都知道吗? 【3】PCB板层设计居然也与电磁兼容性原来有这么大关系?! 【4】动图解读:国外PCB怎么制作的! 【5】超实用!PCB设计规则中英文对照一览 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-15 关键词: 电路图 电源设计

  • 24种电子元器件“切开后”原来是这个模样

    天天都在用电子元器件,里面长什么样想看看吗?常见到的电子元器件不为人熟知的内部结构,以下是这些元器件经过切割研磨后的横截面照片: 0 1 表贴电容 0 2 薄膜电容 0 3 电解电容 0 4 瓷片电容 0 5 钽电容 0 6 金属膜电阻 0 7 淡粉电阻 0 8 色环电感 0 9 LED 0 10 二极管 0 11 三极管 0 12 按钮 0 13 滑动单刀双掷开关    0 14 双排插针 0 15 干簧管继电器 0 16 DB9接头 0 17 电子管 0 18 网络变压器 0 19 纽扣电池 0 20 驻极体MIC 0 21 七段数码管 0 22 光耦 0 23 耳机接头 0 24 BGA封装 制作上述元器件的横截面,一般需要经过以下步骤: 【1】将元器件使用环氧树脂抽真空浸泡进行固定; 【2】使用研磨或者切割去掉元器件表层部分;  【3】对剩余部分进行抛光,显示清晰的截面图像; 【4】在放大镜或者显微镜下进行拍照观察。 END 免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢! 免责声明:本文内容由21ic获得授权后发布,版权归原作者所有,本平台仅提供信息存储服务。文章仅代表作者个人观点,不代表本平台立场,如有问题,请联系我们,谢谢!

    时间:2020-10-14 关键词: 元器件 电源设计

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包