当前位置:首页 > 电磁兼容性
  • 关于医疗设备电源的特点以及需要考虑的那些方面

    关于医疗设备电源的特点以及需要考虑的那些方面

    当今社会,随着科学技术的不断进步,越来越多的现代医疗器械得到了飞速发展,特别是直接与人体相接触的电子仪器,除了对仪器本身性能的要求越来越高外之外,对人体安全方面的考虑也越来越备受关注。例如:心脏穿刺监视器、超声波、母婴监护仪、婴儿保温仪、生命监护仪等一些与人体紧密接触的仪器,也就是说病人使用仪器时不能因为使用仪器而对人体造成有触电或者其他方面的任何危险。医疗电子,与其他定位于大众市场及在乎成本的消费电子和其它低价产品应用领域的电子和功率电子不同,医疗电子要遵守的规则多得多。 一台医疗设备在医院是否能够发挥其最大效能,除了与机器本身的技术性能有直接的关系外,还和供电电源的质量有着极其重要的关系。电源品质的好坏,将直接影响医疗设备的运行稳定性和可靠性,甚至导致重大医疗设备事故和造成巨大的经济损失。 目前,国内的医疗设备大多采用220V市电供电。由于各种不同类型的医疗设备供电需求,目前使用最多的是集中式供电结构。即由一个集中的电源变换器产生所需各种电压等级的输出电压。由于它成本低廉、效率高、输出电压可调整、输出噪音小、动态响应快等非常适合医疗类设备使用,是医疗类设备目前使用最多的一种供电方式。 由于医疗电子产量一般相对较低,设计人员必须考虑购买或自制的问题。医疗电子的设计人员很少考虑自己设计离线功率电源。因为这类特殊的设计和测试所需的投资与最终的产量规模不相配,设备制造商会发现产品的产量难于或不可能分摊设计阶段付出的投资。所以,向已经拥有相应专业设计能力和测试技术的公司直接购买功率电源更合算。 安全与隔离是普通商用电源与医疗用电源的一个重大差别。通常,除了一些实验分析类仪器,医疗设备大多安装在病床或手术台附近,离人和操作者的距离比较近,外壳常常会被触及到。医疗设备内部有各种各样的强,弱电的部件,如果强弱电之间的隔离或者是外壳材料绝缘有问题,就会非常危险。 要为医疗类设备选择或者搭建一个好的供电系统,必须注意提高电源的电磁兼容性和抗电磁干扰能力。主要要从以下几个方面来考虑: 设计。 PCB的设计和布局,一般的电源会包含一些高频信号,PCB上的任何印刷线路都可以充当天线,印刷线路的长度和宽度会影响其阻抗和电感,从而影响频率响应,及时传递直流信号的印刷线路也会耦合到相邻印刷线路的射频信号,并引起电路问题。因此,医疗电源必须选择具有强大研发能力的大品牌和公司的产品。这些产品可以保证在设计和生产技术方面的优良品质。 屏蔽。为了抑制开关电源产生的辐射并消除电磁干扰对医疗设备中其他电子设备的影响,最好的方法是屏蔽电源的磁场,然后将整个屏蔽盖连接到医疗设备的外壳或地面。这是用一半的努力就能获得两倍结果的一种方法。 认证。在此阶段,一般医疗设备电源需要通过FCC-B,CISPR22-B,EN55011 \ 55022 \ 61204 \ 61000等电磁兼容性和抗电磁干扰能力。选择完成这些测试的产品不仅可以确保不会对设备中的其他电子组件产生电磁影响,而且可以减少医疗设备的研发周期和投放市场之前的检查时间。 尺寸和高功率密度。当前,除了多功能,高检测和调节精度的发展以外,医疗设备也是尺寸更小且易于携带的发展方向。这就要求医疗设备的电源在板面积较小的情况下必须具有较高的功率输出。 特殊应用。目前,市场上大多数集中式电源产品均具有标准输出。即使某些电源产品可以通过外部电路调节输出,调节范围也不大,并且存在稳定性问题。如果遇到低电压,大电流或极高的直流电压,该如何处理,当然可以使用定制方法,但是价格很高,无论客户是否接受。 在研究设计过程中,一定会有这样或着那样的问题,这就需要我们的科研工作者在设计过程中不断总结经验,这样才能促进产品的不断革新。

    时间:2021-03-21 关键词: 医疗设备电源 电磁兼容性 抗电磁干扰

  • UPS不间断电源的电磁兼容性设计

      根据多年来人们对电磁兼容的研究和实践的经验表明,假定在产品开发阶段解决电磁兼容问题的费用为1,则在型号研制阶段解决需要的费用可能为10,到批量生产时解决需要的费用可能达100,到现场安装时解决需要的费用可能上千倍或者无法解决。因此,UPS不间断电源电磁兼容的问题必须在产品的开发阶段解决。 针对UPS的产品特点,UPS的电磁兼容主要包含以下几个部分:电源的输入、输出传导干扰;电源的辐射骚扰;UPS的抗干扰特性。下面逐项阐述达到相关标准要求的设计方法。 1、输入、输出传导干扰的抑制 针对传导骚扰,可以从三个方面来考虑:干扰源、传导途径和直接的骚扰抑制。 A、干扰源的消除和降低:在UPS中有整流的AC/DC变换,有SPWM逆变的DC/AC逆变器,有PFC的高频变换电路,有DC/DC变换的回路,这些都是UPS内重要的骚扰源,尤其是其中的变压器、电感、高频电流回路,因此,合理地设计相应变压器和电感的参数、加工工艺和在整机中的布局将可能大幅度降低它们的骚扰强度,合理地设高频电流的PCB、布线也可以改善UPS的骚扰;对于功率变换器中的驱动电路,可以在不影响效率和内阻的情况下加大驱动电阻,增加开关电源的上升、下降沿时间,从而减少电压、电流的高频谐波含量。 B、传导途径的抑制:由于所有的传导干扰只有通过适当的空间和导体途径才可能作用到UPS的输入、输出电源端子,因此,尽量减少传递的途径也是减低UPS 不间断电源骚扰的有效方法。例如,将所有的干扰源安装在离输入、输出端子较远的位置,输入、输出的电源线不从干扰源附近走线,在干扰源的进出位置加强抑制处理,通过屏蔽手段将干扰源和其它部分进行空间隔离,电源的输入、输出等分别在整机的相对较远位置等。 C、直接的骚扰抑制:对于采用上述方法后仍然无法符合标准要求的情况,直接在输入、输出回路采用相应的EMI滤波器件,如电感、高频电容、专用滤波器等将可以再次有效压低UPS整机对外的传导干扰,实践表明,只要适当加大滤波器的相关参数和衰减的DB值,一般都可以将UPS的传导骚扰压低到标准的限值以内。当然,滤波器的安装必须越靠近输入、输出电源端子越好,因为即使是多几厘米长的接线也会增大干扰,插座式的滤波器将是最为理想的选择。另外,在滤波器中的电容或外加的EMI滤波电容最好是无感的,以增强滤波效果。

    时间:2020-09-09 关键词: ups 不间断电源 电磁兼容性

  • EMC整改的一些方法,主要包括哪些呢?

    EMC整改的一些方法,主要包括哪些呢?

    EMC的整改方法,你知道哪些?提到EMC,每个电子工程师应该都不陌生,EMC整改方法多种多样,今天的这篇文章主要针对EMC整改中常用的问题进行、探讨,分析其干扰源所在及其相互干扰的途径和方式,进而有针对性的进行整改。跟着小编一起来好好学习一下吧! 一般来说主要的整改方法有如下几种: 1、减弱干扰源、在找到干扰源的基础上,可对干扰源进行允许范围内的减弱,减弱源的方法一般有如下方法: 1)在IC的Vcc和GND之间加去耦电容,该电容的容量在0。01μF枣0。1μF之间,安装时注意电容器的引线,使它越短越好。 2)在保证灵敏度和信噪比的情况下加衰减器。如VCD、DVD视盘机中的晶振,它对电磁兼容性影响较为严重,减少其幅度就是可行的方法之一,但其不是唯一的解决方法。 3)还有一个间接的方法就是使信号线远离干扰源。 2、电线电缆的分类整理、在电子设备中,线间耦合是一种重要的途径,也是造成干扰的重要原因,因为频率的因素,可大体分为高频耦合与低频耦合。因耦合方式不同,其整改方法也是不同的,下边分别讨论: 1)低频耦合、低频耦合是指导线长度等于或小于1/16波长的情况,低频耦合又可分为电场和磁场耦合,电场耦合的物理模型是电容耦合,因此整改的主要目的是减小分布耦合电容或减小耦合量,可采用如下的方法: a、增大电路间距是减小分布电容的最有效的方法。 b、追加高导电性屏蔽罩,并使屏蔽罩单点接地能有效的抑制低频电场干扰。 c、追加滤波器可减小两电路间的耦合量。 d、降低输入阻抗,例如CMOS电路的输入阻抗很高,对电场干扰极其敏感,可在允许范围内在输入端并接一个电容或阻值较低的电阻。 2)磁场耦合的物理模型是电感耦合,其耦合主要是通过线间的分布互感来耦合的,因此整改的主要方法是破坏或减小其耦合量,大体可采用如下的方法: a、追加滤波器,在追加滤波器时要注意滤波器的输入输出阻抗及其频率响应。 b、减小敏感回路与源回路的环路面积,即尽量使信号线或载流线与其回线靠近或扭绞在一体。 c、增大两电路间距,以便减小线间互感来减低耦合量。 d、若有可能,尽量使敏感回路与源回路平面正交或接近正交来降低两电路的耦合量。 e、用高导磁材料来包扎敏感线,可有效的解决磁场干扰问题,值得注意的是要构成闭和磁路,努力减小磁路的磁阻将会更加有效。 3)高频耦合、高频耦合是指长于1/4波长的走线由于电路中出现电压和电流的驻波,会使耦合量增强,可采用如下的方法加以解决: a、尽量缩短接地线,与外壳接地尽量采用面接触的方式。 b、重新整理滤波器的输入输出线,防止输入输出线间耦合,确保滤波器的滤波效果不变差。 c、屏蔽电缆屏蔽层采用多点接地。 d、将连接器的悬空插针接到地电位,防止其天线效应。 3、改善地线系统、理想的地线是一个零阻抗,零电位的物理实体,它不仅是信号的参考点,而且电流流过时不会产生电压降。在具体的电气电子设备中,这种理想地线是不存在的,当电流流过地线时必然会产生电压降。据此可根据地线中干扰形成机理可归结为以下两点: 1)减小低阻抗和电源馈线阻抗。 2)正确选择接地方式和阻隔地环路,按接地方式来分有悬浮地、单点接地、多点接地、混合接地。如果敏感线的干扰主要来自外部空间或系统外壳,此时可采用悬浮地的方式加以解决,但是悬浮地设备容易产生静电积累,当电荷达到一定程度后,会产生静电放电,所以悬浮地不宜用于一般的电子设备。单点接地适用于低频电路,为防止工频电流及其他杂散电流在信号地线上各点之间产生地电位差,信号地线与电源及安全地线隔离,在电源线接大地处单点连接。 单点接地主要适用于频率低于3MHz的情况。多点接地是高频信号唯一实用的接地方式,在射频时会呈现传输线特性,为使多点接地的有效性,当接地导体长度超过最高频率1/8波长时,多点接地需要一个等电位接地平面。多点接地适用于300KHz以上。混合接地适用于既然有高频又有低频的电子线路中。 4、屏蔽、屏蔽是提高电子系统和电子设备电磁兼容性能的重要措施之一,它能有效的抑制通过空间传播的各种电磁干扰。屏蔽按机理可分为磁场屏蔽与电场屏蔽及电磁屏蔽。电场屏蔽应注意以下几点: 1)选择高导电性能的材料,并且要有良好的接地。 2)正确选择接地点及合理的形状,最好是屏蔽体直接接地。 5、磁场屏蔽通常只是指对直流或甚低频磁场的屏蔽,其屏蔽效能远不如电场屏蔽和电磁屏蔽,磁屏蔽往往是工程的重点,磁屏蔽时: 1)要选用铁磁性材料。 2)磁屏蔽体要远离有磁性的元件,防止磁短路。 3)可采用双层屏蔽甚至三层屏蔽。 4)屏蔽体上边的开孔要注意开孔的方向,尽可能使缝的长边平行于磁通流向,使磁路长度增加最少。一般来说,磁屏蔽不需要接地,但为防止电场感应,还是接地为好。电磁场在通过金属或对电磁场有衰减作用的阻挡体时,会受到一定程度的衰减,即产生对电磁场的屏蔽作用。在实际的整改过程中视具体需要而定选择何种屏蔽及屏蔽体的形状、大小、接地方式等。 6、改变电路板的布线结构、有些频率点是通过电路板上走线分布参数所决定的,通过前述方法不大有用,此类整改通过在走线中增加小的电感、电容、磁珠来改变电路参数结构,使其移到限值要求较高的频率点上。对于这类干扰,要想从根本上解决其影响,就要重新布线。以上就是EMC整改的一些方法,希望能给大家帮助。

    时间:2020-04-28 关键词: 干扰 电子工程师 电磁兼容性

  • 如何检验LED电源可靠性?

    如何检验LED电源可靠性?

    在生活中,处处可见LED产品,有LED灯,LED显示屏,那么LED都会需要LED电源,那么如何检验LED电源的可靠性呢? 1描述输入电压影响输出电压的几个指标形式 ⑴ 稳压系数 ①绝对稳压系数K,表示负载不变时,稳压电源输出直流电压变化量△Uo与输入电网电压变化量△Ui之比,即K=△Uo/△Ui。 ②相对稳压系数S,表示负载不变时,稳压器输出直流电压Uo的相对变化量△Uo/Uo与输入电网电压Ui的相对变化量△Ui/Ui之比,即S=△Uo/Uo/△Ui/Ui。 ⑵ 电网调整率,表示输入电网电压由额定值变化+/-10%时,稳压电源输出电压的相对变化量,有时也以绝对值表示。 ⑶电压稳定度,负载电流保持为额定范围内的任何值,输入电压在规定的范围内变化所引起的输出电压相对变化△Uo/Uo(百分值),称为稳压器的电压稳定度。 2负载对输出电压影响的几种指标形式 ⑴负载调整率(也称电流调整率),在额定电网电压下,负载电流从零变化到最大值时,输出电压的最大相对变化量,常用百分数表示,有时也用绝对变化量表示。 ⑵ 输出电阻(也称等效内阻或内阻),在额定电网电压下,由于负载电流变化△IL引起输出电压变化△Uo,则输出电阻为Ro=|△Uo/△IL|Ω。 3纹波电压的几个指标形式 ⑴最大纹波电压,在额定输出电压和负载电流下,输出电压纹波(包括噪声)的绝对值的大小,通常以峰值或有效值表示。 ⑵纹波系数Y(%),在额定负载电流下,输出纹波电压的有效值Urms与输出直流电压Uo之比,即Y=Umrs/Uox100%。 ⑶纹波电压抑制比,在规定的纹波频率(例如50HZ)下,输入电压中的纹波电压Ui~与输出电压中的纹波电压Uo~之比,即:纹波电压抑制比=Ui~/Uo~。 4电气安全要求 ⑴电源结构的安全要求 ①空间要求,UL、CSA、VDE安全规范强调了在带电部分之间和带电部分与非带电金属部分之间的表面、空间的距离要求。UL、CSA要求:极间电压大于等于250VAC的高压导体之间,以及高压导体与非带电金属部分之间(这里不包括导线间),无论在表面间还是在空间,均应有0.1吋的距离;VDE要求交流线之间有3mm的徐变或2mm的净空间隙;IEC要求:交流线间有3mm的净空间隙及在交流线与接地导体间的4mm的净空间隙。另外,VDE、IEC要求在电源的输出和输入之间,至少有8mm的空间间距。 ②电介质实验测试方法,打高压:输入与输出、输入和地、输入AC两级之间。 ③漏电流测量,漏电流是流经输入侧地线的电流,在开关电源中主要是通过静噪滤波器的旁路电容器泄露电流。UL、CSA均要求暴露的不带电的金属部分均应与大地相接,漏电流测量是通过将这些部分与大地之间接一个1.5kΩ的电阻,其漏电流应该不大于5毫mA。VDE允许用1.5kΩ的电阻与150nPF电容并接,并施加1.06倍额定使用电压,对数据处理设备,漏电流应不大于3.5mA,一般是1mA左右。 ④绝缘电阻测试,VDE要求:输入和低电压输出电路之间应有7MΩ的电阻,在可接触到的金属部分和输入之间,应有2MΩ的电阻或加500V直流电压持续1min。 ⑤印制电路板,要求使用UL认证的94V-2材料或更好的材料。 ⑵对电源变压器结构的安全要求 ①变压器的绝缘,变压器的绕组使用的铜线应为漆包线,其他金属部分应涂有瓷、漆等绝缘物质。 ②变压器的介电强度,在实验中不应出现绝缘层破裂和飞弧现象。 ③变压器的绝缘电阻,变压器绕组间的绝缘电阻至少为10MΩ,在绕组与磁心、骨架、屏蔽层间施加500伏直流电压,持续1min,不应出现击穿、飞弧现象。 ④变压器湿度电阻,变压器必须在放置于潮湿的环境之后,立即进行绝缘电阻和介电强度实验,并满足要求。潮湿环境一般是:相对湿度为92%(公差为2%),温度稳定在20℃到30℃之间,误差允许1%,需在内放置至少48h之后,立即进行上述实验。此时变压器的本身温度不应该较进入潮湿环境之前测试高出4℃。 ⑤VDE关于变压器温度特性的要求。 ⑥UL、CSA关于变压器温度特性的要求。 5电磁兼容性试验 电磁兼容性是指设备或系统在共同的电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力。电磁干扰波一般有两种传播途径,要按各个途径进行评价。一种是以波长较长的频带向电源线传播,给发射区以干扰的途径,一般在30MHz以下。这种波长较长的频率在附属于电子设备的电源线的长度范围内还不满1个波长,其辐射到空间的量也很少,由此可掌握发生于LED电源线上的电压,进而可充分评估干扰的大小,这种噪声叫做传导噪声。 当频率达到30MHz以上,波长也会随之变短。这时如果只对发生于电源线的噪声源电压进行评价,就与实际干扰不符。因此,采用了通过直接测定传播到空间的干扰波评价噪声大小的方法,该噪声就叫做辐射噪声。测定辐射噪声的方法有按电场强度对传播空间的干扰波进行直接测定的方法和测定泄露到电源线上的功率的方法。 电磁兼容性试验包括以下试验内容: ①磁场敏感度,(抗扰性)设备、分系统或系统暴露在电磁辐射下不希望有的响应程度。敏感度电平越小,敏感性越高,抗扰性越差。包括固定频率、峰峰值的磁场测试。 ②静电放电敏感度,具有不同静电电位的物体相互靠近或直接接触引起的电荷转移。300PF电容充电到-15000V,通过500Ω电阻放电。可超差,但放完后要正常。测试后,数据传递、储存不能丢。 ③LED电源瞬态敏感度,包括尖峰信号敏感度(0.5μs、10μs2倍)、电压瞬态敏感度(10%-30%,30S恢复)、频率瞬态敏感度(5%-10%,30S恢复)。 ④辐射敏感度,对造成设备降级的辐射干扰场的度量。(14kHz-1GHz,电场强度为1V/M)。 ⑤传导敏感度,当引起设备不希望有的响应或造成其性能降级时,对在电源、控制或信号线上的干扰信号或电压的度量。(30Hz-50kHz/3V,50kHz-400MHz/1V)。 ⑥非工作状态磁场干扰,包装箱4.6m,磁通密度小于0.525μT;0.9m,0.525μT。 ⑦工作状态磁场干扰,上、下、左、右交流磁通密度小于0.5mT。 ⑧传导干扰沿着导体传播的干扰。10kHz-30MHz,60(48)dBμV。 ⑨辐射干扰:通过空间以电磁波形式传播的电磁干扰。10kHz-1000MHz,30屏蔽室60(54)μV/m。 以上就是检验LED电源的可靠性的一些办法,只有我们的技术提高了,这样才能生产出质量好的LED电源,这就炫耀我们的科研人员具有更高的知识储备。

    时间:2019-09-18 关键词: 电源技术解析 电网电压 LED电源 电磁兼容性

  • Microchip推出新型电容触摸式控制器,加速汽车触摸屏EMI认证

    Microchip推出新型电容触摸式控制器,加速汽车触摸屏EMI认证

    为解决汽车触摸屏开发人员面临的电磁干扰(EMI)和电磁兼容性(EMC)问题,Microchip Technology Inc.(美国微芯科技公司)宣布推出三款全新的maXTouch®触摸屏控制器和附加优化服务。新款TD系列触摸控制器采用全新差分交互信号采集技术,可显著提高触摸屏的信噪比(SNR),即使在被厚玻璃或塑料覆盖时仍可正常工作,同时也支持驾驶员戴手套多点触控操作,可支持厚达4.5毫米聚甲基丙烯酸甲酯(PMMA)材料。针对9至13英寸汽车触摸屏,Microchip基于MXT1067TD、MXT1189TD和MXT1665TD推出了一些低成本型号,它们与近期推出的可支持20英寸触摸屏的MXT449TD、MXT641TD、MXT2113TD和MXT2912TD组成了Microchip的触摸屏控制器产品线。Microchip的每一款产品都着眼于客户日益增长的功能安全需求,同时按照汽车SPICE 3级能力和ISO 26262汽车安全完整性等级(ASIL)B要求设计。TD系列产品均具有独特的波形整形功能,可通过EMI优化工具优化触摸控制器的电磁辐射性能。凭借Microchip全球应用设计中心产品专家的支持,该工具可帮助开发人员输入用户定义的射频限制,并调整用于触摸传感采集的发射脉冲波形的形状。波形整形可通过工具导出的固件参数来实现,能够帮助设计人员定位基本脉冲频率,以便与其他车载应用(例如遥控无钥门禁系统)相互协调,接下来将生成的参数添加到maXTouch配置文件中,maXTouch配置文件将为用户设计定制的触摸控制器参数。上述流程在实现所需的EMI/EMC性能的同时,减少了设置不同配置的实验操作,可为设计人员节省数小时甚至长达数周的宝贵EMC测试时间。Microchip人机接口业务部副总裁Fanie Duvenhage表示:“我们的产品极大简化了汽车触摸屏的设计方法并缩短了设计时间,帮助开发人员在不同车型中不同尺寸、不同用例、不同材质和覆盖厚度的条件下,仍然能够享有相同的设计环境和产品功能。 Microchip的产品由全球8个专业的应用和传感器设计中心提供支持,可以根据具体情况帮助客户进行各种配置,如屏幕大小和纵横比、显示器的类型和供应商以及完整堆叠架构等。”Microchip提供市场上最丰富的汽车触摸屏控制器产品,主要应用于汽车中控显示面板和导航系统,也适用于自动化和制造场所等工业应用领域。开发工具Microchip为新推出的maXTouch触摸屏控制器系列中的每一款器件提供评估工具包。工具包编号为ATEVK-MXT1067TDAT-A(I2C)、ATEVK-MXT1189TDAT-A(I2C)、ATEVK-MXT1189TDAT-C(SPI)、ATEVK-MXT1665TDAT-A(I2C)和ATEVK-MXT1665TDAT-C(SPI)。每个工具包含有带有maXTouch触摸屏控制器的印刷电路板(PCB)、安装在透明玻璃面板上的触摸传感器、连接到传感器的扁平印刷电路(FPC)、通过USB接口将工具包连接到主机的桥接PCB以及电缆、软件和文档。所有器件均与MaxTouch Studio兼容,构成一个完整的软件开发环境,以支持对MaxTouch触摸屏控制器的评估。maXTouch EMI优化服务将成为Microchip全球应用设计中心系统支持的一部分。

    时间:2019-07-02 关键词: 触摸屏控制器 电磁干扰 电磁兼容性

  • 电源转换器的电磁兼容性

      EMC(Electromagnetic Compatibility;电磁兼容性)在过去十年间已经成为一个家喻户晓的名词。在90年代中期,欧洲要求降低销售至区内产品的辐射和传导发射水准。此后,许多产品开始在其设计阶段导入EMC测试。而此一趋势一直延续到现今的产品开发中。  一个经常被问到的问题是:什么是EMC?其实,EMC是一种元件、产品或系统在预定的电磁环境(存在于电磁干扰EMI)中正常工作的能力,同时自身不会出现退化及成为干扰源。要设计出这样的功能,必须要遵循EMC标准,而这些标准是由IEC和CISPR等团体所制定的。本文将讨论EMC有关辐射和传导,包括共同(common)模式和差分(differential)模式发射的规定,以及探讨如何设计电力线滤波器以降低输入和输出杂讯,最后再提供一些能够降低杂讯的印刷电路板设计技巧。  1 EMC规定  为了获得可靠的EMC设计,必须对EMC的要求有所了解。这些要求不只是针对模块电源,同时也是针对欧洲和北美共有的系统级标准。  IEC(国际电工委员会)负责拟定欧洲规格,而CISPR(国际射频干扰特别委员会)则负责采用CISPR 22进行EMC试验,CISPR 22定义了传导发射的最严格限制。这些限制(传导发射)现由产品标准EN55022(图1)和EN55011(图2)描述出来。图1和图2中的A类和B类要求分别指的是工业标准和国内标准(domestic standard)。根据测试杂讯所用天线的不同,欧洲标准设有两种限制。较高限制是针对准峰值天线,较低限制则是针对一般天线,但两种限制都必须达到,以便让设备可以通过要求。北美使用的FCC标准规格与欧洲的EN要求相似,请参考图2。在测试电源供应时使用了两种欧洲标准:EN55011和EN55022。在北美,辐射EMI通常在30MHz至10GHz 频率范围内测量(根据FCC的规定),而传导EMI一般在几个至30MHz的频率范围内测量(根据FCC的规定)。  这里的目的是开发能够满足上述与发射有关的全部或一部份要求的系统,可以是独立的设备,也可以是整合在更大系统中的系统。  2共同模式和差分模式杂讯  共同模式和差分模式是两种主要的杂讯源。共享模式杂讯来自于共享模式电流。共享模式能量共存于单相系统的两条电源线上,并以相同的方向在所有导线和接地之间以及全部的电源线或导线上传送。由于两根导线同时具有相同的电平,导线之间的设备不会对此产生衰减。  来自共享模式电流的共享模式杂讯一直存在于进入设备的缆线上。降低这个电流的方法之一,就是在原始模型上尽早测试缆线(使得设计者可在设计最后交付生产之前进行一切所需的更改),并且是在进行EMC符合性测试(compliance testing)之前。在许多情况下,如果设备不能通过共享模式电流测试,那么也不会通过辐射发射测试。共享模式电流可以简单地透过带高频箝制的电流探针和频谱分析仪来测试。而响应范围高达250MHz的电流探针就已经足够。  差分模式杂讯是共享模式杂讯的相反。差分模式杂讯是由电流流过带电或中性导体后从另一个导体折射所产生的。这会在带电和中性导体之间产生杂讯电压。  3交流电力线主滤波器  是一个说明单相交流电源滤波器的范例。这类型的滤波器常用来降低输入和输出电源的差分模式和共享模式杂讯。  4.1 A部分  电感器L1/L2和电容器C1组成差分滤波器,以应付所有试图进入电源的杂讯。差分模式杂讯是由电流流过带电或中性导体后从另一个导体折射所产生。L1和C1或L2和C1的组合构成了一个分压器。根据杂讯的频率,电容器C1对信号呈现出较小的阻抗(较大负载),因此降低了电源线上的杂讯。举例来说,在特定频率下,L1的等效阻抗是10K,C1的等效阻抗为1K,则透过滤波器的杂讯是其原始强度的十分之一,或降低了20dB的杂讯。  4.2 B部分  电容器C2和C3构成具有接地参考的共享模式滤波器。在电流与带电和中性导体中的电流同相并经由安全的接地回来时,共同模式杂讯变得明显。这会在带电/中性导体和接地之间产生杂讯电压。C2、C3、C4和C5全部相等,这些线路上的所有共享模式杂讯将被分流至接地。需注意的是,由于有漏电流,B部分不可用于医疗设备。  4.3 C部分  不带参考的Zorro电感器(共享模式扼流圈)。选择每个绕组的方向以产生相反的电流,能够消除所有杂讯。由共享模式电流引起的磁通量会聚集,并产生阻抗,因此能减少电源线上的杂讯。由于差分模式的电流以不同方向流动,差分模式电流产生的磁通量会相互抵消,所以不会产生阻抗,也不能降低差分模式杂讯。  电容器C1和C16是X类电容器,用以降低差分杂讯,需要能承受电源电压。X类电容器通常在0.01uF至2uF的范围。电容器C2至C5是针对共享模式杂讯的Y类电容器,需要能够保证不会在短路时失效(比X类电容昂贵)。Y类电容器容量值较小,通常在0.002uF至0.1uF之间。  5降低电源转换器内部和外部杂讯的设计指南  AC至DC电源供应器有三个产生杂讯的领域:  (1)已经存在于AC电源的杂讯进入电源装置(共同模式/差分模式);  (2)电源供应的开关频率引起的(共同模式);  (3)当MOSFET关断时产生的快速切换边缘和由此引起的振铃ringing(共同模式)。  5.1 AC电源  若有杂讯电力主线,则可使用交流(AC)电力线滤波器。在使用交流(AC)电力线滤波器时,应确保将其安装在尽量接近AC电力线进入电路板(PCB)的位置,。滤波器的接地连接也应尽可能的短,以便与电源初级的接地板连接。  为了降低来自进入和离开设备的共享模式和差分模式杂讯,应使用交流 (AC) 电力线滤波器。见交流 (AC) 电力线主滤波器部分。  5.2电源的开关频率  与使用系统时钟的系统一样,许多电源都采用脉宽调变(PWM)组件,在一定频率下工作,用来控制输出电压。因此,系统时钟需要在电路板上小心布局,PWM控制器亦然。  对于使用返驰式、正向或其它拓朴的变压器设计,在初级绕组和开关MOSFET的漏极之间的设计,让引线尽可能宽和尽可能短是非常重要的,。这可缩短电感通路并保持振铃降至最低水准。最好同时将MOSFET和PWM控制器连至接地板,使接地板上的孔量减至最少(而不要看起来像瑞士乳酪)。电流返回的引线旁边应有与其平行布设的接地线(如果没有杂散电容问题),如果杂讯问题依然存在,便除去引线下的接地板,将漏极引线至变压器的电容减至最小。MOSFET开关结构已有寄生电容,会在组件和接地之间灌注电流。如果“绿色线条部分”迹线下的接地板没有去掉,额外的电流便会进入接地板,引起更大的共享模式传导杂讯。  开关MOSFET的源极必须与电源初级的接地板可靠地连接。因此,要为接地端子制作大焊盘,以便使用适当数量的跨接(取决于吸收电流)与接地板可靠地连接。  5.3 PWM切换边缘和并发振铃  为电阻电容二极管(RCD)电路(R1、C1和D1),具有两个作用,首先,C1能减慢Q1在关断时集电极电压的上升时间(平滑、减小辐射EMI);其次,它将输入电压维持在2VCC,即不超过开关MOSFET的击穿电压。在C1够大的情况下,上升的集电极电压和下降的集电极电流相交于很低的位置,因此能大幅降低晶体管的功耗。  C2和R2的振铃电路(ringing circuitry)也很重要,用于减小变压器初级的振铃,该振铃是在MOSFET释放输入电压的电源时所引起。  作为第一个试点,以下是确定C2和R2值的一个方法:  (1)确定振铃波形的频率并计算周期;  (2)将第一步确定的周期乘以5;  (3)设定电阻的数值(通常小于100R);  (4)使用第二步获得的数值除以第三步确定的电阻  使用电阻R2和电容C2网络的优点是降低振铃,但缺点是透过电容器C2的高频纹波会以热方式耗散在电阻R2上。如果降低噪音比效率来得重要,则可采用,否则会降低效率。  6印刷电路板设计指南  (1)要适当地放置和确定组件的方向;  (2)如果使用散热器,务必将其接地;  (3)可能需要使用组件屏蔽;  (4)共享模式电容器的ESR值要小,并缩短接地的引线长度;  (5)如果在变压器上跨接缓冲器电路来减慢MOSFET开关关断的上升时间,请记得要缩短漏极和两个源级变压器引线端的迹线长度。可能的话,将缓冲器电路设在两个初级引线端之间;  (6)避免在接地板和电源板(如果使用)中使用插槽;  (7)在50MHz以下(要考虑PWM控制器的谐波)传统的去耦方法是有效的。可在靠近IC电源和接地引线端附近使用一或两个去耦电容器(一般为0.1或0.01uF)。考虑在IC和去耦电容之间形成的环路区域,并放置电容器将环状区域缩至最小;  (8)使接地线尽可能的短及厚;  (9)避免迹线上出现尖角;  (10)在需要屏蔽的情况下,尽可能地将所有杂讯组件集中于同一区域;  (11)如果可以的话,使用多层印刷电路板。  7医疗设备的安全性  对于应用敏感的设备如医疗领域等,共享模式杂讯确实是个问题。假如设备与病人接触,系统总体漏电流会被限定为100uA以下,这意味着大多数电源设计人员需要将漏电流限制在20至40uA。为了满足这项严格要求,医疗设备不会使用具电容器接地的共享模式滤波器。利用共享模式扼流圈,透过电容器(高频杂讯被分流到底板地chassis ground而不是信号地)馈送到接地,并增加变压器或在电源中隔离电源线,可以降低这些共享模式传导的发射脉冲。医疗设备会使用IEC950/UL1950 II类的安全标准。  8结论  EMC是当今系统设计中一个重要的考虑因素,其规则会随着时间而变得更加严格。记得在发生切换时,杂讯也会出现,无论是传导杂讯还是辐射杂讯。本文介绍了能降低杂讯的电路板级技术。如果需要进一步降低杂讯,尤其是在辐射方面,使用导电外壳是不错的选择。当然,这些方法会增加额外成本。设计工程师必需评估标准符合性、安全符合性及最终产品的成本。

    时间:2019-03-27 关键词: 电源技术解析 电源转换器 电磁兼容性

  • 通信电源电磁兼容性分析与测试

    1 引言为保证通信设备稳定可靠工作,电源在现代通信系统中的作用愈来愈重要。为此,国内外通信电源研发和制造者作出了积极努力,各种通信电源不断涌现,且趋向智能化,小型化、低功耗、高效率、长寿命,以满足通信和信息产业发展的需要。近年来,国内开始对通信电源的电磁兼容性提出一定要求,而欧美等工业发达国家已于90年代初期开始强制对电子产品及电气设备进行电磁兼容性能检测和改进,以减少电磁环境污染,保证电子设备正常可靠运转,保护人类良好生态环境。我国于80年代中期开始建立军用电磁兼容的测试手段,制定了相应标准。随着民用电子工业、信息产业的迅猛发展,为适应国际市场要求,90年代我国民用电磁兼容检测机构应运而生。到目前已基本建立了能适应国内外需求,满足不同行业技术标准要求的检测手段,为提高我国电子产品电磁兼容性能奠定了良好基础。通信电源作为通信电子产品的重要分支,其电磁兼容性能已引起国内外同行广泛关注,我国也制定了相应的技术标准。通信电源广泛用于通信网络,为保证通信设备、广播电视等系统可靠运行,提高通信电源的电磁兼容性能势在必行。2 通信电源电磁兼容标准及限值我国通信电源执行的电磁兼容标准基本参照了IEC61000系列、EN55022、EN50091-2:1996等国际和欧洲标准。我国对通信电源电磁兼容执行的标准有:GB9254-1998“信息技术设备的无线电骚扰限值和测量方法”YD/T983-1998“通信电源设备电磁兼容性限值及测量方法”GB/T14745-93“信息技术设备不间断电源通用技术条件”说明:国内外标准对高频开关电源、电磁兼容性的抗扰度及传导和辐射骚扰均给出了明确的技术要求和限制。对UPS不间断电源,目前我国的国标仅对小型UPS提出传导和辐射骚扰电压限值,抗扰度等级和判定准则尚未明确规定。近年来进口的国外大、中型UPS不间断电源在国外电磁兼容检测机构测试时执行的是EN50091-2:1995欧洲标准,在我国新的国标未制定之前,参照国际或欧洲标准进行检测是可行的,对大型(额定输出电流大于400A)UPS辐射骚扰场强技术要求和限值,欧洲EN标准正在做进一步的研讨修定,如提出采用30m距离法给定测量结果等,传导骚扰的限值也正在考虑中。测试中,UPS的工作状态应满足下列条件:(1)额定输入电压;(2)普通操作模式;(3)额定输出功率的线性负载。静电放电抗扰度测试依据标准:最低要求:3级判定准则:B类射频电磁场抗扰度测试依据标准:最低要求:2级判定准则:A类电快速瞬变脉冲群抗扰度测试依据标准:最低要求:2级判定准则:A类这项测试应该在所有电源线和长度超过3m的电池连接线上进行;对于I/O信号和控制信号电缆的测试电平要被2除。测试应使用耦合钳,最小持续时间为1分钟。浪涌(冲击)抗扰度测试正在考虑中(依据标准为IEC 801-5)低频信号抗扰度测试工作中的UPS应耐受电源线上的低频信号传导骚扰,依据的标准是IEC1000-2-2,其详细描述在标准的附录D中。3通信电源电磁兼容问题分析开关电源或UPS电源常出现电压输入端传导骚扰电压过大,达不到标准限值要求。其原因通常是电源输入端未加EMI滤波器,或滤波器性能不良,滤波频段选择不适当以及电路布线不合理,分布参数产生影响等导致传导骚扰电夺过大。若合理选择品质优良的滤波器,陷波器以及精心布线,会显着抑制电源输入端的骚扰电压。但应特别注意所选元器件的指标,尤其电感和电容器的过流、耐夺、绝缘性能,以避免降低电源输出功率、绝缘耐夺性能。开关电源辐射骚扰场强超过限值,通常是整流模内部高频开关部件,如高频变压器、控制器、晶振等屏蔽不良引起空间辐射。此外,机箱设计不合理,缝隙大、接触导电不良,散热孔与电磁波辐射波长相比过宽过大都会降低电源屏蔽性能。现代通信电源均采用微机控制,实现电源自动管理和遥控、遥信、遥测等功能。但微机控制器引起的辐射骚扰不容忽视,应加以取舍或采取相应措施。对于UPS电源输出电压端通常也应加装滤波器和铁氧体磁环,以抑制输出电压端的射频干扰。新产品研发时应特别注重电磁兼容指标,请电磁兼容专家和对策工程师设计有关电路和结构,并与电源工程师共同提出总体设计,避免后期整改所带来的经济损失。后期对产品电磁兼容性的整改成本会大大高于先期设计的投入。

    时间:2019-03-26 关键词: 电源技术解析 通信电源 电磁兼容性

  • EMC电磁兼容测试实验室的分类

    EMC设计与EMC测试是相辅相成的。 EMC设计的好坏是要通过EMC测试来衡量的。只有在产品的EMC设计和研制的全过程中,进行EMC的相容性预测和评估,才能及早发现可能存在的电磁干扰,并采取必要的抑制和防护措施,从而确保系统的电磁兼容性。否则,当产品定型或系统建成后再发现不兼容的问题,则需在人力、物力上花很大的代价去修改设计或采用补救的措施。然而,往往难以彻底的解决问题,而给系统的使用带来许多麻烦。 EMC测试包括测试方法、测量仪器和试验场所。 测试方法以各类标准为依据;测量仪器以频域为基础;试验场地是进行EMC测试的先决条件,也是衡量EMC工作水平的重 要因素。EMC检测受场地的影响很大,尤其以电磁辐射发射、辐射接收与辐射敏感度的测试对场地的要求最为严格。目前,国内外常用的试验场地有:开阔场、半 电波暗室、屏蔽室、混响室及横电磁波小室等。 EMC 测试的实验室基本分为两种类型。 一种是第三方独立检测中心,另外一种是机构内部实验室。第三方独立检测中心,往往经过EMC权威机构审定和质量体系认证而 且具有法定测试资格的综合性设计与测试实验室,或称检测中心。它包括有进行传导干扰、传导敏感度及静电放电敏感度测试的屏蔽室,有进行辐射敏感度测试的消声屏蔽室,有用来进行辐射发射测试的开阔场地和配备齐全的测试与控制仪器设备。要建立这样一套完善的实验室需投入几百万以上。而预算动辄数千万的10米法 电波暗室,正在成为大型检测机构争相规划的重点,成为名副其实的皇冠标志。如西安高压电器所、山东省计量科学研究院,包括11月份10米法电波暗室招标刚 刚结束的杭州质检院等。 另一种类型就是机构内部的实验室。根据本单位的实际需要和经费情况而建立的具有一定测试功能的EMC实验室。比起大 型的综合实验室,这类测试实验室规模小,造价低。主要适用于预相容测试和EMC评估。也就是为了使产品在最后进行EMC认证之前,具有自测试和评估的手 段。如有不足,还可充分利用社会成果,内外合作,相互比对和交流,以达节约开支,改进设计,不断提高产品的电磁兼容性之目的。有些专项的实验室,如汽车行 业的电磁兼容测试实验室,如长春一汽电磁兼容测试中心。当然,这些专项的检测,往往会委托给大型第三方检测季候,如上海天祥这类综合性的大型检测机构,也 有专门的汽车实验室,提供行业性的服务,可以对众多汽车OEM电子零部件的EMC质量管控进行多项研究,如汽车零部件的混响室测试、汽车电池包EMC性能 测试等。 在测试仪器方面,以频谱分析仪为核心的自动检测系统,可以快捷、准确地提供EMC有关参数。 新型的EMC扫描仪与频谱仪相结合,实现了电磁辐射的可视化。可 对系统的单个元器件,PCB板、整机与电缆等进行全方位的三维测试,显示真实的电磁辐射状况。EMC测试必须依据EMC标准和规范给出的测试方法进行,并 以标准规定的极限值作为判据。对于预相容测试,尽管不可能保证产品通过所有项目的标准测试,但至少可以消除绝大部分的电磁干扰,从而提高产品的可信度。而 且能够指出你如何改进设计、抑制EMI发射。

    时间:2018-10-05 关键词: 频谱 emc 电波 屏蔽室 电磁兼容性

  • 高速DSP系统的电路板级电磁兼容性设计

    高速DSP系统的电路板级电磁兼容性设计

    印制线路板(PCB)提供电路元件和器件之间的电气连接,是各种电子设备最基本的组成部分,它的性能直接关系到电子设备质量的好坏。随着电子技术的发展,各种电子产品经常在一起工作,它们之间的干扰越来越严重,所以电磁兼容问题成为一个电子系统能否正常工作的关键。同样,随着PCB的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的PCB布线在电磁兼容性中也是一个非常重要的因素。 随着高速DSP技术的广泛应用,相应的高速DSP的PCB设计就显得十分重要。由于DSP是一个相当复杂、种类繁多并有许多分系统的数、模混合系统,所以来自外部的电磁辐射以及内部元器件之间、分系统之间和各传输通道间的串扰对DSP及其数据信息所产生的干扰,已严重地威胁着其工作的稳定性、可靠性和安全性。据统计,干扰引起的DSP事故占其总事故的90%左右。因此设计一个稳定、可靠的DSP系统,电磁兼容和抗干扰至关重要。 1 DSP的电磁干扰环境 电磁干扰的基本模型由电磁干扰源、耦合路径和接收机3部分组成,如图1所示。   电磁干扰源包含微处理器、微控制器、静电放电、瞬时功率执行元件等。随着大量高速半导体器件的应用,其边沿跳变速率非常快,这种电路可以产生高达300 MHz的谐波干扰。耦合路径可以分为空间辐射电磁波和导线传导的电压与电流。噪声被耦合到电路中的最简单方式是通过导体的传递,例如,有一条导线在一个有噪声的环境中经过,这条导线通过感应接收这个噪声并且将其传递到电路的其他部分,所有的电子电路都可以接收传送的电磁干扰。例如,在数字电路中,临界信号最容易受到电磁干扰的影响;模拟的低级放大器、控制电路和电源调整电路也容易受到噪声的影响。 2 DSP电路板的布线和设计 良好的电路板布线在电磁兼容性中是一个非常重要的因素,一个拙劣的电路板布线和设计会产生很多电磁兼容问题,即使加上滤波器和其他元器件也不能解决这些问题。 正确的电路布线和设计应该达到如下3点要求: (1)电路板上的各部分电路之间存在干扰,电路仍能正常工作; (2)电路板对外的传导发射和辐射发射尽可能低,达到有关标准要求; (3)外部的传导干扰和辐射干扰对电路板上的电路没有影响。 2.1 元器件的布置 (1)元器件布置的首要问题是对元器件进行分组。元器件的分组原则有:按电压不同分;按数字电路和模拟电路分;按高速和低速信号分和按电流大小分。一般情况下都按照电压不同分或按数字电路与模拟电路分。 (2)所有的连接器都放在电路板的一侧,尽量避免从两侧引出电缆。 (3)避免让高速信号线靠近连接器。 (4)在元器件安排时应考虑尽可能缩短高速信号线,如时钟线、数据线和地址线等。 2.2 地线和电源线的布置 地线布置的最终目的是为了最小化接地阻抗,以此减小从电路返回到电源之间的接地回路电势,即减小电路从源端到目的端线路和地层形成的环路面积。通常增加环路面积是由于地层隔缝引起的。如果地层上有缝隙,高速信号线的回流线就被迫要绕过隔缝,从而增大了高频环路的面积,如图2所示。   图2中高速线与芯片之间进行信号传输。图2(a)中没有地层隔缝,根据“电流总是走阻抗最小的途径”,此时环路面积最小。图2(b)中,有地层隔缝,此时地环路面积增大,这样就产生如下后果: (1)增大向空间的辐射干扰,同时易受空间磁场的影响; (2)加大与板上其他电路产生磁场耦合的可能性; (3)由于环路电感加大,通过高速线输出的信号容易产生振荡; (4)环路电感上的高频压降构成共模辐射源,并通过外接电缆产生共模辐射。 通常地层上的隔缝不是在分地时、有意识地加上的,有时隔缝是因为板上的过孔过于接近而产生的,因此在PCB设计中应尽量避免该种情况发生。 电源线的布置要和地线结合起来考虑,以便构成特性阻抗尽可能小的供电线路。为了减小供电用线的特性阻抗,电源线和地线应该尽可能的粗,并且相互靠近,使供电回路面积减到最小,而且不同的供电环路不要相互重叠。在集成芯片的电源脚和地脚之间要加高频去耦电容,容量为O.01~O.1μF,而且为了进一步提高电源的去耦滤波的低频特性,在电源引入端要加上1个高频去耦电容和1个1~10μF的低频滤波电容。 在多层电路板中,电源层和地层要放置在相邻的层中,从而在整个电路板上产生一个大的PCB电容消除噪声。速度最快的关键信号和集成芯片应当布放在临近地层一边,非关键信号则布放在靠近电源层一边。因为地层本身就是用来吸收和消除噪声的,其本身几乎是没有噪声的。  2.3 信号线的布置 不相容的信号线之间能产生耦合干扰,所以在信号线的布置上要把它们隔离,隔离时采取的措施有: (1)不相容信号线应相互远离,不要平行,分布在不同层上的信号线走向应相互垂直,这样可以减少线间的电场和磁场耦合干扰; (2)高速信号线特别是时钟线要尽可能的短,必要时可在高速信号线两边加隔离地线; (3)信号线的布置最好根据信号流向顺序安排,一个电路的输入信号线不要再折回输入信号线区域,因为输入线与输出线通常是不相容的。 当高速数字信号的传输延时时间Td>Tr(Tr为信号的脉冲上升时间)时,应考虑阻抗匹配问题。因为错误的终端阻抗匹配将会引起信号反馈和阻尼振荡。通常线路终端阻抗匹配的方法有串联源端接法、并联端接法、RC端接法、Thevenin端接法4种。 (1)串联源端接法 图3为串联源端接电路。   [!--empirenews.page--] 源端阻抗Zs和分布在传输线上的阻抗Zo之间,加上源端接电阻Rs,用来完成阻抗匹配,Rs还能吸收负载的反馈。这里的Rs必须离源端尽可能的近,理论上应为Rs=Zo-Zs中的实数值。一般Rs取15~75Ω。 (2)并联端接法 图4为并联端接电路。附加1个并联端电阻Rp,这样Rp与ZL并联后就与Zo相匹配。这个方法需要源驱动电路来驱动一个较高的电流,能耗很高,所以在功耗小的系统中不适用。   (3)RC端接法 图5为RC端接电路。该方法类似于并联端接电路,但引入了电容C1,此时R用于提供匹配Zo的阻抗。C1为R提供驱动电流并过滤掉从传输线到地的射频能量。因此与并联端接方法相比,RC端接电路需要的源驱动电流更少。R和C1的值由Zo,Tpd(环路传输延迟)和终端负载电容值Cd决定。时间为常数,RC=3Tpd,其中R∥ZL=Zo,C=C1∥Cd。   (4)Thevenin端接法 图6为Thevenin端接电路。该电路由上拉电阻R1和下拉电阻R2组成,这样就使逻辑高和逻辑低与目标负载相符。其中,R1和R2的值由R1∥R2=Zo决定,R1+R2+ZL的值要保证最大电流不能超过驱动电路容量。   3 结语 本文通过对电子产品电磁环境的分析,确定高速DSP系统中产生干扰的主要原因,并针对这些原因,通过对高速DSP系统的多层板布局、器件布局以及PCB布线等方面进行分析,给出有效降低DSP系统的干扰、提高电磁兼容性能的措施。从设计层次保证了高速DSP系统的有效性和可靠性。合理布局设计,减少噪声,降低干扰,避开不必要的失误,对系统性能的发挥起到不可低估的作用。

    时间:2018-01-23 关键词: 电路板 高速 dsp系统 dsp电路 电磁兼容性

  • 确保电子设备正常工作,电磁兼容性一定要这么设计

    电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰,使电子设备在特定的电磁环境中能够正常工作,同时又能减少电子设备本身对其它电子设备的电磁干扰。 1、选择合理的导线宽度 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的,因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流,印制导线要尽可能地短。对于分立元件电路,印制导线宽度在1.5mm左右时,即可完全满足要求;对于集成电路,印制导线宽度可在0.2~1.0mm之间选择。 2、采用正确的布线策略 采用平等走线可以减少导线电感,但导线之间的互感和分布电容增加,如果布局允许,最好采用井字形网状布线结构,具体做法是印制板的一面横向布线,另一面纵向布线,然后在交叉孔处用金属化孔相连。 3、为了抑制印制板导线之间的串扰,在设计布线时应尽量避免长距离的平等走线,尽可能拉开线与线之间的距离,信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线,可以有效地抑制串扰。 4、为了避免高频信号通过印制导线时产生的电磁辐射,在印制电路板布线时,还应注意以下几点: (1)尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于90度禁止环状走线等。 (2)时钟信号引线最容易产生电磁辐射干扰,走线时应与地线回路相靠近,驱动器应紧挨着连接器。 (3)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线,驱动器应紧紧挨着连接器。 (4)数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有高频电流。 (5)在印制板布置高速、中速和低速逻辑电路时,应按照图1的方式排列器件。 5、抑制反射干扰 为了抑制出现在印制线条终端的反射干扰,除了特殊需要之外,应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配,即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验,对一般速度较快的TTL电路,其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。 6、电路板设计过程中采用差分信号线布线策略 布线常靠近的差分信号对相互之间也会互相紧密耦合,这种互相之间的耦合会减小EMI发射,通常(当然也有一些例外)差分信号也是高速信号,所以高速设计规则通常也都适用于差分信号的布线,特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线,以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。 在差分线对的布局布线过程中,我们希望差分线对中的两个PCB线完全一致。这就意味着,在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线,而且它们之间的距离沿线对的方向在

    时间:2017-12-21 关键词: 电子设备 电磁兼容性

  • 合格的工程师都要弄清楚PCB电路设计的电磁兼容性问题

     1.电磁兼容的一般概念 考虑电磁兼容的根本原因在于电磁干扰的存在。电磁干扰(Electromagnetic Interference,简称EMI)是破坏性电磁能从一个电子设备通过辐射或传导传到另一个电子设备的过程。一般来说,EMI特指射频信号(RF),但电磁干扰可以在所有的频率范围内发生。 电磁兼容性(Electromagnetic Compatibility,简称EMC)是指电气和电子系统、设备和装置在设定的电磁环境中,在规定的安全界限内以设计的等级或性能运行,而不会由于电磁干扰引起损坏或不可接受到性能恶化的能力。这里所说的电磁环境是指存在于给定场所的所有电磁现象的总和。这表明电磁兼容性一方面指电子产品应具有抑制外部电磁干扰的能力;另一方面,该电子产品所产生的电磁干扰应低于限度,不得影响同一电磁环境中其他电子设备的正常工作。 现今的电子产品已经由模拟设计转为数字设计。随着数字逻辑设备的发展,与EMI和EMC相关的问题开始成为产品的焦点,并得到设计者和使用者很大的关注。美国通信委员会(FCC)在20世纪70年代中后期公布了个人电脑和类似设备的辐射标准,欧共体在其89/336/EEC电磁兼容指导性文件中提出辐射和抗干扰的强制性要求。我国也陆续制定了有关电磁兼容的国家标准和国家军用标准,例如“电磁兼容术语”(GB/T4365-1995),“电磁干扰和电磁兼容性术语”(GJB72-85),“无线电干扰和抗扰度测量设备规范”(GB/T6113-1995),“电动工具、家用电器和类似器具无线电干扰特性的测量方法和允许值”(GB4343-84)。这些电磁兼容性规范大大推动了电子设计技术并提高了电子产品的可靠性和适用性。 2.EMC在PCB设计中的重要性 随着电子设备的灵敏度越来越高,并且接受微弱信号的能力越来越强,电子产品频带也越来越宽,尺寸越来越小,并且要求电子设备抗干扰能力越来越强。一些电器、电子设备工作时所产生的电磁波,容易对周围的其他电气、电子设备形成电磁干扰,引发故障或者影响信号的传输。另外,过度的电磁干扰会形成电磁污染,危害人们的身体健康,破坏生态环境。 如果在一个系统中各种用电设备能够正常工作而不致相互发生电磁干扰造成性能改变和设备的损坏,人们就称这个系统中的用电设备是相互兼容的。但是随着设备功能的多样化、结构的复杂化、功率的加大和频率的提高,同时它们的灵敏度也越来越高,这种相互兼容的状态越来越难获得。为了使系统达到电磁兼容,必须以系统的电磁环境为依据,要求每个用电设备不产生超过一定限度的电磁发射,同时又要求它本身要具备一定的抗干扰能力。只有对每一个设备都作出这两个方面的约束和改进,才能保证系统达到完全兼容。 通常认为电磁干扰的传输有两种方式:一种是传导方式;另一种是辐射方式。在实际工程中,两个设备之间发生干扰通常包含着许多种途径的耦合。正因为多种途径的耦合同时存在,反复交叉,共同产生干扰,才使得电磁干扰变得难以控制。 常见的电磁干扰主要有以下几种: (1)射频干扰。由于现有的无线电发射机的激增,射频干扰给电子系统造成了很大的威胁。蜂窝电话、手持无线电、无线电遥控单元、寻呼机和其他类似设备现在非常普遍。造成有害的干扰并不需要很大的发生功率。典型的故障出现在射频场强为1~10V/m的范围内。在欧洲、北美和很多亚洲国家,避免射频干扰损坏其他设备已经成为对所有产品在法律上的强制性规定。 (2)静电放电(ESD)。现代芯片工艺已经有了很大的进步,在很小的几何尺寸(0.18um)上元件已经变得非常密集。这些高速的、数以百万计的晶体管微处理器的灵敏性很高,很容易受到外界静电放电影响而损坏。放电可以是直接或辐射的方式引起。直接接触放电一般引起设备永久性的损坏。辐射引起的静电放电可能引起设备紊乱,工作不正常。 (3)电力干扰。随着越来越多的电子设备接入电力主干网,系统会出现一些潜在地干扰。这些干扰包括电力线干扰、电快速瞬变、电涌、电压变化、闪电瞬变和电力线谐波等。对于高频开关电源来说,这些干扰变得很显著。 (4)自兼容性。一个系统的数字部分或电路可能干扰模拟设备,在导线之间产生串绕(Crosstalk),或者一个电机可以引起数字电路的紊乱。 另外,一个在低频可以正常工作的电子产品,当频率升高时会遇到一些低频所没有的问题。比如反射、串绕、地弹、高频噪声等。 一个不符合EMC规范的电子产品不是合格的电子设计。设计产品除了满足市场功能性要求外,还必须采用适当的设计技术来预防或解除EMI的影响。 3.PCB设计的EMC考虑 对于高速PCB(Printed Circuit Board,印制电路板)设计中EMI问题,通常有两种方法解决:一种是抑制EMI的影响,另一种是屏蔽EMI的影响。这两种方式有很多不同的表现形式,特别是屏蔽系统使得EMI影响电子产品的可能性降到了最低。 射频(RF)能量是由印制电路板(PCB)内的开关电流产生的,这些电流是数字元件产生的副产品。在一个电源分配系统中每一个逻辑状态的改变都会产生一个瞬间的电涌,大多数情况下,这些逻辑状态的改变不会产生足够的接地噪声电压造成任何功能性的影响,但当一个元件的边沿速率(上升时间和下降时间)变得相当快的时候便会产生足够的射频能量影响其他的电子元件的正常工作。 3.1 PCB上电磁干扰产生的原因 不适当的做法通常会在PCB上引起超出规范的EMI。结合高频信号的特性,与PCB级的EMI相关的主要包括以下几个方面: (1)封装措施使用不适当。如应该用金属封装的器件却用塑料封装。 (2)PCB设计不佳,完成质量不高,电缆与接头的接地不良。 (3)不适当甚至错误的PCB布局。 包括时钟和周期信号走线设定不当;PCB的分层排列及信号布线层设置不当;对于带有高频RF能量分布成分的选择不当;共模与差模滤波考虑不足;接地环路引起RF和地弹;旁路和去耦不足等等。 要实现系统级的EMI抑制,通常需要一些适当的方法:这主要包括屏蔽、衬垫、接地、滤波、去耦、适当布线、电路阻抗控制等。 3.2 电磁兼容的屏蔽设计 现今的电子产业界已愈来愈注意到SE/EMC(Shielding Effectiveness,SE,隔离室屏蔽效益)的需求,而随着更多电子组件的使用,电磁兼容性亦更受到关切。电磁屏蔽就是以金属隔离的原理来控制电磁干扰由一个区域向另一个区域感应和辐射传播电方法。通常包括两种:一种是静电屏蔽,主要用于防止静电场和恒定磁场的影响;另一种是电磁屏蔽,主要用于防止交变电场、交变磁场以及交变电磁场的影响。 EMI屏蔽可使产品简单且有效的符合EMC的规范,当频率在10MHz以下时电磁波大多为传导的形式,而较高频率的电磁波则多为辐射的形式。设计时可以采用单层实心屏蔽材料、多层实心屏蔽材料、双重屏蔽或者双重以上屏蔽等新型材料进行EMI屏蔽。对于低频的电磁干扰需要用厚的屏蔽层,最合适的是使用磁导率高的材料或磁性材料,如镍铜合金等,以获得最大的电磁吸收损耗,而对于高频电磁波可使用金属屏蔽材料。 在实际的EMI屏蔽中,电磁屏蔽效能很大程度上取决于机箱的物理结构,即导电的连续性。机箱上的接缝以及开口都是电磁波的泄漏源。而且,穿过机箱的电缆也是造成屏蔽效能下降到主要原因。机箱上开口的电磁泄漏与开口的形状、辐射源的特性和辐射源到开口处的距离相关。通过适当地设计开口尺寸和辐射源到开口的距离能够改善屏蔽效能。通常解决机箱缝隙电磁泄漏的方式是在缝隙处用电磁密封衬垫。电磁密封衬垫是一种导电的弹性材料,它能够保持缝隙处的导电连续性。常见的电磁密封衬垫有:导电橡胶(在橡胶中掺入导电颗粒,使这种复合材料既具有橡胶的弹性,又具有金属的导电性。)、双重导电橡胶(它不是在橡胶所有部分掺入导电颗粒,这样获得的好处是既最大限度地保持了橡胶的弹性,又保证了导电性)、金属编织网套(以橡胶为芯的金属编织网套)、螺旋管衬垫(用不锈钢、铍铜或镀锡铍铜卷成的螺旋管)等。另外,当对通风量要求比较高时,必须使用截至波导通风板,这种板相当于一个高通滤波器,对高于某一频率的电磁波不衰减通过,但对于低于这一频率的电磁波则进行很大的衰减,合理应用截至波导的这种特性可以很好的屏蔽EMI的干扰。 3.3 电磁兼容的合理PCB设计 随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从事100MHZ以上的电路设计,总线的工作频率也已经达到或者超过50MHZ,有的甚至超过100MHZ。当系统工作在50MHz时,将产生传输线效应和信号的完整性问题;而当系统时钟达到120MHz时,除非使用高速电路设计知识,否则基于传统方法设计的PCB将无法工作。因此,高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术,才能实现设计过程的可控性。 通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。实际上,信号边沿的谐波频率比信号本身的频率高,是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。要实现符合EMC标准的高频PCB设计,通常需要采用以下技术:包括旁路与去耦、接地控制、传输线控制、走线终端匹配等。 (1)旁路与去耦 去耦是指去除在器件切换时从高频器件进入到配电网络中的RF能量,而旁路则是从元件或电缆中转移不想要的共模RF能量。 所有的电容器都是由LCR电路组成,其中L是电感,它与导线长度有关,R是导线中的电阻,C是指电容。在某一频率上,该LC串联组合将产生谐振。在谐振状态下,LCR电路将有非常小的阻抗和有效的RF旁路。当频率高于电容的自谐振时,电容器渐变为感性阻抗,同时旁路或去藕效果下降。因此,电容器实现旁路与去耦的效果受引线长度,以及电容器与器件间的走线、介质填料等的影响。理想的去耦电容器还可以提供逻辑装置状态切换时所需的所有电流,实际上是电源和接地层间的阻抗决定电容器能够提供的电流的多少。 当选择旁路和去耦电容时,可通过逻辑系列和所使用的时钟速度来计算所需电容器的自谐振频率,根据频率以及电路中的容抗来选择电容值。在选择封装尺度是尽量选择更低引线电感的电容,这通常表现为SMT(Surface Mount Technology)电容器,而不选择通孔式电容器(如DIP封装的电容器)。另外在产品设计中,也常常采用并联去耦电容来提供更大的工作频带,减少接地不平衡。在并联电容系统中,当高于自谐振频率时,大电容表现感性阻抗并随频率增大而增加;而小电容则表现为容性阻抗并随频率增加而减少,而且此时整个电容电路的阻抗比单独一个电容时的阻抗要小。

    时间:2017-12-15 关键词: pcb电路设计 电磁兼容性

  • 探讨电子设备的电磁兼容性研究

    现代电子设备都是在复杂电磁环境下运行的。针对电磁干扰常导致电子设备故障甚至安全事故,探讨了电子系统的电磁兼容性设计。文中对电磁干扰源作了剖析,论述了电磁兼容性设计理念,研究了抗电磁干扰的设计机理,针对电子设备常出现的故障,提出了抗电磁干扰的技术措施。以某控制设备电磁兼容性设计采取的具体技术措施为例,验证了抗电磁干扰的良好效果,显著提高了控制设备的安全可靠性。工程实践表明,最重要的抗电磁干扰技术措施是系统的良好接地和屏蔽以及合理布线。 随着微电子技术的快速发展,电子设备应用越来越广泛,电子系统的集成度越来越高,但是在复杂电磁环境下,电子系统对电磁干扰有明显的敏感性和脆弱性。为了减少故障并杜绝事故的发生,必须对电子设备进行电磁兼容性设计。只要电子电气设备通电就会产生电磁场,电生磁,磁生电,因此电磁环境是非常复杂的,一方面要求使用电子设备时对周围的电磁环境不造成污染,另一方面也要求该电子设备在现实电磁环境应用中不至于性能下降或发生故障以致产生严重事故。因此必须对电子设备的电磁兼容性进行研究,对电磁导致的干扰进行控制与防护。基于电磁兼容性设计的重要性,以下对相关问题作某些探讨。 1 常见的电磁干扰现象及其分析 电磁及其感应现象是普遍存在的,因此电子系统的电磁工作环境是非常复杂的。从工程应用角度,电磁干扰按工作频率的不同可将其进行分类。例如,一般电网中普遍存在谐波信号电压波动、电网频率变化与低频感应电压、电网电压不平衡、电网供电波动短暂下降与短时间中断等导致的低频传导干扰,磁场与电场的低频辐射干扰;由于感应连续波电压电流的振荡瞬变与单向瞬变引起的高频传导干扰,电磁场(连续波、瞬态)与磁场、电场导致的高频辐射干扰;由于材料的绝缘性能导致的静电放电干扰等。上述提及的干扰包含了工程应用中绝大多数的电磁干扰现象。 在对电子系统进行抗干扰性能分析时,必须对导致系统的固有特性及其应用环境进行综合分析。电子电路系统中可能出现的电磁干扰类型有:例如,由于存在电路回路的公共阻抗耦合,因而导致电路性的相互干扰;由于干扰源与干扰对象之间存在着变化的电场,通过电容耦合可能形成电容性干扰,因其会产生干扰电压; 空间电磁波的电、磁场强度变化,可能产生感电势导致的传导电流和传导电压的干扰;在交变磁场干扰源中,电流变化可能导致在电感性元件上产生感应电压,因而产生电感性干扰等等。 2 电磁兼容性及其设计机理 2.1 电磁兼容性 随着电气及电子设备在现代化生产中的广泛应用,设备联接越来越复杂,功率越来越大,数量急剧增加,对设备要求也越来越高,频带日益加宽,设备灵敏度更高, 因此电磁兼容性问题变得更加重要。电磁兼容(EMC,ElectromagneTIcCompaTIbility)的涵义是指处于电磁环境中的电子系统, 任何其他事物都不可能对它构成不能承受的电磁干扰能力,且设备或系统都能够正常地工作。电磁兼容技术涉及通信、计算机、电子、生产、军事以及生活的各个方面,是一门正在迅速发展的交叉学科。电磁兼容是研究在有限空间、有限时间与有限频谱资源条件下,不同设备相互之间可以共存而不致相互影响的科学。由上述电磁兼容定义可知,电磁兼容的涵义包括:设备对周围其他设备不产生不能承受的干扰,其本身也不受其他设备干扰的影响。电磁兼容性研究涉及多个方面,首先是对电磁干扰源自身特性的研究;其次,电磁发射强度、干扰机理与电磁干扰抑制方法以及电磁干扰的时频域特性等方面的研究,第三,特别值得注意的是设备自身抗电磁干扰性能的研究;最后,如何评价电磁辐射与传导特性等电磁兼容性,采用什么设备与测量方法对电磁干扰进行测量,如何处理测量数据与测量结果。从更大范围考虑,它还涵盖了系统内及系统间的电磁兼容性。电磁兼容性研究内容包括自然及人为电磁干扰源,如闪电现象与静电放电就是自然电磁干扰源,干扰源的测量包括开阔场地、辐射、传导与脉冲干扰的测量(电浪涌、快速瞬变脉冲群与静电放电),在实现电磁兼容性的技术方面有屏蔽、接地、绑接与滤波等,也包括采用特殊设计技术以抑制电磁干扰。 2.2 抗电磁干扰设计机理 要构成电磁干扰必须同时具备三个条件:其一,必须有干扰源存在,没有干扰源存在,显然不可能对设备产生电磁干扰;其二,有传播电磁干扰的通道存在,否则不可能形成对设备的电磁干扰;其三,设备要能够接受到干扰信号,并直接影响到设备的正常工作,因此即使设备接受到了干扰,如果采取技术措施可消除其对设备的干扰。例如,一个鲁棒性很强的设备,是不会受到电磁干扰影响的。抗电磁干扰设计机理就是要采取电磁兼容性设计,使上述三个条件不同时具备,以达到提高设备抗电磁干扰的目的。 以电子设备抗干扰设计为例,因为设备中高频干扰特别突出,首先是对设备发射的射频能量进行控制,使其尽可能地小以免干扰其它设备,其次,为了设备不受到外界干扰,必须尽量减小进入该设备的射频能量。电磁干扰可以借助辐射或者传导传输两种方式实现,如干扰源能量直接辐射到控制线、信号线与电源线进入设备后,可通过公共信号、控制电缆或公共电源线等耦合途径直接干扰设备的正常工作。因此,可在设备端口或敏感回路,采用共模或差模抗干扰措施,最大限度地减少对其影响,降低辐射与传导的能量,提高设备的抗干扰性能,其抗电磁干扰设计机理就是杜绝同时满足上述的三个必备条件[3-4]。基于此,其抗电磁干扰设计的技术措施可以是各种各样的,随着技术的进步,可采取的技术措施会越来越丰富,以保证设备设计的电磁兼容性。 3 抗干扰设计策略 抗电磁干扰设计就是在复杂电磁频谱环境下,采用综合技术措施以保障电子设备正确发挥效能。按照抗电磁干扰设计机理,首先是抑制干扰源以防范电磁干扰;其次是采取防电磁干扰措施,以阻断干扰传播途径;最后,是降低电子设备对干扰的敏感度,或者提高电子设备的鲁棒性性能,以预防与抑制电磁干扰。针对电子系统的电缆接插件、印制板布局、信号布置,抑制干扰布线、元器件、滤波器、接地与旁路等环节可能引入的电磁干扰信号,可采用隔离、电路阻抗控制、滤波、解耦、密封、接地、屏蔽、正确布线等抗电磁干扰措施。 3.1 PCB版的合理布局与布线设计 在电路布局方面,电源、模拟与数字电路的元件布局和布线是不同的,在元件布局时应将其分别放置,应将高、低频电路分开,尽可能将其各自隔离,注意信号传输方向、途径以及强、弱信号的器件分布相互之间不要产生干扰。对于容易产生噪声干扰的电路,如时钟发生器、晶振与CPU 时钟等的输入端等,应当相互尽可能地靠近些,以便于合理布局整个PCB版,减少干扰源。强弱电流不同的电路与易产生噪声的器件应尽可能远离逻辑电路。最大限度地减少信号通路与电路元件布局中无用信号的相互耦合。为避免模拟、数字电路产生公共阻抗耦合,将低电平的模拟与数字电路分开,并且远离无滤波的电源和高电平信号线;在PCB版布局上,应将不同的高、中、低速逻辑电路分别布局于不同的区域,确保同层相邻布线、同板相邻层、相邻板之间的平行信号线尽可能长度最小;EMI滤波器放置于同一线路板并尽可能靠近EMI源;整流器、DC/DC变换器与开关元件与变压器的放置位置应当尽可能地靠近以缩短导线长度。滤波电容器、调压元件与整流二极管的放置位置也应当尽可能地靠近,以减少对外部的干扰;噪声与非噪声元件尽量远离,将印刷电路板按电流开关特性与频率分区, 杜绝大电流、高速开关线与噪声敏感布线相互平行。 在PCB版电路布线方面,为了提高电磁兼容性,可以采取以下的布线策略:为避免集中电场耦合到较强噪声的相邻路径,在转弯处路径采用45°以避免直角布线;在传送高频与敏感信号路径上不采用短截线,以避免在短截线上产生振荡;保持从驱动到负载的路径宽度不变,以避免产生反射导致线路阻抗不平衡;在多个PCB板地线连接时,为了避免短截线信号路径,必须杜绝采用树型排列的高速和敏感信号线,同样也要杜绝辐射型排列的高速和敏感信号线,以避免产生反射和辐射干扰;密集的电源和地层过孔会导致电源阻抗增加,电源在该点形成高阻抗,影响射频电流传递,因此应当避免过孔密度过大;所有敷铜区直接连接到地,避免敷铜区变成辐射天线;除上述常用的布线策略外,其它布线策略这里就不讨论了。 3.2 接地系统设计 接地系统设计是复杂的,要考虑的因素很多。电磁屏蔽有利于电磁干扰的相互隔离,在电子设备中,如将屏蔽与接地结合使用,那么电子设备中的绝大部分电磁干扰问题是可以获得解决的。为了使接地系统的接地阻抗最小,接地系统设计可以采用以下技术措施。 ① 接地点选择。低频电路中电感影响较小,为避免多点接地形成环流导致干扰,在工作于1MHz频率以下时,应采用单点接地。高频电路中电感影响较大,在工作于10MHz频率以上时,可采用就近多点接地,地线应短而粗,以降低地线阻抗。 ② 数字电路与模拟电路接地必须严格分开,并且分别与电源端地线相连,两者地线不可以相混,此外,还要注意尽量加大模拟电路的接地面积,以减少接地阻抗。 ③ 由于导体电感与导体长度成正比而与直径成反比,因此接地线应尽量短而粗,使其可通过三倍于印刷线路板的允许电流,以提高抗噪能力。 ④ 数字电路的接地线应当构成闭环路,避免耗电量大时加大电位差值,以提高PCB抗噪声能力。 ⑤ 为了减少接地阻抗,将多层线路板的其中一层作为接地层并起屏蔽作用,一般将印刷板周边布作地线。 ⑥ 在电源板面和接地板面的绝缘薄层间存在电容,将其放置在相邻层可构成去耦电容,从而提高高频率响应特性。 ⑦ 低速电路和元件的分布与放置应当尽量使其靠近电源面,而高速电路和元件的分布与放置应当尽量使其靠近接地面。 ⑧ 多电源供电时,各个电源应当分开接地。 电子设备接地系统结构复杂,有多种接地方式,如数字系统(逻辑地)和模拟系统接地,机壳接地(屏蔽地)与系统接地等,接地技术在多层与单层PCB板中都有广泛应用,其目标是实现接地阻抗的最小化,减少接地回路电势的不良影响。 4 结束语 随着微电子技术的快速发展,电子设备更新换代越来越快,电磁兼容性设计变得更加重要。但是电子设备设计的成功经验表明,如将屏蔽与接地措施结合使用,就可对外部产生的电磁干扰进行抑制,解决电子设备中的绝大部分电磁干扰问题。

    时间:2017-12-14 关键词: 电子设备 电磁兼容性

  • 电子设备电磁兼容性设计

    1 引言 电子设备的广泛应用和发展,必然导致它们在其周围空间产生的电磁场电平的不断增加,电子设备不可避免的在电磁环境中工作,因此,必须要解决电子设备在电磁环境中的适应能力。如果不解决好电子设备系统的电磁兼容性问题,整个系统将无法正常工作,所以电子设备的电磁兼容设计的重要性应该得到我们的充分重视。电磁兼容性的研究是围绕构成电磁干扰的三要素进行的,即干扰源、干扰传输途径和干扰接受器。电子设备的电磁兼容性设计主要包括:限制干扰源的电磁发射、控制电磁干扰的传播以及增强敏感设备的抗干扰能力。 2 电子设备电磁兼容性 电磁兼容性是指器件、设备或系统在所处电磁环境中良好运行,并且不对其所在环境产生任何难以承受的电磁骚扰的能力。电磁兼容涵盖了电磁干扰和电磁敏感度。为实现系统内设备互不干扰、兼容运行,即要控制骚扰源的电磁发射,又要提高受骚扰对象的抗扰度。 电磁兼容性设计依据为系统内电磁环境及系统内设备的电磁敏感度。设系统内干扰源N的作用功率为Pn(n=1,2,…),而被干扰设备M能够承受的电磁干扰的容限为Pm(m=1,2,…),则干扰功率Pamn可用下式决定: 式中:Kmn干扰源N对被干扰源设备M产生干扰作用的有效作用系数;Kpmn干扰源N对被干扰源设备M产生干扰的耦合作用系数;Kmn被干扰源设备M对电磁干扰的敏感度。 当干扰功率Pamn大于受干扰设备的容限Pm时,就需要采取措施改善电磁兼容性。当Pamn>Pm时,可以采取措施减小干扰源作用功率Pm或减小干扰源对被干扰设备M的干扰的有效作用的成分(即减小Kmn),也可以采取措施降低干扰源N对被干扰设备M产生干扰的耦合作用系数Kpmn,如减小耦合电容,减小耦合电感或切断公共阻抗的耦合渠道;也可以采取措施降低被干扰设备M的电磁干扰敏感度Kmn或提高被干扰设备的承受干扰的容限Pm。 3 电磁干扰方式及传播途径 电磁干扰按干扰来源可分为自然骚扰源和人为骚扰源,两种形式的电磁干扰都是影响电子设备电磁兼容性的主要因素。同时搞清电磁干扰的能源和传播途径是电子设备电磁兼容性设计的一项主要研究内容。 3.1 内部干扰 内部干扰是指电子设备内部各元器件之间的相互干扰,主要包括以下几种情况: 1)工作电源通过线路的分布电容和绝缘电阻产生漏电造成的干扰; 2)信号通过地线、电源和传输导线的阻抗互相耦合或导线之间的互感造成的干扰; 3)设备或系统内部某些元件发热,影响元器件本身或者其它元器件的稳定性造成的干扰; 4)大功率和高电压部件产生的磁场、电场通过耦合影响其它部件造成的干扰。 3.2 外部干扰 外部干扰是指电子设备或系统以外的因素对线路、设备或系统产生的干扰,主要包括以下几种情况: 1)外部高电压和电源通过绝缘漏电对线路、设备或系统产生的干扰; 2)外部大功率设备在空间产生很强的磁场,通过互相耦合对电子线路、设备或系统产生的干扰; 3)外部空间电磁波对电子线路、设备或系统产生的干扰; 4)工作环境温度不稳定,引起电子线路、设备或系统内部元器件参数改变造成的干扰; 5)由工业电网供电的设备和由电网电压通过电源变压器产生的干扰。 3.3 电磁干扰的传播途径 1)沿电源线或信号线传输的电磁骚扰称为传导干扰。电子系统内各设备之间或电子设备内各单元之间存在各种连线。如电源线、信号互连线及公用地线等,这样就有可能使一个设备(或单元电路)的电磁能量沿着这类导线传输到毗邻设备或单元电路,造成干扰; 2)辐射干扰是指通过空间传播的电磁骚扰。骚扰源的周围空间可划分两个区域:紧靠骚扰源的区域称作近场区或感应场区;距离大于λ/(2π)的区域称作远场区或辐射场区。 4 电磁兼容性设计 干扰源、耦合途径和感受器(敏感装置)构成了电磁干扰的三要素,三者缺一不可。电子设备电磁兼容性设计的目的是使电子设备既能抑制各类外来的干扰,使电子设备在特定的电磁环境中能够正常工作,同时又能减少电子设备本身对其它电子设备的电磁干扰。电磁兼容性设计内容包括:限制干扰源的电磁发射、控制电磁干扰的传播及增强敏感设备的抗干扰能力。 4.1 PCB设计 PCB是电子设备的基石,PCB的电磁兼容设计是设备电磁兼容设计的基石。PCB设计时,主要是在抑制传导和辐射两方面采取措施,减轻电磁骚扰产生的影响。电子设备PCB的电磁兼容设计,关键在于模拟和逻辑有源器件固有的电磁敏感特性,由于方波信号具有高阶谐波成分,因此在数字电路设计时,应在满足产品设计要求的情况下,尽量选择低的边沿变化速度。除元器件选择外,还要综合运用去耦电容、铁氧体端接、线路排布、地和电源设计等有效手段,增强去耦效果,优化抗扰性能。 4.2 屏蔽设计 屏蔽就是利用屏蔽体阻止或减少电磁能量传输的一种措施。屏蔽体是用以阻止或减小电磁能传输而对装置进行封闭或遮蔽的一种阻挡层,它可以是导电、导磁、介质的,或带有非金属吸收填料的。在设备的元器件和布局一定的前提下。屏蔽在电磁兼容性设计中就成为一项非常重要的内容。在屏蔽设计时,重点考虑以下几项措施: 1)屏蔽体材料的选取。屏蔽材料主要分为电屏蔽和磁屏蔽两种。在电磁兼容性设计时,应根据设备的具体使用环境合理的选取屏蔽材料。常用金属材料的相对电导率σr和相对磁导率ur,见表1。 2)缝隙的电磁屏蔽设计。实践证明,当缝隙的最大线形尺寸等于干扰源半波长的整数倍时,缝隙的电磁泄漏最大,一般要求缝隙的最大线形尺寸小于λ/100波长,至少不大于λ/IO波长。缝隙的结构示意图和等效电路如图1所示。工程设计中,为减小缝隙的长度,主要采用了以下设计: (1)合理布置螺钉; (2)采用导电柔性介质的屏蔽设计; (3)增大接触面的屏蔽设计。 表1 常用金属材料对铜的相对电导率σr和相对磁导率ur   图1 缝隙示意图及其等效电路图 3)孔洞的电磁屏蔽设计。电子设备因通风散热、调控轴、表头安装及连接电缆等不可避免的会开制一些孔洞,电磁能量经孔洞泄漏,是屏蔽体屏蔽效能下降的重要原因之一。且屏蔽效果会随着孔洞的增大而变小,一般来说,孔洞的尺寸应小于λ/50,且不得大于λ/20。 4.3 接地技术 在电子设备中,接地是抑制电磁噪声和防止干扰的重要手段,其中包括接地点的选择,电路组合接地的设计和抑制接地干扰措施的应用等方面都应全面考虑。以下为减小电磁干扰所采取的接地技术设计: 1)减少接地点之间电位差; 2)管形接地线; 3)保证接地线的电气连接可靠性; 4)接地方式的选择。在电子设备中有三种基本接地方式:悬浮地、单点接地和多点接地。单点接地适用于低频,多点接地适用于高频。一般来说。频率在1MHz以下可采用单点接地方式,频率高于10MHz应采用多点接地方式,频率在1MHz~10MHz之间,可以采用混合接地。 4.4 滤波技术 滤波技术是抑制电气、电子设备传导干扰的主要手段之一,也是提高电子设备抗传导干扰能力的重要措施。电磁干扰滤波器可以显著地减小传导干扰电平,利用阻抗失配原理,使电磁干扰信号受到衰减。滤波器的安装对其性能影响非常大,在使用滤波器时应注意以下事项: 1)滤波器金属壳与机箱壳必须保证良好面接触,并将地线界好; 2)滤波器输入线、输出线必须拉开距离,切忌并行,以免滤波器效能降低; 3)滤波器的连接线以选用双绞线为佳,它可有效消除部分高频干扰信号; 4)滤波器的安装位置应选在电源人口处,以缩短输入线在机箱内的长度,减少辐射干扰。 4.5合理布局 合理布局包括系统内各单元之间的相对位置和电缆走线等,其基本原则是使感受器和干扰源尽可能远离,输出与输入端口妥善分隔,高电平电缆及脉冲引线与低电平电缆分别敷设。通过合理布局能使相互干扰减小到最小程度而费用又不多。 5 电磁兼容性预评估及建模 5.1 电磁兼容性预评估 电磁兼容的管理和计划往往并不包括在电子设备或系统的设计中,目前比较流行的做法就是依赖传统的设计实践,在设计完成后,付出更高的代价来解决试验中出现的电磁干扰问题。但随着电磁干扰问题的影响范围及程度的不断增加,传统的设计实践已不再总能满足电磁兼容要求,必须采取电磁兼容性预评估技术。 对电磁兼容预估应在设备、分系统或系统一级设计时就尽可能早的加以考虑,然后在随后的设计中不断的改进完善。电磁兼容预评估的主要目的可归纳为下列的一个或几个:尽早使有问题的区域暴露出来,并据此使设计从经济上更为合算;缩短设备推向市场的周期等。 5.2 电磁兼容性计算机建模 电磁兼容性是一门非常复杂的多学科交叉的新兴学科,要想对某设备或系统进行电磁兼容性预评估,必须先将该设备或系统简化成一个比较简单的数学模型。建模方法通常主要受制于频率和被建模几何体。用计算机程序来辅助电磁兼容性分析,不仅可以节省大量时间,还能尽可能减少计算误差和加速计算进程。计算机建模过程主要由以下五个步骤: 1)几何图形描述的定义; 2)电气描述的定义; 3)模型的有效性; 4)求解结果描述的定义; 5)输出显示。 不管使用什么类型的程序,必不可少的是要将计算结果与实际测量结果或根据工程经验得出的结果进行比较,以检查它们的一致性。 6 结语 电子设备在设计过程和实际应用及维护的各阶段,都充分地予以考虑和实施才是有效电子设备的电磁兼容控制策略,科学而先进的电磁兼容工程管理是有效控制技术的重要组成部分。电子设备运行过程中各种干扰是随机的,在设计之前应对其进行预评估,在设计过程中合理运用屏蔽、滤波、接地及合理布局等技术,通过科学试验检验设备的电磁兼容性,以其能够对各种干扰进行定位消除等。

    时间:2017-07-25 关键词: 电子设备 电磁场 电磁兼容性

  • 改善CAN电磁兼容性的措施

    随着CAN技术的不断发展,其应用领域已经不局限于汽车制造,而在工业设备、工业自动化等领域也得到了广泛应用。但是,工业现场环境恶劣,电磁干扰较为严重,如何保证CAN总线通讯的可靠性尤为重要。本文着重介绍CAN总线电磁兼容性能,提出几种改善CAN总线电磁兼容性能的措施。 一、CAN总线电磁兼容性能分析 电磁兼容性能对CAN总线系统的运行可靠性具有较大的影响, 目前,在电子产品设计中,电磁兼容EMC性能对系统的影响非常大,关系到其能否正常稳定运行。国际上已经开始对电子产品的电磁兼容性做强制性限制,电磁兼容性能已经成为考核产品性能的重要指标之一,因此必须予以重视。电磁兼容主要包括两方面的内容,一个是产品本身对外界产生不良的电磁干扰EMI影响,称为电磁干扰发射;另一个是对外界电磁信号的敏感程度,称为电磁敏感度EMS。干扰源、耦合途径及敏感设备是电磁兼容的三要素,缺一不可。电磁干扰信号的耦合途径有传导和辐射两种。 二、改善CAN总线电磁兼容的措施 当使用非屏蔽线时,物理层的电磁兼容性就变得非常重要,提高电磁兼容性的措施可分为三种:发射防护、吸收防护、传导防护。 发射防护——提高电子设备本身电磁兼容能力 提高电子设备本身的电磁兼容性能是从根本上提高系统电磁兼容性能的有效措施,而印制电路板(PCB板)是电子设备的核心组成部分,并且其抗电磁干扰性能与电磁辐射性能往往是相互联系的,因此可以采取以下措施来提高印制电路板的电磁兼容性能。 l 选择电磁兼容性能好的元器件 选择EMC性能好的元器件,并尽量选择表面贴装的封装形式。器件合理布局,把相互有关的器件尽量放得靠近些,使各部件之间的引线尽量短。特别是微控制器和CAN控制器的时钟源晶体,一定要按规定放置,否则会不起振。 l 合理布局,降低地线阻抗 合理布局包括三个方面,一方面是对元器件的位置进行合理布局,将相互关联的元器件尽可能地集中布置,使相互之间的引线尽可能短:第二个方面是要将电子设备内部的数字电路与模拟电路有效分开,防止相互之间的信号干扰。第三个方面是合理布局地线,理想状态下,电路板上所有的地线应该等电位,但是由于地线阻抗的存在导致地线各点电位有差异,所以应该尽量减小地线阻抗。最有效的办法是做多层板,在中间专门设置一层地线面。 吸收防护——抑制感应电磁干扰 对于外界的辐射干扰,可采用屏蔽或吸收的方式减弱消除,由于方法简便易行、屏蔽效果好以及便于设计等优点成为提高系统电磁兼容性能的重要措施。 l 使用双绞线,加大双绞程度,屏蔽接地 电场在电缆中感应出共模电压,而磁场在电缆中既可以感应出共模电压,也可以感应出差模电压。通过屏蔽可以将电磁场的感应干扰降低到最小,而使用双绞线则进一步抑制了磁场感应的差模电压。双绞线的两根线之间具有很小的回路面积,而且双绞线的每两个相邻回路上感应出的电流具有相反的方向,相互抵消。双绞线的绞节越密,则效果越明显,建议每米双绞33圈。同时,为了减小CAN总线的串扰,应将双绞线加屏蔽层,为了降低静电放电干扰,整个屏蔽体需要和大地单点相连。 l 增加阻抗抑制共模干扰 在共模干扰方面,符合ISO11898-2标准的差分传输已经提供了极好的防护,在CAN收发器所支持的共模范围之内,由于接收器只计算总线之间的电压差,因此滤除了共模干扰信号。高能量、电感性的感应干扰信号可能导致产生超出收发器共模范围的干扰信号,为了抑制这种干扰信号,可以在CAN节点的输入电路中插入一个扼流线圈,如图所示: 通过扼流线圈抑制电感性的感应共模干扰 l 分开的总线终端 在高频方面,通过将总线终端电阻分开可以改善CAN网络的电磁兼容性,此时终端电阻被分成两个相同的大电阻,在两个电阻中间通过一个耦合电容接地,如图所示,为了使高频信号对地短路而不削弱直流特性,必须确保电容连接到一个电平固定的地。 传导防护——传导干扰的隔离与防护 传导干扰主要产生于瞬态、暂态的过程中,如大功率开关的开合、雷电的袭击等带来的瞬时浪涌,一般通过CAN总线电缆传输,所带来的电磁危害较大,因此在传播途径中要消除这些瞬时的脉冲、浪涌,使CAN总线通讯得以可靠进行。 l 瞬态抑制二极管TVS 瞬态抑制二极管并联在信号线和信号地线之间,用来保护电缆受到雷击或静电放电时产生的浪涌高压。当TVS上的电压超过一定的幅度时,器件迅速导通,从而将浪涌能量泄放掉,并将电压的幅度限制在一定的范围内。建议CANH、CANL每个信号线上分别使用两个TVS管进行双向保护。 l 隔离收发器 隔离是解决传导干扰问题的理想方法,它具有良好的电绝缘能力和抗干扰能力。选择隔离收发器首先要考虑传输延时,如光耦隔离的延时高达25ns以上,磁耦隔离只有3~5ns,其延时时间对总线的传输距离和质量都会造成影响,建议使用磁隔离的CTM1051设计接口收发电路。 l 光纤传输 采用光纤传输,比如致远电子的CANHUB-AF1S1,安全隔离干扰。 l 信号保护器 外接专用的信号保护器消除干扰,如ZF-12Y2消耗干扰强度和CANbridge网桥做隔离。 三、总结 致远电子做为国内最早引入CAN技术的厂商之一,对CAN总线的开发和测试有着丰富的经验,其研发的一款综合性的CAN总线分析仪——CANScope,集海量存储示波器、网络分析仪、误码率分析仪、协议分析仪及可靠性测试工具于一身,并把各种仪器有机的整合和关联;重新定义CAN总线的开发测试方法,可对CAN网络通信正确性、可靠性、合理性进行多角度全方位的评估;帮助用户快速定位故障节点,解决CAN总线应用的各种问题,是CAN总线开发测试的终极工具。

    时间:2017-01-19 关键词: can 电磁兼容性

  • 汽车电子EMC汽车系统ASIC、ASSP和电磁兼容性(EMC)设计

    现代汽车中的电子设备不断增多,因而越来越需要采用良好的设计,以满足主要的电磁兼容性标准的要求。同时,越来越高的集成度也让汽车设计师们急需系统芯片专用集成电路和专用标准产品解决方案,它们可以替换多个分立元件。本文探讨了汽车设计师所面临的一些电磁兼容性和集成电路(IC)问题。 现代汽车中的电子设备在以持续强劲的势头不断发展着 — 工程师们为汽车的舒适、安全、娱乐、动力传动、发动机管理、稳定和控制应用研制出越来越复杂的解决方案。而且,先进的电子设备也得到越来越普遍的应用。因此,如今甚至是最为普通的汽车也装配有在几年前还只专属于高端汽车的电子设备。 在过去,舒适和方便性等非关键应用促进了汽车电子应用的发展。就像电动窗或中控锁一样,这些电子应用只是替换了现有的机械系统。最近,汽车电子设备的范围扩展至支持一些关键的应用,例如发动机优化、主动与被动安全系统和包括全球定位系统在内的一些先进的信息娱乐系统。 我们目前正在进入汽车电子发展的第三个阶段。在这一阶段,电子设备不仅仅起到支持关键功能的作用,而且是控制这些关键功能 — 不论是提供重要的驾驶员信息和控制发动机,还是防撞击探测与预防、进行线控制动与驾驶和智能化气候控制等。正像您想象的那样,这些应用需要成本低、安装简便, 并且智能化和稳定性越来越高的电子解决方案。 速度和成本因素促进了“通用型”嵌入式硬件电子平台的诞生。这些平台可提供基本的或常见的硬件功能,并且可通过专门的应用软件定制提供同一汽车系列中不同型号所需要的功能,甚至也可为不同的汽车制造商定制功能。系统芯片(SoC)半导体解决方案将多种功能集成在一个集成电路中,这样可减少组件数量和降低空间要求,同时确保长期可靠性,这对于开发成功的通用型嵌入式电子平台极为重要。 电磁兼容性 随着汽车电子设备的不断增多和复杂电子模块在汽车各个部位的应用越来越广泛,电磁兼容性问题也越来越成为工程师们所面临的设计挑战。其中三个主要问题是: (a) 如何将电磁敏感度降到最低,以使电子设备不受手机、全球定位系统或信息娱乐设备等其它电子系统的电磁发射的影响。 (b) 如何保护电子设备不受恶劣汽车环境的影响,包括供电系统的瞬变和开关灯和起动电机等大负载或电感负载时的干扰。 (c) 如何尽量减少可对其它汽车电子电路造成影响的电磁发射。 而且,随着系统电压的增加、车辆电子设备的增多和更多高频电子设备造成的频率上升,这些问题也变得越来越富挑战性。此外,许多电子模块现在也会与线性度差和零点偏移大的低功率廉价传感器进行接口。这些传感器依赖小信号,电磁干扰对它们的正常工作将是灾难性的。 兼容性测试、预兼容性测试和标准 这些问题意味着汽车电磁兼容性测试已成为汽车设计的基本要素。兼容性测试已在汽车制造商、他们的供应商和各立法机构间标准化。越晚发现电磁兼容性问题,就越难识别其根本原因,解决方案也可能将更为有限和昂贵。因此,在流程的所有阶段均考虑电磁兼容性问题是一个基本做法---从集成电路设计和印刷电路板布局到模块安装和最终的汽车布局设计。为了简化这一流程,在模块和集成电路阶段考虑电磁兼容性问题的预兼容性测试已经标准化。 设计符合电磁兼容性要求的集成电路和模块 对于集成电路来说,有三种主要的电磁兼容性标准: 电磁发射标准 - IEC 61967:测量150千赫至1千兆赫范围内的辐射和传导性电磁发射电磁敏感度标准 - IEC 62132:测量150千赫至1千兆赫范围内的电磁抗扰性 瞬态标准 - ISO 7637:道路车辆的传导和耦合造成的电气干扰。 那么,系统设计师如何确保他们的系统芯片和最终的模块满足以上标准?传统的SPICE模型等此时已毫无用处,因为电磁场与SPICE模拟环境不兼容。因为芯片和整个组件的尺寸远小于电磁信号的波长(1千兆赫时波长为30厘米,远远大于集成电路尺寸),在集成电路水平,电磁场仅使用电场建立模型是足够准确的。值得注意的是,辐射发射和敏感度对于集成电路来说并不是主要问题;而主要问题的是传导发射和对印刷电路板和线束上有效天线的敏感性。 采用几种技术来确保满足电磁兼容性的要求,我们将逐一看看电磁发射和电磁敏感度这两个问题。 电磁发射 电磁发射由作为天线的外部环路中的高频电流而产生。这些高频电流的来源包括对如数字信号处理和时钟驱动器这样的核心数字逻辑的翻转(同步逻辑会产生含有大量高频成分的又大又尖的电流峰值)、模拟电路的动作、开关数字输入/输出脚和为印刷电路板及线束提供高电流峰值的高功率输出驱动器。为了尽量减少这些因素的影响,设计师应该在尽可能的情况下使用低功率电路,这可能包括降低或使用自适应电源电压或将时钟信号分布在整个频域内的架构。通过关闭数字系统中不用的部分也可减少一个时钟周期内开关元件的数量。除此以外,对时钟和驱动器信号上升/下降沿斜率加以控制以放缓开关边缘并提供软开关特性也有助于减少电磁发射。最后,设计师也应仔细研究外部的和芯片的布局方法。例如,使用“双绞”线的差分输出信号产生的电磁发射更少,对电磁发射也更不敏感。确保电源和地彼此靠近和使用高效电源去耦也是减少电磁发射的简单方法。 电磁敏感度 整流/抽运、寄生器件、电流和功率消耗是低电磁敏感度的三个最严重的干扰效应。高频电磁功率部分由集成电路吸收,因而可造成一些干扰,包括向高阻抗节点输出高频高电压和向低阻抗节点输出高频大电流。 尽量减少电磁敏感度影响的一个重要方法是让电路对称,从而避免整流的可能性。方法是使用差分电路拓朴结构和布局。即使在应用(如使用传感器)中需要小信号,可处理较大共模信号的拓朴结构也可在大范围电磁信号的情况下帮助系统保持为线性状态。通过滤波方式限制敏感装置的频率输入范围是经常使用的另一种方法,特别是采用片上滤波器。采用高共模抑制比(CMRR)和电源抑制比(PSRR)设计也可让电路避免发生整流现象,减小内部节点阻抗和将所有敏感节点放在芯片上也会产生此效果。最后,为了避免或控制寄生器件和电流,使用保护装置限制超越电磁敏感度抑制水平是非常重要的。这有助于避免整流并将信号电平保持成对称状态,尽量减少基板电流和放掉关键位置的电流也是十分重要的。[!--empirenews.page--] 最新的半导体技术 许多设计师在利用混合信号半导体技术来提供当今汽车应用所需要的系统芯片解决方案。最新的高压混和信号技术特别适合于需要高电压输出的设计 — 例如驱动电机或起动继电器 — 并与模拟信号条件功能和复杂数字处理相结合。 安迈半导体公司(AMIS)所开发的I2T和I3T系列即是最新高电压混合信号专用集成电路技术的典范。I3T80基于0.35微米CMOS工艺,可处理的最大电压为80伏,从而可以在一个集成电路中集成复杂数字电路、嵌入式微处理器、内存、外设、高电压功能和各种接口。   图1:若干功能集成在用I3T80工艺制造的单颗芯片 图1举例说明了若干功能集成在用I3T80工艺制造的单颗芯片,包括传感器模拟接口(汽车应用最常见的要求之一)、电机和传动装置的高压驱动器和使用嵌入式16/32位ARM(tm)处理器内核的数字处理电路。对于低功率处理需求,也提供8位嵌入式R8051处理器。如图所示,AMIS可提供的其它‘标准 ’IP模块包括计时器、脉宽调制 (PWM) 功能、用于简化设备测试的JTAG、接口和包括CAN总线与LIN总线通信选项的通信收发器。最后应该指出的是,I3T技术含有内置保护功能,可保护专用集成电路不因过电压或电池错误连接而受到损坏。   图2:AMIS-30660与其它竞争产品的电磁抗扰性能对比情况 AMIS使用了这一混合信号技术和本文所描述的许多电磁兼容性合理设计方法来为汽车工业开发各种专用标准产品(ASSP),包括AMIS- 41682标准速度、AMIS-42665和AMIS-30660高速CAN收发器。这些器件在CAN控制器和物理总线间提供了接口,在 12伏和24伏汽车及需要最大速率为1兆波特CAN通信的工业应用中可简化设计,并减少组件数量。例如,AMIS-30660完全符合ISO 11898-2标准,通过CAN控制器的发射和接收脚为CAN总线提供差分发信号能力。集成电路为设计师提供了3.3伏或5伏逻辑电平接口选择,从而确保兼容现有的应用和最新的低电压设计。精心匹配的输出信号将电磁发射减至最低,从而无需共模扼流圈;而接收器输入的大共模电压范围(±35伏)确保了高电磁敏感度(EMS)。图2显示了AMIS-30660与其它竞争产品的电磁抗扰性能对比情况。

    时间:2016-10-10 关键词: 汽车电子 电路设计 emc 电磁兼容性

  • 手机PCB的电磁兼容性设计

    电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰,使电子设备在特定的电磁环境中能够正常工作,同时又能减少电子设备本身对其它电子设备的电磁干扰。 1、选择合理的导线宽度 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的,因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流,印制导线要尽可能地短。对于分立元件电路,印制导线宽度在1.5mm左右时,即可完全满足要求;对于集成电路,印制导线宽度可在0.2~1.0mm之间选择。 2、采用正确的布线策略 采用平等走线可以减少导线电感,但导线之间的互感和分布电容增加,如果布局允许,最好采用井字形网状布线结构,具体做法是印制板的一面横向布线,另一面纵向布线,然后在交叉孔处用金属化孔相连。 3、为了抑制印制板导线之间的串扰,在设计布线时应尽量避免长距离的平等走线,尽可能拉开线与线之间的距离,信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线,可以有效地抑制串扰。 4、为了避免高频信号通过印制导线时产生的电磁辐射,在印制电路板布线时,还应注意以下几点: (1)尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于90度禁止环状走线等。 (2)时钟信号引线最容易产生电磁辐射干扰,走线时应与地线回路相靠近,驱动器应紧挨着连接器。 (3)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线,驱动器应紧紧挨着连接器。 (4)数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有高频电流。 (5)在印制板布置高速、中速和低速逻辑电路时,应按照图1的方式排列器件。 5、抑制反射干扰 为了抑制出现在印制线条终端的反射干扰,除了特殊需要之外,应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配,即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验,对一般速度较快的TTL电路,其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。 6、电路板设计过程中采用差分信号线布线策略 布线非常靠近的差分信号对相互之间也会互相紧密耦合,这种互相之间的耦合会减小EMI发射,通常(当然也有一些例外)差分信号也是高速信号,所以高速设计规则通常也都适用于差分信号的布线,特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线,以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。 在差分线对的布局布线过程中,我们希望差分线对中的两个PCB线完全一致。这就意味着,在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线,而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下,差分线对的布局布线总是尽可能地靠近。

    时间:2015-12-21 关键词: 手机 PCB 电路设计 电磁兼容性

  • 基于S3C2440嵌入式系统主板的电磁兼容性设计

    作者:许凯华,董淑云,刘玉华,胡立祥 华中师范大学 随着电子设备的频率越来越高,世界各国对电子产品电磁辐射标准的执行变得越来越严格,如何保证能在有限时间很好地在设计阶段发现并解决 EMI/EMC问题非常重要,而PCB往往是一个电子系统的核心构成部分,一个经仔细电磁干扰设计的PCB板,能大幅度降低阻抗不匹配、传输线问题、信号互相耦合等现象引发的信号反射、延迟等线路不稳定因素,同时也可达到降低电磁辐射发射干扰,大大提高系统的稳定性和可靠性。本文将以嵌入式系统主板为平台,运用 EMIStream仿真软件,并采用源端串联端接阻抗的方法分析了解决嵌入式高速主板存在的电磁干扰问题。 1 电磁兼容性 1.1 电磁兼容和电磁干扰 电磁兼容(electro magnetic compatibility,EMC)是指设备或系统在其电磁环境中符合要求运行,并不对其环境中的任何设备产生无法忍受的电磁干扰能力。因此,EMC包括两个方面的要求:一方面是指设备在正常运行过程中对所在环境产生的电磁干扰(EMI)不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度(EMS),即电磁敏感性。 电磁干扰(EMI)是指由于电磁骚扰而引起设备、系统或传播通道的性能下降。电磁干扰形成需要3个要素: (1)电磁干扰源:产生电磁干扰的任何电子设备或自然现象。 (2)耦合途径:将电磁干扰能量传输到受干扰设备的通道或媒介。 (3)被干扰的敏感设备:受到电磁干扰的设备。 电磁干扰的耦合途径可分为传导耦合和辐射耦合两种。传导耦合主要是指沿电源线或信号线传输的电磁耦合。电子系统内各设备之间或电子设备内各单元电路之间存在各个连线,如电源线、传递信号的导线,以及公用地线等,这样就可能使一个设备或单元电路的电磁能量沿着这类导线传输到其他设备和单元电路,从而造成干扰;辐射耦合是指通过空间传播进入设备的电磁干扰。干扰源的电源电路、输入/输出信号电路和控制电路等导线在一定条件下都可以构成辐射天线。若干扰源的外壳流过高频电流时,则该外壳本身也成为辐射天线。在PCB电路板中,电磁能通常存在两种形式,差模EMI和共模EMI。 1.2 电磁干扰的危害 (1)对电子系统、设备的危害。电磁干扰有可能使系统或设备的性能发生有限度的降级,甚至可能使系统或设备失灵,干扰严重时会使系统或设备发生故障或损坏。 (2)对武器装备的危害。现代的无线电发射机和雷达能产生很强的电磁辐射场。这种辐射场能引起装在武器装备系统中的灵敏电子引爆装置失控而过早启动;对制导导弹会导致偏离飞行弹道和增大距离误差;对飞机会引起操作系统失稳,航向不准,高度显示出错,雷达天线跟踪位置偏移等。 (3)电磁能对人体的危害。电磁辐射能一旦进入人体细胞组织就要引起生物效应,即局部热效应和非热效应。电磁辐射引起人体病变症状有:头晕、乏力、记忆力减退、心悸、多汗、脱发和睡眠障碍等。 因此,电磁辐射已成为必须予以控制的环境污染内容之一,许多国家都已制订了《电磁波照射卫生标准》。 1.3 EMC的标准和规范 (1)国际级,例如IEC标准; (2)分会议级,例如CISPR出版物; (3)CE级,例如欧洲协调标准EN; (4)国家级,例如国家GB,FCC等; (5)军用标准,例如国家军标GJB,美军标MIL。 2 嵌入式系统主板电磁兼容性设计 2.1 嵌入式系统主板 2.1.1 主板框图 该设计研究的嵌入式系统是基于Samgsung S3C2440处理器的10层主板,系统主频高达400 MHz,硬件配置有2颗64 MB的SDRAM,128 MB NAND FLASH,与CPU通信时,数据传输频率高达133 MHz,同时还配置有LCD触摸屏、Sensor图像采集模块、GPS模块、GPRS无线通信模块,以满足系统功能上的需求,主板框图如图1所示。                                                                                                                                                    2.1.2 主板存在的电磁干扰 在系统中,S3C2440的片内工作频率FCLK可高达400 MHz,因此在PCB设计过程中,应该遵循高频电路设计的基本原则。首先应注意电源的抗干扰设计,其次要注意信号线的布线技术,尤其是关注时钟信号线、数据线和地址线。 2.2 电源的抗干扰设计 电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线、中断线,以及其他一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,不仅电池供电系统有高频噪声,电池本身也有高频噪声,而且模拟电路中的模拟信号更经受不住来自电源的干扰。 嵌入式芯片S3C2440的内核所需的直流电源电压为1.3 V,I/O模块及SDRAM的电源电压为3.3 V。在电路设计时,一定要考虑电源的抗干扰技术。一般应在电源进入PCB的位置和靠近各器件的电源引脚处加上几十微法到几百微法的电容器,以滤除电源噪声。还要注意在器件的电源与地之间加上0.1μF左右的电容器,以使能够有效地抑制在电源线上传导的高频干扰,克服干扰信号对系统工作的影响。 2.3 共模差模EMI产生机理 2.3.1 共模EMI产生机理 共模干扰通常指两根信号线上产生的幅度相等、相位相同的噪声。共模干扰的特点是干扰的大小和方向一致,存在于电源任何一相对大地或中线对大地间。共模干扰也称为纵模干扰、不对称干扰或接地干扰辐射。是载流体与大地之间的干扰。 共模计算公式为: 式中:Ic表示电流强度;f表示共模电流的频率;L表示电缆线长度;d表示测量天线到电缆的距离。 共模辐射是EMI中最主要的一种辐射干扰,通俗地说,是由于电路板地的“不平整”导致,或者连接线连接两处的电位的高低差而导致连接线变成了辐射天线。然而电路板常常是由于地阻抗而引起电位的高低不平,从而能量由高到底有了辐射出来的条件。所以在电路设计与PCB排版时要特别注意PCB的地阻抗问题,从而更多地减小其产生的干扰。[!--empirenews.page--] 2.3.2 差模EMI产生机理 差模干扰是幅度相等、相位相反的噪声。差模干扰的特点是大小相等、方向相反,存在于电源相线与中线及相线与相线之间。差模干扰也称为常模干扰、横模干扰或对称干扰,是施加于载流体之间的干扰。 差模辐射计算公式: 式中:ID表示电流强度;f表示共模电流的频率;LS表示环路面积;d表示测量天线到电缆的距离。 2.4 共模差模EMI抑制措施 2.4.1 通常采用的抑制措施 通常减小共模辐射的方法有: (1)减小地电位; (2)使用去耦电容; (3)使用铁氧体磁环; (4)使用共模电源滤波器。 通常减小差模辐射的方法有: (1)减小环路面积; (2)频率越高,辐射越强,所以应尽量减小有用信号的高次谐波成分; (3)采取屏蔽方法。 2.4.2 本文采用的源端端接抑制措施 所谓源端端接就是在传输线驱动端串联端接一个等于特征阻抗的阻抗。 由共模辐射计算公式可以看到,要减小共模辐射,减小Ic和f是不可能的,d又是恒定值,只有减小L。由差模辐射计算公式,可以看出要想减小差模辐射,就是要减小LS即电流环路面积,多层板中信号走线的电流环路面积就等于介质的厚度乘以走线长度,在介质厚度恒定的前提下,减小差模辐射同样归结到减小信号走线L上。 然而缩短信号走线长度通常是不实用的,不过给传输线源端串联端接一个等于特征阻抗的阻抗,就可以消除共、差模辐射的干扰。 源端串联端接措施要求加一个电阻与输出缓冲器串联,缓冲器阻抗和端接电阻值的总和等于传输线的特性阻抗。此时,因为反射系数为O,任何由于在负载端存在的阻抗不连续所产生的反射干扰将在其达到源端时被消除,这样可以减小噪声、电磁干扰(EMI)及射频干扰(RFI)。 2.5 基于EMIStream仿真的高速主板EMI设计 2.5.1 主板仿真环境介绍 EMIStream是日本NEC公司基于多年EMI设计经验开发的应用软件,在日本已经推广使用了多年,它有效地减少了电子产品的EMI/EMC问题,大大缩短了产品开发周期。在仿真分析过程中,还将用到Mentor Graphics公司的Hyperlynx仿真软件,对信号网络进行阻抗端接处理。 2.5.2 主板叠层采用10层板初步减小EMI 主板叠层结构为T-G-S-P-S-G-P-S-G-B,“T”为顶层,“G”为地平面层,“P”为电源平面层,“S”为信号层,“B”为底层。高速信号走线时层的变化,及那些不同的层用于一个独立的走线,确保返回电流从一个参考平面流到需要的新参考平面。这样是为了减小信号环路面积,减小环路的差模电流辐射和共模电流辐射。环路辐射与电流强度、环路面积成正比。实际上,最好的设计并不要求返回电流改变参考平面,而是简单地从参考平面的一侧改变到另一侧。 2.5.3 传输线驱动端串联端接阻抗进一步减小EMI 利用EMIStream对主板进行EMI仿真分析,通过Estimation of radiated electromagnetic field功能评估整板EMI辐射,仿真结果如图2所示。NetLDATA6是CPU与SDRAM,NADNFLASH的数据通信网络,数据传输频率高达 133 MHz,图2所示仿真结果中的DM指差模干扰,CM指共模干扰,NetLDATA6网络的差模辐射ED=55.4 dB>40 dB,共模辐射Ec=54.7 dB>40 dB,均超过GB9254规定的B级产品辐射限值,GB9254电磁兼容标准即《信息技术设备的无线电干扰极限值和测量方法》。                                                                                                                                这里,首先运用Mentor Graphics公司的Hyperlynx仿真软件对NetLDATA 6网络进行terminator wizard提示需端接22 Ω阻抗,端接处理后,重新导入EMIStream进行EMI仿真,仿真结果如图3所示。NetLDATA 6_T网络就是源端端接阻抗后的NetLDATA 6网络。可以看到,共模辐射和差模辐射都抑制到了GB9254规定的B级产品辐射限值以内。至于图中还存在的Maximum radiation辐射,只要再减小端接阻抗与驱动端距离,即可消除,最终的仿真结果如图4所示。                                                                                                                                     该嵌入式高速主板硬件上还采用了滤波、屏蔽技术,软件上采用了看门狗、软件拦截等抗干扰技术,最终整机通过EMC认证机构认证,信息技术设备在10 m测量距离处的辐射骚扰平均值为33.2 dB,符合GB9254标准。 3 结语 随着电子系统和设备数量的逐渐增多和性能的不断提高,电子干扰将越来越严重,如何减小设备之间的相互电磁干扰(EMI)使成了迫切要解决的问题。本文以嵌入式高速主板为平台,结合EMIStrearn,Hype-rl-ynx仿真软件,对整个主板进行板极EMI仿真,通过分析电磁干扰的产生机理找到抑制措施,结合仿真有效地抑制了差模共模辐射于GB9254规定的B级产品辐射限值以内。同时由于电子技术,应用广泛,而且各种干扰设备的辐射很复杂,要完全消除电磁干扰是不可能的。但是,可以采取硬件上滤波、接地、屏蔽等措施并结合软件抗干扰技术来减小电磁干扰,使电磁干扰控制到一定范围内,从而保证系统或设备的兼容性。  

    时间:2015-06-25 关键词: 嵌入式处理器 主板 s3c2440 电磁兼容性

  • DSP的电磁兼容性问题探讨

    1 引言 自从20世纪80年代初期第一片数字信号处理器芯片(DSP)问世以来,DSP就以数字器件特有的稳定性、可重复性、可大规模集成、特别是可编程性和易于实现自适应处理等特点,给数字信号处理的发展带来了巨大机遇,应用领域广阔。但由于DSP是一个相当复杂、种类繁多并有许多分系统的数、模混合系统,所以来自外部的电磁辐射以及内部元器件之间、分系统之间和各传输通道间的窜扰对DSP及其数据信息所产生的干扰,己严重地威胁着其工作的稳定性、可靠性和安全性[1]。据统计,干扰引起的DSP事故占其总事故的90%左右。同时DSP又不可避免地向外辐射电磁波,对环境中的人体、设备产生干扰、妨碍或损伤。并且随着DSP运算速度的提高,能够实时处理的信号带宽也大大增加,它的研究重点也转到了高速、实时应用方面。但正是这样,它的电磁兼容性问题也就越来越突出了,本文在DSP的电磁兼容性问题方面进行了一些探讨。 2 DSP硬件方面的电磁兼容性 电磁兼容性(EMC)包含系统的发射和敏感度两方面的问题。假若干扰不能完全消除,也要使干扰减少到最小。如果一个DSP系统符合下面三个条件,则该系统是电磁兼容的。(1) 对其它系统不产生干扰;(2) 对其它系统的发射不敏感;(3) 对系统本身不产生干扰。 2.1 DSP中的干扰主要来源 电磁干扰是通过导体或通过辐射产生的,很多电磁发射源,如光照、继电器、DC 电机和日光灯都可引起干扰。AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速数字电路中,时钟电路通常是宽带噪声的最大产生源。在快速DSP系统中,这些电路可产生高达300MHz 的谐波失真信号,在系统中应该把它们除掉。在数字电路中,最容易受影响的是复位线、中断线和控制线。 2.2 DSP中的传导性干扰 一种最明显能引起电路噪声的传播路径是经过导体。一条穿过噪声环境的导线可捡拾噪声,并把噪声送到另外电路而引起干扰。设计人员必须避免导线捡拾噪声,如噪声通过电源线进入电路后,若电源本身或连接到电源的其它电路是干扰源,则在电源线进入电路之前必须对其去耦。 2.3 DSP中的共阻抗耦合问题 当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定。来自两个电路的地电流流经共地阻抗,电路 1的地电位被地电流2调制,噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。 2.4 DSP中的辐射耦合问题 经辐射产生的耦合通称串扰。串扰是由电流流经导体时产生的电磁场引起的,电磁场会在邻近的导体中感应出瞬态电流。 2.5 DSP中的辐射现象 辐射有两种基本类型:差分(DM)和共模(CM)两种模式。共模辐射或单极天线辐射是由无意的压降引起的,它使电路中所有的地连接抬高到系统地电位之上。就电场大小而言,CM辐射是比 DM辐射更为严重的问题。为使CM辐射最小,必须用切合实际的设计使共模电流降到零。 2.6 影响EMC的因数 (1)电压:电源电压越高,意味着电压振幅越大而发射就更多,而低电源电压影响敏感度。 (2)频率:高频信号与周期性信号会产生更多的辐射。在高频数字系统中,当器件处于开关状态时将产生电流尖峰信号;在模拟系统中,当负载电流变化时也将产生电流尖峰信号。 (3)接地:在电路设计中,没有比采用可靠和完美的地线连接方式更重要的事情了,在所有EMC问题中,大部分问题是由不适当的接地引起的。有单点、多点和混合三种信号接地方法。在频率低于1MHz时可采用单点接地方法;在高频应用中,最好采用多点接地;混合接地是低频用单点接地和高频用多点接地方法的结合。但高频数字电路和低电平模拟电路的地回路绝对不能混合。 (4)PCB设计:适当的印刷电路板(PCB)布线对防止电磁干扰至关重要。 (5)电源去耦:当器件开关时,在电源线上会产生瞬态电流,必须衰减和滤掉这些瞬态电流,来自高di /dt源的瞬态电流导致地和线迹“发射”电压。高d i/dt产生大范围高频电流,激励部件和缆线辐射,流经导线的电流变化和电感会导致压降,减小电感或电流随时间的变化可使该压降最小。 2.7 DSP的硬件降噪技术 2.7.1 板结构、线路安排方面的降噪技术 (1)采用地和电源平板;(2)平板面积要大,以便为电源去耦提供低阻抗;(3)使表面导体最少;(4)采用窄线条(4到8密耳)以增加高频阻尼和降低电容耦合;(5)分开数字、模拟、接收器、发送器地/电源线;(6)根据频率和类型分隔PCB上的电路;(7)不要切痕PCB,切痕附近的线迹可能导致不希望的环路;(8)采用叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施,它能够做到对阻抗的有效控制,其内部的走线可形成易懂和可预测的传输线结构。且要密封电源和地板层之间的线迹;(9)保持相邻激励线迹之间的间距大于线迹的宽度以使串扰最小;(10)时钟信号环路面积应尽量小;(11)高速线路和时钟信号线要短且要直接连接;(12)敏感的线迹不要与传输高电流快速开关转换信号的线迹并行;(13)不要有浮空数字输入,以防止不必要的开关转换和噪声产生;(14)避免在晶振和其它固有噪声电路下面有供电线迹;(15)相应的电源、地、信号和回路线迹要平行布景,以消除噪声;(16)使时钟线、总线和片使能端与输入/输出线和连接器分隔开来;(17)使路线时钟信号与I/O信号处于正交位置;(18)为使串扰最小,线迹用直角交叉和散置地线;(19)保护关键线迹(用4密耳到8密耳线迹以使电感最小,路线紧靠地板层,板层之间夹层结构,保护夹层的每一边都有地)。 2.7.2 采用滤波技术降噪方法 (1)对电源线和所有进入PCB的信号进行滤波,在IC的每一个点引脚处用高频低电感陶瓷电容(14MHz用0.1 mF,超过15MHz用0.01mF)进行去耦;(2)旁路模拟电路的所有电源供电和基准电压引脚;(3)旁路快速开关器件;(4)在器件引线处对电源/ 地去耦;(5)用多级滤波来衰减多频段电源噪声;(6)把晶振安装嵌入到板上并且接地;(7)在适当的地方加屏蔽;(8)安排邻近地线紧靠信号线,以便更有效地阻止出现新的电场;(9)把去耦线驱动器和接收器适当地放置在紧靠实际的I/O接口处,这可降低PCB与其它电路的耦合,并使辐射和敏感度降低;(10)对有干扰的引线进行屏蔽和绞在一起,以消除PCB上的相互耦合;(11)在感性负载上加箝位二极管。[!--empirenews.page--] 3 DSP软件设计时应采取的措施 软件方面的干扰主要表现在以下几个方面:(1)不正确的算法产生错误的结果,最主要的原因是由于计算机处理器中的程序指数运算是近似计算,产生的结果有时有较大的误差,容易产生误动作;(2)由于计算机的精度不高,而加减法运算时要对阶,大数“吃掉”了小数,产生了误差积累,导致下溢的出现,也是噪声的来源之一;(3)由于硬件方面的干扰引起的计算机出现的诸如:程序计数器PC值变化、数据采集误差增大、控制状态失灵、RAM数据受干扰发生变化以及系统出现“死锁”等现象。 3.1 采用拦截失控程序的方法 (1)在程序设计时应多采用单字节指令,并在关键处插入一些空操作指令,或将有效单字节指令重复几次,这样可保护其后的指令不被拆散,使程序运行走上正轨;(2)加入软件陷阱:当PC值失控使程序失控后,CPU进入非程序区,这时可用一条引导指令,强迫程序进入初始入口状态,进入程序区,可每隔一段设置一个陷阱;(3)软件复位:当程序“走飞”时,运行监视系统,使系统自动复位而重新初始化。 3.2 设立标志判断 定义某单元为标志,在模块主程序中把该单元的值设为某个特征值,然后在主程序的最后判断该单元的值是否不变,若不同了则说明有误,程序就转入错误处理子程序。 3.3 增加数据安全备份 重要的数据用两个以上的存储区存放,还可以用大容量的外部RAM,将数据作备份。永久性数据制成表格固化在EPROM中,这样既能防止数据和表格遭破坏,又能保证程序逻辑混乱时不将数据当指令去运行。 4 利用EDA工具设计时应注意的几个关键因素 高速数字电路的设计一方面需要设计人员的经验,另一方面需要优秀的EDA工具的支持,EDA软件己走向了多功能、智能化。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用,布局和布线已越来越一体化了,并成为了设计过程的重要组成部分。自动布局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法,利用此类软件能在规定时间范围内设计出可制造的电路板。在目前,由于产品上市时间越来越短,手动布线极为耗时,己不能适应要求。因此,现在要求布局布线工具具有自动布线功能,以快速响应市场对产品设计提出的更高要求。 4.1 自动布线技术 由于要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素,布局布线的约束条件每年都在增加。在几年前,一般的电路板仅需 6 个差分对来进行布线,而现在则需600对。在一定时间内仅依赖手动布线来实现这600对布线是不可能的,因此自动布线工具是必不可少的。尽管与几年前相比,当今设计中的节点(net)数目没有大的改变,只是硅片复杂性有所增加,但是设计中重要节点的比例大大增加了。当然,对于某些特别重要的节点,要求布局布线工具能够加以区分,但无需对每个管脚或节点都加以限制。 4.2 采用自由角度布线技术应注意的方法 随着单片器件上集成功能的增加,其输出管脚数目也大大增加了,但其封装尺寸并没随之扩大,再加上管脚间距和阻抗因素的限制,这类器件必须采用更细的线宽。同时,由于产品尺寸的总体减小,意味着用于布局布线的空间也大大减小了。在某些DSP产品中,底板的大小与其上的器件大小相差无几,元器件占据的板面积高达80%。某些高密度元器件管脚交错,即使采用具45°布线功能的工具也无法进行自动布线。而自由角度布线工具具有大的灵活性,能最大限度地提高布线密度;它的拉紧(pull-TIght)功能使每个节点在布线后自动缩短,以适应空间要求;它能大大降低信号延迟,同时降低平行路径数,有助于避免串扰的产生。利用自由角度布线技术能使设计具有可制造性,并且设计的电路性能良好。 4.3 对高密度器件应采用的技术 最新的高密度系统级芯片采用BGA或COB封装,管脚间距日益减小,球间距已低至1mm,并且还会继续降低。这样就导致封装件信号线不可能采用传统布线工具来引出。目前有两种方法可解决这个问题:(1)通过球下面的孔,将信号线从下层引出;(2)采用极细布线和自由角度布线,在球栅阵列中找出一条引线通道。对高密度器件而言,采用宽度和空间极小的布线方式是唯一可行的方法,因为只有这样,才能保证较高的成品率。现代的布线技术也要求能自动地应用这些约束条件。自由布线方法可减少布线层数,降低产品成本。同时也意味着在成本不变的情况下,可以增加一些接地层和电源层来提高信号的完整性和EMC性能。 4.4 采用其它新的电路板设计、制作技术 微孔等离子蚀刻技术在DSP中的多层板工艺制作中的应用,大大提高了布局、布线工具的性能。应用等离子蚀刻法在路径宽度内添加一个新孔,不会导致底板本身及制造成本的增加,因为,采用等离子蚀刻法制作一千个孔的成本与制作一个孔的成本一样低廉。这就要求布线工具具有更大的灵活性,它必须能够应用不同的约束条件,适应不同的微孔和构建技术的要求。元器件密度的不断增加也对布局设计产生了影响,布局布线工具总是假设板上有足够的空间让元器件释放机来释放表面,以便安装新的元器件,且不会对板上已有元器件产生影响。但是元器件顺序放置会产生这样一个问题,即每当放置一个新的元器件后,板上每个元器件的最佳位置都会发生改变。这就是布局设计过程的自动化程度低而人工干预程度高的原因。尽管目前的布局工具对依次布局的元器件数没什么限制,但是某些技术人员认为布局工具用于依次布局时实际上是受到限制的,这个限制大约为500个元器件。还有一些技术人员认为当在一个板上放置的元器件多达 4000个时,会产生很大的问题。同顺序算法技术相比,并行布局技术能实现更好的自动布局效果。 4.5 三维布局工具 3D工具主要用于目前应用日益广泛的异形和定形板的布局、布线工作。如 Zuken的Freedom最新工具,它先采用三维底板模型来进行元件的空间布局,再进行二维布线。布线过程还能告知该板是否具备可制造性。布线工具还必须能处理在两个不同层上采用阴影差分对的设计方法,因为这种设计方法己变得日益重要了。随着信号频率的继续提高,目前己出现了将布局、布线工具同用于虚拟原型的高级仿真工具集成起来的工具,如Zuken的 Hot Stage工具。所以即使在虚拟原型阶段也能对布线问题进行考虑。我们相信,自由角度布线、自动布局和3D布局等新型软件技术也会同自动布线技术一样成为底板设计人员的常用设计工具,设计人员可用这些新工具来解决微孔和单片高密度集成系统中的电磁兼容等新型技术问题。[!--empirenews.page--] 5 结束语 电磁兼容技术涉及的频率范围宽达0~400GHz,研究对象除传统设施外,涉及从芯片级,到各型舰船、航天飞机、洲际导弹,甚至整个地球的电磁环境。电磁兼容技术也是DSP系统设计所要考虑的重要问题,应采用适当的降噪技术使DSP系统符合EMC标准,它的电磁兼容性是作为重点研究并且有鲜明特点的领域。许多国家不仅各自加强这方面的研究,还成立了国际性的机构,以便交流和统一规范。

    时间:2014-09-14 关键词: DSP 电路设计 问题探讨 电磁兼容性

  • PCB中电磁兼容性设计

    摘要:电磁兼容是衡量电子产品的一项主要指标,其中产品中PCB的布线、元件的布局等既是干扰源又是被干扰时象。如何减少消弱这些电磁干扰,是提高产品电磁兼容的关键。文章从PCB板的设计、PCB元件布局、布线等方面进行设计,以达到提高电子产品抗电磁干扰的能力。 随着电气时代的发展,人类生活环境中各种电磁波源越来越多,例如无线电广播、电视、微波通信;家庭用的电器;输电线路的工频电磁场;高频电磁场等。当这些电磁场的场强超过一定限度、作用时间足够长时,就可能危及人体健康;同时还会干扰其他电子设备和通信。对此,都需要进行防护。对电子产品开发,生产、使用过程中常常提出电磁干扰、屏蔽等概念。电子产品正常运行时其核心是电路板及其安装在上面的元器件、零部件等之间的一个协调工作过程。要提高电子产品的性能指标减少电磁干扰的影响是非常重要的。 1 PCB板设计 印制线路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,它是各种电子设备最基本的组成部分,PCB的性能直接关系到电子设备质量、性能的好坏。随着集成电路、SMT技术、微组装技术的发展,高密度、多功能的电子产品越来越多,致使PCB上导线布设复杂、零件、元件繁多、安装密集,必然使它们之间的干扰越来越严重,所以,抑制电磁干扰问题也就成为一个电子系统能否正常工作的关键。同样,随着电于技术的发展,PCB的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的 PCB的设计在电磁兼容性中也是一个非常重要的因素。 1.1 合理PCB板层设计 根据电路的复杂程度,合理选择PCB的板层数理能有效降低电磁干扰,大幅度降低PCB体积和电流回路及分支走线的长度,大幅度降低信号间的交叉干扰。实验表明,同种材料时,四层板比双层板的噪声低20dB,但是,板层数越高,制造工艺越复杂,制造成本越高。在多层板布线中,相邻层之间最好采用 “井”字形网状布线结构,即相邻层各自走线的方向相互垂直。例如,印制板的上面面横向布线,下一面纵向布线,再用过孔相连。 1.2 合理PCB尺寸设计 PCB板尺寸过大时,将会导致印制导线增长,阻抗增加,抗噪声能力下降,设备体积增大成本也相应增加。如果尺寸过小,则散热不好,且邻近线条易受干扰。总的来说,在机械层(Mechanical Layer)确定物理边框即PCB的外形尺寸,禁止布线层(Keepout Layer)确定布局和布线的有效区。一般根据电路的功能单元的多少,对电路的全部元器件进行总体,最后确定PCB板的最佳形状和尺寸。通常选用矩形,长宽比为3:2。电路板面尺寸大于150 mmx200 mm时应考虑电路板的机械强度。 2 PCB的布置 在PCB设计中,产品设计师往往只注重提高密度,减小占用空间,制作简单,或追求美观,布局均匀,忽视了线路布局对电磁兼容性的影响,使大量的信号辐射到空间形成相互干扰。一个拙劣的PCB布线能导致更多的电磁兼容问题,而不是消除这些问题。 电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同,它们产生的干扰以及抑制干扰的方法不相同。高频、低频电路由于频率不同,其干扰以及抑制干扰的方法也不相同。所以在元件布局时,应该将数字电路、模拟电路以及电源电路分别放置,将高频电路与低频电路分开。有条件的应使之各自隔离或单独做成一块电路板。布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。 2.1 PCB的元件布置 PCB元器件的布置方面与其它逻辑电路一样,应把相互有关的器件尽量放得靠近些,这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这3 部分合理地分开,使相互间的信号耦合为最小。 时钟发生器、晶振和CPU的时钟输入端都易产生噪声,要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。如有可能,应另做电路板,这一点十分重要。 PCB元器件通用布局要求:电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。 1)低电平信号通道不能靠近高电平信号通道和无滤波的电源线,包括能产生瞬态过程的电路。 2)将低电平的模拟电路和数字电路分开,避免模拟电路、数字电路和电源公共回路产生公共阻抗耦合。 3)高、中、低速逻辑电路在PCB上要用不同区域。 4)安排电路时要使得信号线长度最小。 5)保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。 6)电磁干扰(EMI)滤波器要尽可能靠近电磁干扰源,并放在同一块线路板上。 7)DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置,以使其导线长度最小。 8)尽可能靠近整流二极管放置调压元件和滤波电容器。 9)印制板按频率和电流开关特性分区,噪声元件与非噪声元件之间的距离要再远一些。 10)对噪声敏感的布线不要与大电流,高速开关线平行。 11)元件布局还要特别注意散热问题,对于大功率电路,应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置,便于热量散发,不要集中在一个地方,也不要高电容太近以免使电解液过早老化。 2.2 PCB的布线 一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中,为了方便调试,会把信号线布在最外层。 在高频情况下,印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与分布电容等不可忽略。电阻会产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过走线向外发射。 印刷线路板的导线连接大多通过过孔完成。一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。 一个集成电路本身的封装材料引入2~6 pF电容。一个线路板上的接插件,有520 nH的分布电感。一个双列直插的24引脚集成电路插座,引入4~18 nH的分布电感。 避免PCB布线分布参数影响而应该遵循的一般要求: 1)增大走线的间距以减少电容耦合的串扰。 2)双面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避兔相邻平行,以免发生回授,在这些导线之间最好加接地线。 3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合;高频数字电路走线细一些、短一些。 4)加宽电源线和地线以减少电源线和地线的阻抗。 5)尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射和耦合。 6)地址线或者数据线,走线长度差异不要太大,否则短线部分要人为走弯线作补偿。 7)大电流信号、高电压信号与小信号之间应该注意隔离(隔离距离与要承受的耐压有关,通常情况下在2 kV时板上要距离2 mm,在此之上以比例算还要加大,例如若要承受3 kV的耐压测试,则高低压线路之间的距离应在3.5 mm以上,许多情况下为避免爬电,还在印制线路板上的高低压之间开槽)。 3 PCB中的电路设计 在设计电子线路时,比较多考虑的是产品的实际性能,而不会太多考虑产品的电磁兼容特性和电磁干扰的抑制及电磁抗干扰特性。在利用电路原理图进行 PCB的排版时为达到电磁兼容的目的,必须采取必要的措施,即在其电路原理图的基础上增加必要的附加电路,以提高其产品的电磁兼容性能。实际PCB设计中可采用以下电路措施: 1)可用在PCB走线上串接一个电阻的办法,降低控制信号线上下沿跳变速率。 2)尽量为继电器等提供某种形式的阻尼(高频电容、反向二极管等)。 3)对进入印制板的信号要加滤波,从高噪声区到低噪声区的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。 4)MCU无用端要通过相应的匹配电阻接电源或接地,或定义成输出端。集成电路上该接电源、地的端都要接,不要悬空。 5)闲置不用的门电路输入端不要悬空,而是通过相应的匹配电阻接电源或接地。闲置不用的运放正输入端接地,负输入端接输出端。 6)为每个集成电路设一个高频去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 7)用大容量的钽电容或聚酯电容而不用电解电容作电路板上的充放电储能电容。使用管状电容时,外壳要接地。 4 结论 随着科技的日益发展,各种电子设备的小型化、智能化,已成为主流趋势。同时,电子产品或设备运行的环境也会越来越复杂,抗干扰技术和电磁兼容技术也要求不断发展和成熟。

    时间:2014-04-10 关键词: 电路板 电磁干扰 交叉干扰 电磁兼容性

  • PCB中电磁兼容性设计

    摘要:电磁兼容是衡量电子产品的一项主要指标,其中产品中PCB的布线、元件的布局等既是干扰源又是被干扰时象。如何减少消弱这些电磁干扰,是提高产品电磁兼容的关键。文章从PCB板的设计、PCB元件布局、布线等方面进行设计,以达到提高电子产品抗电磁干扰的能力。 随着电气时代的发展,人类生活环境中各种电磁波源越来越多,例如无线电广播、电视、微波通信;家庭用的电器;输电线路的工频电磁场;高频电磁场等。当这些电磁场的场强超过一定限度、作用时间足够长时,就可能危及人体健康;同时还会干扰其他电子设备和通信。对此,都需要进行防护。对电子产品开发,生产、使用过程中常常提出电磁干扰、屏蔽等概念。电子产品正常运行时其核心是电路板及其安装在上面的元器件、零部件等之间的一个协调工作过程。要提高电子产品的性能指标减少电磁干扰的影响是非常重要的。 1 PCB板设计 印制线路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,它是各种电子设备最基本的组成部分,PCB的性能直接关系到电子设备质量、性能的好坏。随着集成电路、SMT技术、微组装技术的发展,高密度、多功能的电子产品越来越多,致使PCB上导线布设复杂、零件、元件繁多、安装密集,必然使它们之间的干扰越来越严重,所以,抑制电磁干扰问题也就成为一个电子系统能否正常工作的关键。同样,随着电于技术的发展,PCB的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的PCB的设计在电磁兼容性中也是一个非常重要的因素。 1.1 合理PCB板层设计 根据电路的复杂程度,合理选择PCB的板层数理能有效降低电磁干扰,大幅度降低PCB体积和电流回路及分支走线的长度,大幅度降低信号间的交叉干扰。实验表明,同种材料时,四层板比双层板的噪声低20dB,但是,板层数越高,制造工艺越复杂,制造成本越高。在多层板布线中,相邻层之间最好采用“井”字形网状布线结构,即相邻层各自走线的方向相互垂直。例如,印制板的上面面横向布线,下一面纵向布线,再用过孔相连。 1.2 合理PCB尺寸设计 PCB板尺寸过大时,将会导致印制导线增长,阻抗增加,抗噪声能力下降,设备体积增大成本也相应增加。如果尺寸过小,则散热不好,且邻近线条易受干扰。总的来说,在机械层(Mechanical Layer)确定物理边框即PCB的外形尺寸,禁止布线层(Keepout Layer)确定布局和布线的有效区。一般根据电路的功能单元的多少,对电路的全部元器件进行总体,最后确定PCB板的最佳形状和尺寸。通常选用矩形,长宽比为3:2。电路板面尺寸大于150 mmx200 mm时应考虑电路板的机械强度。 2 PCB的布置 在PCB设计中,产品设计师往往只注重提高密度,减小占用空间,制作简单,或追求美观,布局均匀,忽视了线路布局对电磁兼容性的影响,使大量的信号辐射到空间形成相互干扰。一个拙劣的PCB布线能导致更多的电磁兼容问题,而不是消除这些问题。 电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同,它们产生的干扰以及抑制干扰的方法不相同。高频、低频电路由于频率不同,其干扰以及抑制干扰的方法也不相同。所以在元件布局时,应该将数字电路、模拟电路以及电源电路分别放置,将高频电路与低频电路分开。有条件的应使之各自隔离或单独做成一块电路板。布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。 2.1 PCB的元件布置 PCB元器件的布置方面与其它逻辑电路一样,应把相互有关的器件尽量放得靠近些,这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这3部分合理地分开,使相互间的信号耦合为最小。 时钟发生器、晶振和CPU的时钟输入端都易产生噪声,要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。如有可能,应另做电路板,这一点十分重要。 PCB元器件通用布局要求:电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合。 1)低电平信号通道不能靠近高电平信号通道和无滤波的电源线,包括能产生瞬态过程的电路。 2)将低电平的模拟电路和数字电路分开,避免模拟电路、数字电路和电源公共回路产生公共阻抗耦合。 3)高、中、低速逻辑电路在PCB上要用不同区域。 4)安排电路时要使得信号线长度最小。 5)保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。 6)电磁干扰(EMI)滤波器要尽可能靠近电磁干扰源,并放在同一块线路板上。 7)DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置,以使其导线长度最小。 8)尽可能靠近整流二极管放置调压元件和滤波电容器。 9)印制板按频率和电流开关特性分区,噪声元件与非噪声元件之间的距离要再远一些。 10)对噪声敏感的布线不要与大电流,高速开关线平行。 11)元件布局还要特别注意散热问题,对于大功率电路,应该将那些发热元件如功率管、变压器等尽量靠边分散布局放置,便于热量散发,不要集中在一个地方,也不要高电容太近以免使电解液过早老化。 2.2 PCB的布线 一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中,为了方便调试,会把信号线布在最外层。 在高频情况下,印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与分布电容等不可忽略。电阻会产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过走线向外发射。 印刷线路板的导线连接大多通过过孔完成。一个过孔可带来约0.5 pF的分布电容,减少过孔数能显著提高速度。 一个集成电路本身的封装材料引入2~6 pF电容。一个线路板上的接插件,有520 nH的分布电感。一个双列直插的24引脚集成电路插座,引入4~18 nH的分布电感。 避免PCB布线分布参数影响而应该遵循的一般要求: 1)增大走线的间距以减少电容耦合的串扰。 2)双面板布线时,两面的导线宜相互垂直、斜交、或弯曲走线,避免相互平行,以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避兔相邻平行,以免发生回授,在这些导线之间最好加接地线。 3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合;高频数字电路走线细一些、短一些。 4)加宽电源线和地线以减少电源线和地线的阻抗。 5)尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射和耦合。 6)地址线或者数据线,走线长度差异不要太大,否则短线部分要人为走弯线作补偿。 7)大电流信号、高电压信号与小信号之间应该注意隔离(隔离距离与要承受的耐压有关,通常情况下在2 kV时板上要距离2 mm,在此之上以比例算还要加大,例如若要承受3 kV的耐压测试,则高低压线路之间的距离应在3.5 mm以上,许多情况下为避免爬电,还在印制线路板上的高低压之间开槽)。 3 PCB中的电路设计 在设计电子线路时,比较多考虑的是产品的实际性能,而不会太多考虑产品的电磁兼容特性和电磁干扰的抑制及电磁抗干扰特性。在利用电路原理图进行PCB的排版时为达到电磁兼容的目的,必须采取必要的措施,即在其电路原理图的基础上增加必要的附加电路,以提高其产品的电磁兼容性能。实际PCB设计中可采用以下电路措施: 1)可用在PCB走线上串接一个电阻的办法,降低控制信号线上下沿跳变速率。 2)尽量为继电器等提供某种形式的阻尼(高频电容、反向二极管等)。 3)对进入印制板的信号要加滤波,从高噪声区到低噪声区的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。 4)MCU无用端要通过相应的匹配电阻接电源或接地,或定义成输出端。集成电路上该接电源、地的端都要接,不要悬空。 5)闲置不用的门电路输入端不要悬空,而是通过相应的匹配电阻接电源或接地。闲置不用的运放正输入端接地,负输入端接输出端。 6)为每个集成电路设一个高频去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 7)用大容量的钽电容或聚酯电容而不用电解电容作电路板上的充放电储能电容。使用管状电容时,外壳要接地。 4 结论 随着科技的日益发展,各种电子设备的小型化、智能化,已成为主流趋势。同时,电子产品或设备运行的环境也会越来越复杂,抗干扰技术和电磁兼容技术也要求不断发展和成熟。

    时间:2014-03-31 关键词: 电路板 电磁干扰 交叉干扰 电磁兼容性

首页  上一页  1 2 3 下一页 尾页
发布文章

技术子站

更多

项目外包