当前位置:首页 > DSP
  • 基于蓝牙和DSP的家庭医疗保健智能机器人设计方案

    基于蓝牙和DSP的家庭医疗保健智能机器人设计方案

    1引言 数字化家庭是未来智能小区系统的基本单元。所谓“数字化家庭”就是基于家庭内部网络提供覆盖整个家庭的智能化服务,包括数据通信、家庭娱乐和信息家电控制功能。 数字化家庭设计的一项主要内容是通信功能的实现,包括家庭与外界的通信及家庭内部相关设施之间的通信。从现在的发展来看,外部的通信主要通过宽带接入Internet,而家庭内部的通信,笔者采用目前比较具有竞争力的蓝牙(Bluetooth)无线接入技术。 传统的数字化家庭采用PC进行总体控制,缺乏人性化。笔者根据人工情感的思想设计一种配备多种外部传感器的智能机器人,将此智能机器人视作家庭成员,通过它实现对数字化家庭的控制。 本文主要就智能机器人在数字化家庭医疗保健方面的应用进行模型设计,在智能机器人与医疗仪器和控制PC的通信采用蓝牙技术。整个系统的成本较低,功能较为全面,扩展应用非常广阔,具有极大的市场潜力。 2智能机器人的总体设计 2.1 智能机器人的多传感器系统 机器人智能技术中最为重要的相关领域是机器人的多感觉系统和多传感信息的集成与融合,统称为智能系统的硬件和软件部分。视觉、听觉、力 觉、触觉等外部传感器和机器人各关节的内部传感器信息融合使用,可使机器人完成实时图像传输、语音识别、景物辨别、定位、自动避障、目标物探测等重要功能;给机器人加上相关的医疗模块(CCD、CAMERA、立体麦克风、图像采集卡等)和专用医疗传感器部件,再加上医疗专家系统就可以实现医疗保健和远程医疗监护功能。智能机器人的多传感器系统框图如图1所示。 2.2 智能机器人控制系统 机器人控制系统包含2部分:一是上位机,一般采用PC,它完成机器人的运动轨迹规划、传感器信息融合控制算法、视觉处理、人机接口及远程处理等任务;二是下位机,一般采用多单片机系统或DSP等作为控制器的核心部件,完成电机伺服控制、反馈处理、图像处理、语音识别和通信接口等功能。 如果采用多单片机系统作为下位机,每个处理器完成单一任务,通过信息交换和相互协调完成总体系统功能,但其在信号处理能力上明显有所欠缺。由于DSP擅长对信号的处理,而且对此智能机器人来说经常需要信号处理、图像处理和语音识别,所以采用DSP作为智能机器人控制系统的控制器。 控制系统以DSP(TMS320C54x)为核心部件,由蓝牙无线通信、GSM无线通信(支持GPRS)、电机驱动、数字罗盘、感觉功能传感器(视觉和听觉等)、医疗传感器和多选一串口通信(RS-232)模块等组成,控制系统框图如图2所示。 ⑴系统通过驱动电机和转向电机控制机器人的运动,转向电机利用数字罗盘的信息作为反馈量进行PID控制。 ⑵采用爱立信(Ericsson)公司的ROK101007型电路作为蓝牙无线通信模块,实现智能机器人与上位机PC的通信和与其他基于蓝牙模块的医疗保健仪器的通信。 ⑶支持GPRS的GSM无线通信模块支持数据、语音、短信息和传真服务,采用手机通信方式与远端医疗监控中心通信。 ⑷由于TMS320C54x只有1个串行口,而蓝牙模块、GSM无线模块、数字罗盘和视觉听觉等感觉功能传感器模块都是采用RS-232异步串行通信,所以必须设计1个多选一串口通信模块进行转换处理。当TMS320C54x需要蓝牙无线通信模块的数据时通过电路选通;当TMS320C54x需要某个传感器模块的数据时,关断上次无线通信模块的选通,同时选通该次传感器模块。这样,各个模块就完成了与TMS320C54x的串口通信。

    时间:2020-08-07 关键词: 蓝牙 DSP 智能机器人

  • 智能汽车选择处理器,对安全性会如何

    智能汽车选择处理器,对安全性会如何

    汽车经历着一场数字革命的洗礼:纯机械系统和模拟电子的时代一去不复返。 现今的汽车是数字化的汽车,内置了几十甚至上百个嵌入式处理器,它们通过数字网路相互连接,以控制和优化汽车内几乎每一个系统的运转。将来的汽车会集成更多的处理器,因为先进的应用和性能要求更为复杂的信号处理算法,包括安全、引擎和尾气排放控制、驾驶者与汽车的交互界面,以及车内信息和娱乐系统等。 在科技革命与产业结构调整的大环境下,汽车工业与国家战略紧密联系在一起,受到了来自政策、市场、资本等多方面的持续推动。中国汽车产业正在迎来低碳化、信息化、智能化的全新发展阶段,与此同时也将步入“汽车质量安全革命新时代”。 为此,我们先来谈智能汽车中选择处理器重要性 其实,笔者觉得最主要的选择标准一般包括汽车认证资格、片上集成度、性能、价格和节能等。软件开发工具的质量及软件组件的可用性也会影响到处理器的选择,处理器供应商对其产品的承诺以及将来的发展规划等也是重要的考虑因素。 由于关系到生命安全,汽车引擎、气囊控制和刹车系统等关键的汽车安全系统对处理器有十分严格的可靠性和耐用性要求。 因此,汽车安全系统应用对处理器供应商来说是最严峻的考验,这些应用要求处理器获得汽车认证资格,而且这类处理器都需要专门的设计、制造、封装和测试方法。 有许多非关键信号处理汽车系统也需要大量的处理器,比如车内导航和娱乐设备。尽管汽车整车制造商和汽车电子系统供应商对这类应用也要求高质量的组件,但要求毕竟没有关键性安全应用那么高。例如,用于车内系统的处理器一般不要求获得汽车认证资格。 现在,对性能要求最高的汽车信号处理应用是车内导航和娱乐系统。再过几年这一情形可能有所改变,因为新的安全系统开始采用视频和雷达处理,而且引擎和刹车控制系统将采用基于模型的复杂计算方法,目前流行的查找表参考方法也将被复杂的实时运算方法所替代。 比如说,针对汽车应用的信号处理器。 在当今的汽车系统中,有很多类型的芯片用于完成信号处理任务,从8位MCU到DSP,再到FPGA。 1、8位和16位MCU现已不常被采用。因为它们的处理性能有限,为降低成本,系统开发商往往选择那些性能正好够用的处理器。但对某些应用,预留一些性能空间是比较明智的,尤其是车内信息娱乐系统,更能从这一性能空间的灵活性中获益,因为有些功能应用在选择处理器时发展得尚不完善。 32位嵌入式通用处理器(GPP)一般用于中等性能要求的汽车信号处理控制系统。这一档次的处理器一般采用RISC结构,所用指令简单、普通且几乎无并行指令。 2、DSP、DSP/GPP混合器件以及DSP增强型GPP一般用于车内信息娱乐系统及需要信号处理功能的控制系统。这些处理器带有特殊的功能,包括多积聚硬件、大容量存储带宽,以及采用多运行算法的指令。这些特性综合起来,可大大加速数字信号处理算法,比同样时钟速率的GPP要快得多。 3、FPGA似乎不大适合汽车处理应用,因为它们一向以昂贵著称。然而,最近几年FPGA供应商推出了一系列低成本、高效率的器件,使得FPGA也成为汽车系统的可选方案。与传统的固定结构处理器(比如DSP和GPP)不同,FPGA不受预先设定的指令集限制。相反,FPGA可为系统设计者提供极大的设计灵活性,以便开发适于特定应用的处理结构。 更多的处理器,更广的性能范围,这一趋势何时是尽头?也许要等到嵌入式处理器渗透到汽车系统的每一个角落。此次9月21号在广州举办的“2017 汽车质量功能安全高峰论坛” 将携手业内权威人士共同关注汽车质量安全等行业热门话题,围绕着汽车行业最新技术动向,产业发展战略,开放创新路径,以汽车安全、环保、节能等为主题展开深度研讨,共同推动汽车行业的安全有序发展,欢迎工程师参加。 可扫描二维码或点击阅读原文报名 会议安排: 会议亮点: 1、新能源汽车技术路线图解读; 2、汽车动力电池核心技术解析; 3、智能网联、车联网发展趋势及市场需求; 4、手机汽车蓝牙传输未来趋势; 5、新格局下车厂精益管理,供应链及安全管理; 会议地点:广州市天河区林和中路172号 广州建国酒店三楼天伦厅 会议联系人:刘先生 电话 :15994832713

    时间:2020-08-07 关键词: DSP FPGA 智能汽车

  • 机器人运动控制,可编程vs固定功能控制器哪种才是最合适

    机器人运动控制,可编程vs固定功能控制器哪种才是最合适

      机器人的运动控制方法看似非常简单:有驱动器的支持末端执行器快速准确的到达指定的位置,当然也会涉及一些调整,和所有工程决策一样,取决于给定应用的最优结果相关的优先级设置。机器人运动控制系统选型从基础专用功能IC到高集成非常灵活的MCU,集成丰富的辅助和支持功能。   现在复杂的机器人手臂的控制,无论它们的大小与功率,都需要多轴同步管理才能实现动作控制。现代电子器件——电动机、电源切换器件(MOSFET、IGBT)、设备驱动、控制系统(现在主要是数字化、之前是模拟控制)、反馈传感器——使得精确的动作控制相比几年前显得更加简单(如图1所示)。然而与此同时对于系统性能需要也明显增加了,所以现在整个项目的搭建也是相当的困难。      图1:机器人基础的动作控制系统,包括算法执行功能、电动机驱动、电源设备、反馈环节;机械传动、电动机和传感器(在大多数情况下);关键节点设置电压和电流测量和控制。   无论怎样有一个实际情况是不可避免的:机器人是一个大型的机械系统,因此这部分实际系统必须是控制回路的重要组成部分。这就涉及到齿轮反弹、机械误差、震动、电动机性能、旋转惯性、动量、机械结构的弯曲程度、载荷变化等等。因此选择哪种类型的电动机非常的重要——对于中/低功率应用场景,通常我们会在无刷直流电动机和步进电动机之间选择。   另一个重要的决定则是传感器反馈。大多数机器人应用系统采用某种类型的反馈传感器来准确测量末端执行器的行程、加速度和加速度(重申一下:速度是行程对时间的导数,加速度是速度对时间的导数)。反馈传感器可以采用霍尔效应传感器、自动同步器或者光编码器。由于上文提到的机械问题,尽管我们很容易的将编码器安装到电动机上,对于应用准确性的要求它可能也不能够提供末端执行器精确的数据。因此传感器需要安装在距离负载端更近的位置。   一些运动控制应用没有传感器,这会降低成本和机械复杂度。不采用传感器反馈,无传感器的面向应用控制(FOC,也称为矢量控制)利用的是电动机每相绕组电压和电流的精确同步的数据;然后FOC采用复杂的框架参考进行实时转换和矩阵计算来确定电动机的转动位置。省去传感器降低了硬件成本,但是需要更强的计算能力和更加复杂的编程设计。很多机器人设计还是倾向于使用传感器,因为相对于直接的传感器读数,FOC不能够提供相同水平的自信度、可行度和可靠性。   理解基础的机器人系统配置   虽然公众倾向于将“机器人”这个名词与移动的、生活辅助或助手联系起来,在工业领域大部分机器人系统都是静止的,采用各种各样的机械臂,通过之前的配置完成各种任务。最常见的设计如下:   • 笛卡尔机器人,设置三个线性的运动轴,分别分布在X、Y、Z平面上(如图2所示)。这个设计主要用于挑选和放置机器、无缝应用和基础的组装。   图2:笛卡尔机器人是最容易理解和控制的,分别等价为X、Y、Z平面的控制    • 柱型机器人,所有运动都限制的一个圆形的区域内。它结合了Y平面的线性运动、Z平面的线性运动和围绕Z轴的旋转运动(如图3所示)。这类机器人用于装配、工具处理和点焊操作。   图3:柱型机器人有两个线性运动轴和一个旋转轴    • 球形或极性机器人结合了两个旋转节点和一个线性节点,机械臂通过反肘关节与基座连接(如图4所示)。运动的定义则是通过一个极坐标系统,同样限制在一个球形区域内。主要应用在焊接、铸造和工具处理等场景中。   图4:球形或极性机器人结合了两个旋转轴和一个线性轴,它需要根据参考系进行大量的计算密集型转换操作    这里提到的方法具有三个方向的自由度,使用了线性和旋转的结合,然而一些应用场景仅需要一个或者两个方向的自动度。更高级的机械臂或者铰接式机器人集成了额外的线性和旋转运动,具有像人一样的灵活性(如图5所示),一些更高级的机械臂能够提供六、八甚至更多方向的自由度。   图5:铰接式机器人手臂集成了多个旋转和线性运动模式,具有多个自由度,但是也需要在制动器和手臂之间进行仔细的协调。   其他一些设计适用不同的线性和旋转运动的组合用于特定的应用场景,比如平行四边形的实现方案,用于精确和快速地在短距离内实现移动,例如拾取和放置小型组件。随着自由度的提升,对每个方向自由度快速、流畅、准确和同步控制的要求也呈指数级增长。   就轨迹配置文件而言   机器人的运动控制方法看似非常简单:有驱动器的支持末端执行器快速准确的到达指定的位置,当然也会涉及一些调整,和所有工程决策一样,取决于给定应用的最优结果相关的优先级设置。   举个例子,如果结果偏离过大或者有可能出现碰撞,我们设置加速和减速过快来快速达到更高的运动速度,这样操作能够接收吗?对于速度精确度控制值得吗,要达到什么程度?加速度、速度和行程的选择与从位置A到位置B期望的转换有什么关联?在某些特殊应用中定义“最优”的优先级和参数的标准是什么?   机器人运动控制和其它运动控制方面的专家已经制定了标准的轨迹配置规范,对于给定应用能够提供各种方法来实现期望的平衡方案。所有选型都涉及到根据现在的情形和反馈信号进行实时的计算,但是某些应用可能会需要更重要、更高分辨率计算的需求。这些配置类型包括:   • 简单的梯形配置,电动机以固定的加速度从零加速到期望的速度,并进行保持,然后以固定的加速度减速到零,到达指定的位置(图6)。虽然较大的加速度能够加速整个过程,但是整个过程可能不够平缓,出现突然的变化,我们成为骤停或者骤起,这样反而会造成不准确和超量。   图6:最简单的运动轨迹配置方式就是梯形模式,分别设置常量加速度、常量速度、常量减速度,从起始点和目标点之间的运动控制是均匀的    • S曲线型,这种方式比梯形模式更常见,加速度从零不断上升,达到指定速度后不断下降(图7)。到达指定位置后,减速度逐渐上升然后在目标点附近减为零。实际上S型曲线可以划分为七个不同的阶段,与梯形模式的三个阶段相对比。   图7:相比梯形模式S曲线型控制更加的复杂,但是在转换的实际路径过程中不会出现突然的抖动(加速的突然变化)    •波浪型运动控制,用户设置一系列所要达到的位置点,运动控制器会平滑的通过所有这些点(图8)。这种模式在灵活性和控制上都具有最大的优越性,对于高级的运行控制场景非常有必要。实现平滑的曲线控制和计算过程都非常的复杂,尽管需要非常大的计算量,但是由于舍入或截断误差需要在保证分辨率的情况下实现。   图8:波浪型运动控制允许用户在起始点和目标点之间定义一系列的位置标记点,控制器需要控制末端执行器平滑的通过这些点    当然还有其他的运动控制配置模型,这与专用应用场景或者行业有关,无论哪种控制模式,首先要先明确需求然后是如何实现。众所周知高效的PID闭环控制算法是驱动电动机和末端执行器最常用的方法,具有足够高的准确度和精密度(参考1)。   单个轴的高效控制是非常好实现的,但是机器人的控制则变得非常的复杂,因为他需要扩展两个、三个甚至更多的电动机以及不同的自由度,当其中一个独立组件的状态变化时,我们需要及时的同步和协调其他的组件,实现我们所期望的功能和性能要求。   标准vs自定义运动控制应用   对于标准的运动控制应用,采用专用固定功能的嵌入式IC能够大大简化系统设计,并且让产品快速面市。相反,对于非标准的应用,运动控制模型需要我们自定义,如果各个运动轴之间的关联比较复杂,必须适配异常或独特的事件,那么设计团队就需要采用全可编程的处理器。而且还需要处理器集成数字信号处理(DSP)功能来满足计算密集型任务需求或者采用可编程逻辑器件(FPGA)。当我们考虑可编程器件时,除了IC器件本身的硬件功能外,供应商、第三方工具、可用的软件模块都是我们做出选择是需要考虑的重要因素。   需要注意的是控制器与电动机驱动器是不同的,一般采用MOSFET/IGBT驱动/器件来控制电动机的功率,主要是两个原因。首先这些功率器件需要能够驱动电动机,独立于控制器。其次基于MOSFET的高密度互补处理技术用于数字控制器与功率器件的处理过程完全不同。对于小型的电动机,我们可以将控制器、驱动器和电源器件集成在一起。尽管存在着根本上的差异,“控制器”通常指具备电源功能的模块,因此一般会在关键词搜索时造成困扰。   一些运动控制IC的实例展示了这些器件的使用范围,基本的单功能器件如Toshiba TB6560AFTG是一款PWM斩波型步进电动机控制器和驱动IC,可用于双极步进电动机的正弦信号输入,实现微调(图9)。采用QFN(方形扁平无引脚)封装,物理尺寸7x7mm,采用一个时钟信号就可以提供高性能的正向和反向双极型步进电机的驱动,并且能够给电动机绕组输送2.5A的电流。     图9:Toshiba TB6560AFTG是一款步进电动机控制器,具有微调功能,集成2.5A MOSFET功率模块,能够直接驱动电动机绕组。    即使在微调模式下,步进电动机的一个问题就是在启动和停止时它的输出存在振动,尽管在很多应用中这不算是个问题,但是如果我们处理像玻璃器皿这样的精致物品时就是一个大问题,还有可能导致整个系统的振动。因此,TB6560AFTG允许用户调整驱动电流的上升/下降,并且建立完善的电流上升/下降的转换,从而将振动减小到最低(图10)。   图10:在具体应用中,Toshiba TB6560AFTG需要很少的外部组件,并且接收系统处理器的高级指令,最后转换为详细的步进控制信号    机器人运动控制系统的最顶端是一些高级的单元,例如TI C2000微控制器系列。C2000包括多个系列的器件,分别集成不同的功能,如基础的处理功能、数字计算能力、输入/输出接口的数量和类型以及管家功能如定时器、看门狗和脉冲宽度调制发生器。   举个例子,C2000分组下的TMS320 Delfino系列处理器(图11)提供原生浮点支持,消除了定点开发的挑战,当然它也支持带有IQMath虚拟浮点引擎的原生器件之间的定点和浮点代码的移植。这就系统中就不需要设计第二个集成单核或者双核的处理器了,同样能够提供高效的数字信号处理的算数任务以及微控制器的系统控制任务。它们同样也集成了三角数学单元(TMU)加速器,这样就加速了很多控制回路中常见三角算法的执行速度,比如转矩闭环算法。   图11:TI C2000系列器件包括多个子系列,每个子系列有包含多个不同规格的器件;Delfino分组就包括一个强大的处理器和嵌入式协处理器,内部集成了很多基于硬件的功能,很大程度上降低了编程难度,加速了执行速度。    支持这些处理器的是开发工具和套件,比如 LAUNCHXL-F28377S C2000 Delfino LaunchPad就是基于TMS320C28x 32位CPU处理器(图12)。这款套件还集成了F28377S微控制器单元(MCU),能提供400MIPS的系统性能,介于200MHz C28x中央处理单元和200MHz实时控制协处理器之间。这款微控制器还包含1MB板载FLASH以及丰富的外围设备比如16位/12位模数转换器、比较器、12位数模转换器、正弦滤波器、高分辨率脉宽调制器、增强的捕获模块、增强的积分编码模块、CAN总线网络模块等等。   图12:一些工具如TI公司推出的LaunchPad对于开发、集成和评估基于C2000 Dlifino系列处理器应用的硬件和软件功能至关重要    除了MCU,LaunchPad内置了独立的XDS100v2 JTAG仿真器,支持通过USB实现实时的系统内编程和调试。LaunchPad还设计了两个40-pin的接口,支持两个BoosterPacks的同时操作;包含一个免费无限制的CCS集成开发环境(IDE);免费下载controlSUITE软件包。   总结   机器人运动控制系统选型从基础专用功能IC到高集成非常灵活的MCU,集成丰富的辅助和支持功能。尽管嵌入式器件看似功能有限,但是它们也支持多有不同的运动控制模型设计,设置严格的参数,这类器件供货重组、成本低而且易于使用。对于一些高级的设计可能需要极其复杂的要求或者需要额外的互联、控制灯需求,有平台和开发套件的支持如代码包的验证、调试和程序开发工具以及工程验证等,MCU能够提供高效的解决方案。

    时间:2020-08-06 关键词: DSP FPGA 机器人 MCU

  • 两款ADAU1701电路应用方案

    两款ADAU1701电路应用方案

      ADAU1701是一款完整的单芯片音频系统,包含28/56 bit音频DSP、ADC、DAC以及类似微控制器的控制接口。信号处理包括平衡、混音、低音增强、多波段动态处理、延迟补偿以及立体声图像扩展等,可以对现实世界的扬声器、放大器与收听环境的限制进行补偿,对感受到的音频质量进行动态改进。   下面我们介绍的第一款电路是通过 ADAU1701 SigmaDSP 编解码器、低功耗 SSM2306 D 类放大器和 ADP3336 LDO 调节器实现模拟音频输入、D 类输出。   电路功能与优势图 1所示电路将一个集成SigmaDSP®内核的ADAU1701编解码器与SSM2306 2 W立体声D类放大器和ADP3336低压差调节器相连。ADAU1701 内置两个ADC和四个DAC,因此能够处理一个立体声音频信号,并将分别处理的信号同时输出至一路线路级输出和一路放大输出。这样,线路输出和放大输出就能在SigmaDSP内核中以不同的信号处理方式进行处理,例如定制EQ、针对特定输出在芯片级进行定制的压缩器或者根据特定扬声器配置进行调节的空间化效应。ADP3336产生 3.3 V电源供ADAU1701 使用。SSM2306 是一款超低空闲电流和高效率的 2 W立体声D类放大器,不需要体积较大的外部电感,但需要极少量的外部元件,系统尺寸较小。放大器的电源电压不是由调节器提供,而是直接从 5 V系统电源获得。该系统可以为低功效放大器提供音频信号处理路径输出,适合收音机、多媒体扩展坞或PC扬声器等系统。   电路描述   ADAU1701 的 DAC 输出通过放大器各输入端的一个电阻和电容连接到 SSM2306。0.10 μF 电容和 13.0 kΩ电阻串联,连接在 ADAU1701 输出端与 SSM2306 输入端之间,实现一个 28 Hz 的高通滤波器。这些电阻还将放大器的增益设置为约 6 dB。ADAU1701 的满量程输出为 0.9 V 均方根值,因此, SSM2306 将其放大为满量程 1.8 V 均方根值(5.09 V 峰峰值)。当 SSM2306 的 VDD = 5 V 时,此满量程值与放大器的箝位电平严格匹配。   此电路利用 ADAU1701 的一个多用途 (MP) 引脚控制 SSM2306 的低电平有效关断引脚。该连接配合一个 10 kΩ 上拉电阻,使得 SigmaDSP 程序能够干净利落地禁用 D 类放大器,而不会产生爆音和咔嚓声。   只需在扬声器前的各引脚上放置一个铁氧体磁珠和 1.0 nF 电容,SSM2306 的 D 类放大器输出便能保持稳定。   SSM2306 的电源电压可以直接从 5 V 电源获得,例如电池,但 ADAU1701 需要一个 3.3 V 调节电源,它由 ADP3336 产生。 ADP3336 的输出电压通过 140 kΩ 和 78.7 kΩ 反馈电阻设置为 3.3 V。在输出引脚与地之间放置一个低至 1.0 μF 的电容,调节器输出就能保持稳定。调节器输入端的 1.0 μF 电容用于对电路板与 5 V 电源之间的杂散电感进行去耦。此电路中,调节器的关断引脚只需接输入电压,这样存在输入电压时,该 IC 就会使能。   常见变化   除ADAU1701 外,此电路也可以利用其它集成DAC的 SigmaDSP处理器进行设置,例如ADAU1761。ADAU1702也可以代替ADAU1701,二者唯一不同在于SigmaDSP程序和数据存储器大小。 D类放大器SSM2301、SSM2302和SSM2304与本设计所用的 SSM2306 略有不同。这三个放大器的音频输入端不需要外部电阻来设置增益。SSM2301 是一款单声道放大器,而非立体声放大器。 基于ADAU1701和ARM7的数字音频系统方案  

    时间:2020-08-06 关键词: DSP adau1701

  • dsp音频处理器的作用

    dsp音频处理器的作用

      音频处理器又称为数字处理器,是对数字信号的处理,其内部的结构普遍是由输入部分和输出部分组成。它内部的功能更加齐全一些,有些带有可拖拽编程的处理模块,可以由用户自由搭建系统组成。   音频处理器功能特点   输入功能介绍      音频处理器软件界面输入增益:控制处理器的输入电平。一般可以调节的范围在12分贝左右。   输入均衡:一般数字处理器大多数使用4-8个全参量均衡,内部可调参数有3个,分别是频率、带宽或Q值、增益。   输入延时:这个功能就是让这台处理器的输入信号一进了就进行一些延时,一般在这台处理器和它所控制的音箱作为辅助时候做整体的延时调节。   输入极性转换:可以让整台处理器的极性相位在正负之间转换,省掉你改线了。   输出功能介绍   信号输入分配路由选择(ROUNT):作用是让这个输出通道选择接受哪一个输入通道过来的信号,一般可以选择A(1)路输入,B(2)路输入或混合输入(A+B或mix mono),如果你选择A,那么这个通道的信号就来自输入A,不接受输入B的信号,如果选择A+B,那么,不管A或者B路哪个有信号,这个通道都会有信号进来。   高通滤波器(HPF):这个就是用来调节输出信号的频率下限,比如调节音箱的下分频点,内部一般也是由3个参数组成,一个是频率,用来选择需要的频率下限值,另一个是滤波器形式,一般有3种,L-R、BESSAL,butworth,如果你不明白的话,选择L-R就可以,第三个参数就是滤波器斜率,一般有6,12,18,24,48dB/OCT几种,太深的我也不多说了,这个斜率的意思就是你选择的数值越大,分得越干净。      低通滤波器(LPF):就是用来调节输出信号的频率上限,比如控制超低音的上分频点,内部调节内容和HPF一样。   HPF和LPF组合起来就是带通滤波器,比如一个外置3分频音箱,分频点是500/3000赫兹,那么低音通道的LPF就选500,中音通道的HPF选500,LPF选3000,高音通道的HPF选3000,滤波器形式选L-R,分频斜率选24,一般都没错。   另外,有些处理器是把滤波器形式和分频斜率组合在一起作为选项的。   输出均衡一般和输入均衡一样的玩法,只不过一般输出均衡只是参量均衡,而没有图示均衡的选项。   输出极性调节和输入部分一样,用于转换输出信号的极性,有些处理器在输出端还有相位角(PHASE)调节,这个就有点深了,我先不多说。   输出端的限幅器:一般有3个参数可调,就是启动电平、启动时间和恢复时间。启动电平的调节根据功放和音箱的特性,一般在正常情况下,控制让功放不要出红灯,启动时间和恢复时间根据频率来选择,低频用慢启动快恢复,高频用快启动慢恢复,中频居中。   dsp音频处理器的作用   随着汽车应用的电动和电控程度越来越高,数字信号处理将遍布汽车的各个角落。在汽车信号处理系统中,高效节能和高速运行对整体的性能起到很大作用。DSP是专用处理器,专门处理高密集型重复型数据而设置的。传统的处理器远远比不上DSP处理器的运行速度,在功能方面也逊色不少根本无法超越应用高科技术的DSP处理器。   传统上,GPP采用冯。诺依曼存储器结构,程序与数据共用一个存储器空间,通用一组总线(一个地址总线和一个数据总线)链接到处理器核。虽然现在典型的高性能GPP都包含两个片内高速缓存(一个数据,一个指令)直接连到处理器核,以加快运行时的访问速度。新技术的广泛应用让调音进入了一个新时代,带给大家一个全新的感受完美音质的领域。它标志着那扭曲失真老一代音频处理器的时代结束了。无与伦比的信噪比和超低失真是技术创新带来的成果,DSP音频处理器可通过电脑的操作,而操作也十分简单。   目前市场上出现的具有DSP的音频处理器不多,各大品牌也就推出一两款DSP音频处理器产品,并没有出现大规模产品上市,DSP音频处理器未来这块市场还待深入开发。现在看看小编为大家推荐的几款市面上销售十分火爆的音频处理器。   摘要:汽车音响与DSP技术有着不可分割的关系,DSP数字信号处理技术表现的数据处理能力不是一般的处理器可相媲的。对于初入门的音响爱好者来说,如何充分认识和了解DSP处理器的功能是首关重要。近年来,受到国外音响改装影响,国内汽车音响改装逐渐流行起来。为丰富自己的车生活和彰显独特个性,越来越多的车主开始关注和体验音响升级改装。各随着技术的日益革新,各种数码影音技术在汽车中的应用越来越多。DSP数字信号处理技术为信号处理应用提供了性能很高的可编程处理器,其特点是灵活的适用性,低功耗,高效低成本。为广大消费者带来高性价的产品,解决迫切需求。   什么是DSP处理器?   DSP(Digital Signal Processing)即数字信号处理,是一种独特的微处理器,是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号,转换为0或1的数字信号。再对数字信号进行修改、删除、强化,并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性,而且其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器,是数字化电子世界中日益重要的电脑芯片。   DSP处理器可将数字信号利用固定程序来控制,利用频率的强弱制造出音场效果,将听觉环境营造出像在歌剧院等空间内的感觉。或者它还可以把音乐的风格加以修饰,变成Jazz、Pop等音乐类型。它的强大数据处理能力和高运行速度,是最值得称道的两大特色。   DSP有几大优点:1.对元件值的容限不敏感,受温度、环境等外部因素影响小;2.容易实现集成;3.VLSI可以分时复用,共享处理器;4.方便调整处理器的系数实现自适应滤波;5.可实现模拟处理不能实现的功能:线性相位、多抽样率处理、级联、易于存储等;6.可用于频率非常低的信号。数字信号与模拟信号相比优势在哪?   首先我们先来了解这两个名词,什么是数字信号?什么是模拟信号?模拟信号是指用连续变化的物理量表示的信息,其信号的幅度,或频率,或相位随时间作连续变化,如目前广播的声音信号,或图像信号等。数字信号是指幅度的取值是离散的,幅值表示被限制在有限个数值之内。二进制码就是一种数字信号。二进制码受噪声的影响小,易于有数字电路进行处理,所以得到了广泛的应用。   模拟信号通信存在两个主要缺点:(1)保密性差:模拟信号通信,尤其是微波通信和有线明线通信,很容易被窃听。只要收到模拟信号,就容易得到通信内容。(2) 抗干扰能力弱:电信号在沿线路的传输过程中会受到外界的和通信系统内部的各种噪声干扰,噪声和信号混合后难以分开,从而使得通信质量下降。线路越长,噪声的积累也就越多。   而数字信号弥补了模拟信号的不足地方,数字信号通信的优点是:1. 数字化传输与交换的优越性。数字通信的信号形式和计算机所用信号一致,都是二进制代码,因此便于与计算机联网,也便于用计算机对数字信号进行存储、处理和交换,可使通信网的管理、维护实现自动化、智能化。2.加强了通信的保密性。数字通信的加密处理的比模拟通信容易得多,以话音信号为例,经过数字变换后的信号可用简单的数字逻辑运算进行加密、解密处理。3.提高了抗干扰能力。由于数字信号的幅值为有限个离散值(通常取两个幅值),在传输过程中虽然也受到噪声的干扰,但当信噪比恶化到一定程度时,即在适当的距离采用判决再生的方法,再生成没有噪声干扰的和原发送端一样的数字信号,所以可实现长距离高质量的传输。   带有DSP处理器功放与普通功放的差别   带有DSP处理器功放是指采用DSP芯片,可以通过电脑调教,每个声道的参数(EQ 延时 分频点等),是可以通过电脑更好的管理功放。DSP功放具备了其它功放的功能的同时;可以把车内环境造成重叠的频率进行衰减,把环境造成衰减的频率进行添加,还可以让车内每个喇叭的和人耳的距离进行调整等;DSP功放它可以调整车内物理调节不了的缺陷!   DSP功放的DSP微处理器(芯片)一般具有如下主要特点:1.在一个指令周期内可完成一次乘法和一次加法;2.程序和数据空间分开,可以同时访问指令和数据;3.片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问;4.具有低开销或无开销循环及跳转的硬件支持;5.快速的中断处理和硬件I/O支持;6.具有在单周期内操作的多个硬件地址产生器;7.可以并行执行多个操作;8.支持流水线操作,使取指、译码和执行等操作可以重叠执行。   与普通功放相比,明显胜出许多。普通功放只能调:增益、高低通、不能和电脑连接。而DSP功放可以通过电脑更好地管理功放。DSP功放具有几大优点是普通功放所没有的:1.把DSP的模块融入放大器,节省了线材成本和线材干扰,还有节约车内的安装空间。2.功放带有dsp功能就非常方便的做主动分频,延时处理,EQ的调教,让车的复杂的环境得以改善,让音响的声音更耐听更好听!   DSP技术应用与主机之中   随着技术的日益成熟,制造商已能改进数字汽车音响设备的性能和可用性。通过在汽车娱乐系统边带和中频(IF)信号中操作,数字信号处理器 (DSP) 使汽车无线电从最初单一的音频处理器发展成为复杂的高科技信息和娱乐中心。DSP由于其自身的特点在数字信号处理领域具有无可替代的重要地位,汽车无线电数字信号处理是一项将数字媒体渗透到车载收音机中的技术。   而今年来市场上的DSP主机成为一种趋势,汽车DSP能在单一的芯片上提供更高水平的功能,将车载音源中DSP芯片植入主机,精细化了非常重要的分频网络和延时系统。可能是成本的原因,它也简化了EQ的波段数量的同时有带有Q值的调教,有了这些DSP功能调整出一套竞赛级的系统也不难了。另外,DSP系统为车载收音机提供扩展的收听范围,使用户在更宽的频段可接受到更多的电台,而不需要为了更好的接收效果而不断调整收音机。DSP将使传统的模拟AM和FM广播更清晰,音质更好,干扰更低。   未来DSP的发展趋势   随着DSP应用在通讯领域、数字影音的产品将越来越普及,使得相关市场需求越来越大,未来DSP市场竞争将越趋激烈。虽然目前DSP的主要应用产品的市场都是由国际半导体大厂所控制,本土厂商积极投入研发资源,以消费性产品作为进入DSP市场的一个敲门砖,也必将在DSP市场上争得一席之地。   数字信号处理(DSP)技术已经、正在、并且还将在其中扮演一个不可或缺的角色。DSP器件的发展,必须兼顾3P的因素,即性能 (performance) 、功耗 (power consumpTIon) 和价格 (price)。总的来说,随着VLSI技术的高速发展,现代DSP器件在价格显著下降的同时,仍然保持着性能的不断提升和单位运算量的功耗不断降低。   DSP 和微处理器的融合,将是未来发展趋势之一。微处理器是低成本的,主要执行智能定向控制任务的通用处理器能很

    时间:2020-08-06 关键词: DSP 处理器 音频处理器

  • DSP48E2 Slice 上优化 INT8 深度学习运算分析

    DSP48E2 Slice 上优化 INT8 深度学习运算分析

    赛灵思 INT8 优化为深度学习推断提供了性能最佳、能效最高的计算技术。赛灵思的集成式 DSP 架构与其他 FPGA DSP 架构相比,在INT8 深度学习运算上能实现 1.75 倍的解决方案级性能。 概要 本白皮书旨在探索实现在赛灵思 DSP48E2 Slice 上的 INT8 深度学习运算,以及与其他 FPGA 的对比情况。在相同资源数量情况下,赛灵思的 DSP 架构凭借 INT8在 INT8 深度学习每秒运算次数 (OPS) 上相比其它 FPGA,能实现 1.75 倍的峰值解决方案级性能。由于深度学习推断可以在不牺牲准确性的情况下使用较低位精度,因此需要高效的 INT8 实现方案。 赛灵思的 DSP 架构和库专门针对 INT8 深度学习推断进行了优化。本白皮书介绍如何使用赛灵思 UltraScale 和 UltraScale+ FPGA 中的DSP48E2,在共享相同内核权重的同时处理两个并行的 INT8 乘法累加 (MACC) 运算。本白皮书还阐述了要运用赛灵思这一独特技术,为何输入的最小位宽为 24 位。本白皮书还以 INT8优化技术为例,展示了该技术与神经网络基本运算的相关性。 用于深度学习的 INT8 深度神经网络(DNN)已掀起机器学习领域的变革, 同时运用新的达到人类水平的 AI 功能重新定义众多现有的应用。 随着更精确的深度学习模型被开发出来,它们的复杂性也带来了高计算强度和高内存带宽方面的难题。能效正在推动着深度学习推断新模式开发方面的创新,这些模式需要的计算强度和内存带宽较低,但绝不能以牺牲准确性和吞吐量为代价。降低这一开销将最终提升能效,降低所需的总功耗。 除了节省计算过程中的功耗,较低位宽的计算还能降低内存带宽所需的功耗,因为在内存事务数量不变的情况下传输的位数减少了。 研究显示要保持同样的准确性,深度学习推断中无需浮点计算[ 参考资料 1][ 参考资料 2][ 参考资料 3],而且图像分类等许多应用只需要 INT8 或更低定点计算精度来保持可接受的推断准确性[ 参考资料 2][ 参考资料 3]。表 1 列出了精调网络以及卷积层和完全相连层的动态定点参数及输出。括号内的数字代表未精调的准确性。 表 1 :带定点精度的 CNN 模型 赛灵思 DSP Slice 片上的 INT8 深度学习 赛灵思的 DSP48E2 设计用于在一个时钟周期内高效地完成一个乘法累加算法, 多达 18x27 位的乘法和多达 48 位的累加,如图 1 所示。除了采用回送或链接多个 DSP Slice,乘法累加 (MACC) 也能使用赛灵思器件高效完成。 图 1 :使用 MACC 模式的 DSP Slice 在运行 INT8 计算时,较宽的 27 位宽自然占有优势。在传统应用中,预加法器一般用于高效实现 (A+B) x C计算,但这类计算在深度学习应用中很少见。将 (A+B) x C 的结果拆分为 A x C 和 B x C,然后在独立的数据流中进行累加,使之适用于典型深度学习计算的要求。 对 INT8 深度学习运算来说,拥有 18x27 位乘法器很占优势。乘法器的输入中至少有一个必须为最小 24位,同时进位累加器必须为 32 位宽,才能在一个 DSP Slice 上同时进行两个 INT8 MACC 运算。27 位输入能与 48 位累加器结合,从而将深度学习求解性能提升 1.75 倍(1.75:1 即为 DSP 乘法器与 INT8 深度学习 MACC 的比率)。其他厂商提供的 FPGA 在单个 DSP 模块中只提供 18x19 乘法器,DSP 乘法器与INT8 MACC 之比仅为 1:1。 可扩展的 INT8 优化 目标是找到一种能够对输入 a、b 和 c 进行高效编码的方法,这样 a、b 和 c 之间的相乘结果可以容易地分解为 a x c 和 b x c。 在更低精度计算中,例如 INT8 乘法中,高位 10 位或 19 位输入用 0 或 1 填充,仅携带 1 位信息。对最终的 45 位乘积的高位 29 位来说,情况一样。因此可以使用高位 19 位开展另一计算,不会影响低位 8 位或16 位输入结果。 总的来说,要把未使用的高位用于另一计算必须遵循两条规则: 1. 高位不应影响低位的计算。 2. 低位计算对高位的任何影响必须可检测、可能恢复。

    时间:2020-08-05 关键词: Xilinx DSP 深度学习

  • 基于DSP/FPGA的SDR射频讯号处理方案

    基于DSP/FPGA的SDR射频讯号处理方案

    4G无线通信涵盖的频段众多,且须向后兼容3G/2G技术,造成网络设备与终端用户装置极大的设计挑战,因此相关产品开发商已开始利用软件定义无线电(SDR)技术简化硬件配置,并提高支持各种无线电频段的弹性,以加快多频多模产品开发时程。 由于行动装置的普及,终端消费者往往身上同时配备多台行动装置,而这些也都成为现代人必备的生活必需品。这些装置的增加,亦造就用户对于通讯流量的需求不断的往大流量与大带宽增加,因而无线网络通讯也就由2G延续到3G,再往今日的4G延伸,而未来的5G规画也在各国间展开。 经由如此的脉络轨迹,可以发现面对不同的网络速度需求,提供服务的网络设备亦须不断的发展及更新,且最近几年的数据需求量爆炸性的成长,亦使设备开发工程师面临时程紧缩的压力。另一方面,对于提供通讯服务的营运商来说,快速的网络基础建置速度等同于大量的使用者加入,亦等同于良好的使用者经验及利润。 早在1990年代中期,北美地区就已开始发展软件定义无线电(SDR),当时着重在2G的空中接口(Air Interface),但是受限于技术因素,使用者端设备采取SDR开发的商业模式并不成功,因此将SDR应用在3G基地台设备上,也就成为此技术的发展方向,如此延续到4G基地台的开发上更加被重视。 传统上,建构一个无线电系统并非易事,它的设计大部分采用模拟电路与组件,比如天线、振荡器、滤波器、讯号放大器、讯号调变及解调变器、多任务/解多任务器等。此外,采用模拟组件的设计不仅造成售价昂贵,制造成本亦无法压低,往往也需要工程师不断的调整与测试,才能达到良好的运作方式。如此设计出来的无线系统,并无法提供设备在成品完成后的性能可调整或重组(Reconfigurable)能力,造成一旦有须要修改或是系统内部更新时,就必须重新设计与制造,此为影响设计成本最大的原因。 SDR的出现,是希望提供一个可调整或重组能力的无线电硬件解决方案,并利用软件来加以设定及配置,即可因应不同的使用需求、不同的无线电频段,提供不同的网络带宽、不同的无线装置所需的讯号调变及解调变功能等需求。 Joseph Mitola III教授于1992年所提出的软件无线电概念,也希望最终能够达到在软件无线电的系统架构里面的设备与系统,在不脱机情况下,能够达成动态的调整与设定此系统上无线电讯号的处理模块与各种参数,以因应不同的需求。在目前长程演进计划(LTE)的基地台开发阶段上,同样希望以能够可调整或重组能力的组件,加速设备的开发时程,提高营运商的布建弹性。 SDR射频前端日新月异 自从SDR的想法被提出,相关的功能与运用就被不断地开发出来,众多厂商的产品都宣称具备SDR功能,这里就介绍主要的功能区块。 小型基地台(Small Cell)射频前端的SDR可以分为两个大架构,一个模拟射频讯号的模块,与一个基频讯号处理的区块。目前有许多的厂家推出各自的SDR模块设计,并提供一个测试环境给工程师快速的参考使用,增加自家芯片的市场占有率,同时也会推广到开放硬件与软件论坛,让更多人可以实际的测试使用,而这些公开的信息也能够用来了解SDR的设计架构,以及Small Cell应用上的情况。 由于射频前端的无线电模块集成电路不断演进,早期分离式组件组成的射频收发器讯号电路,于2000年后已有模块化的方案出现,可以提供制造输出低功率的小型无线电设备厂商使用。此时模拟组件,如模拟/数字信号转换器与讯号调变及解调变器、还有多任务/解多任务器等都已整合模块化,使得用于制作前端射频模块的线路复杂度降低许多。但是要制作多频多模的产品时,设备商使用的仍然是硬件定义无线电(HDR)(图1),利用多层的硬件线路来达成多频多模的系统需求。   图1 多频多模硬件定义无线电 小型基地台开发商制作多频多模产品时,若采用分离式射频收发器讯号链模块化方案的电路(图2),制作上仍然会导致产品设计时间冗长,且垫高生产成本。所以就有厂商开发出整合型射频收发器,期望能协助开发厂商简化产品设计,并缩减整体物料清单(BOM)成本。   图2 分离式组件组成的射频收发器区块

    时间:2020-08-05 关键词: DSP FPGA sdr

  • 问鼎国产手机华为Mate 10 Pro评测

    java与c/c++之间的数据交互—–jni点滴 最近作一个TIemsten数据库的项目,用到了jni技术。在这个项目中,我们用java来写界面和业务逻辑,用c语言写数据库odbc访问。单纯的odbc其实没有什么难的,但是在java和c之间进行数据传递是比较麻烦的事情。两者之间数据的传递有这样几种情况:java和c之间基本数据类型的交互,java向c传递对象类型,c向java返回对象类型,c调用java类。下面就这样几种情况分类说明。 1、java 向c传递基本数据类型 对于基本数据类型,java和c是相互对应的,所以可以直接使用。它们的对应关系为; Java类型   本地类型   字节(bit) boolean   jboolean   8, unsigned byte    jbyte     8 char    jchar     16, unsigned short    jshort     16 int     jint     32 long   jlong     64 float    jfloat    32 double jdouble    64 void    void    n/a 2.java向c传递对象类型 对于java传递进来的java对象模型,c要加载java类的原型,根据创建相应的c对象,获取java对象的方法的id,然后调用java对象的方法。举例说明:比如有个java类customer对象作为jni参数传递到c程序,customer有方法String getName()。 JNIEXPORT jobject JNICALL Java_com_oracle_estt_sc_db_impl_SCQueryODBC__1getCustomer (JNIEnv *env, jobject, jobject customer){ jmethodID methodId; //获得customer对象的句柄 jclass cls_objClass=env->GetObjectClass(customer); //获得customer对象中特定方法getName的id methodId=env->GetMethodID(cls_objClass,”getName”,”()Ljava/lang/String;”); //调用customer对象的特定方法getName jstring js_name=(jstring)env->CallObjectMethod(customer,methodId,NULL); … } 3.c向java返回对象类型 在c程序中首先要创建要返回的java对象,得到每个属性的id,然后给每个属性赋值,最后返回。举例说明:同样是customer对象,有name等属性值,需要在c程序中给每个属性赋值后返回。 JNIEXPORT jobject JNICALL Java_com_oracle_estt_sc_db_impl_SCQueryODBC__1getCustomer (JNIEnv *env, jobject, jobject customer){ …… //发现java Customer类,如果失败,程序返回 jclass clazz = env->FindClass(“com/oracle/estt/sc/busi/Customer”); if(clazz == 0) return 0; //为新的java类对象obj分配内存 jobject obj = env->AllocObject(clazz); //发现类中的属性,如果失败,程序返回 jfieldID fid_id= env->GetFieldID(clazz,”customerID”,”I”); if (fid_id == 0) return 0; jfieldID fid_name = env->GetFieldID(clazz,”name”,”Ljava/lang/String;”); if (fid_name == 0) return 0; …… env->SeTIntField(obj, fid_id, 1 env->SetObjectField(obj, fid_name, jname); …… return obj; } 4.c向java传递一个含有java对象的数组 对于这种情况,先得到数组的大小,接下来取出数组中的对象,取得对象的属性值或者调用对象的方法,将获得值存到本地数组中,然后可以灵活使用这些数据了。举例说明:java向c传递一个含有多个customer对象的数组,在c中将这个数组的分解出来,存到本地的临时数组中去。 JNIEXPORT void JNICALL Java_com_oracle_estt_sc_db_impl_SCInsertODBC__1insertCustomeRequest___3Lcom_oracle_estt_sc_busi_CustomerRequest_2 (JNIEnv *env, jobject, jobjectArray oa){ …… //声明customerrequest对象 jobject o_customer; int i; jmethodID methodId; jint size=env->GetArrayLength(oa); _tmp_bind[0]= (char *)malloc(size*sizeof(int)); _tmp_bind[1]= (char )malloc(size*sizeof(char)( 20 + 1)); … //将输入数组的数据拷贝到临时数组中去 for(i=0;i

    时间:2020-08-05 关键词: CPU DSP 智能手机

  • CEVA推出ClearVox专为CEVA-TeakLite-4和CEVA-X2音频/语音DSP内核授权

    联发科技今天宣布其新一代家庭娱乐平台将支持人工智能,使智能家居设备具备人工智能语音(AI-Voice)及人工智能影像(AI-Vision)功能。伴随该战略性举措,联发科技在2018 CES期间推出4K dongle芯片平台MT8695、MT8516系统模块(SoM)与MT817x智能显示方案。 联发科技面向智能家居生态的智能语音助手(VAD)SoC方案居于行业领导者地位。目前,联发科技支持来自Amazon Alexa、Google Assistant、阿里巴巴及百度的多种主流AI语音服务,囊括了全球智能音箱市场的多个知名品牌。在此成功基础上,联发科技将智能语音助手方案延伸到更多智能家居设备。最新推出的MT8516 SoM让开发人员及制造商更容易地为多种智能家居设备,例如智能闹钟、火灾警报器及其他小型智能家用设备,添加AI语音识别及控制功能。 此外,联发科技还推出了搭载MT8176及MT8173的智能显示(Smart display)解决方案。这两颗芯片皆支持影像智能辨识功能,可应用于家庭娱乐及监控系统。 观赏影片是智慧家庭娱乐的主要应用之一,联发科技推出业界第一款专为4K串流而设计的12纳米芯片MT8695。MT8695耗电量极低,并支持主流多媒体功能,包括60fps规格的超高画质UHD 2160p、HDR10及Dolby Vision。 联发科技副总经理暨家庭娱乐事业群总经理游人杰表示:“联发科技领先的无线及有线连网技术与市场经验,配合新近推出的人工智能技术,让我们得以打造出新一代的家庭娱乐多媒体平台与智能连网家庭生态圈,并延伸至各式各样的物联网设备及车用电子。在我们为全球知名家庭娱乐品牌提供创新方案的成功经验基础上,我们也将持续提供跨越多个设备的无缝连接体验,而这是在家庭中实现良好的互动、智能及连网体验的关键。” 联发科技不仅着重于推出最先进的处理器平台如MT8516,同时也拥有丰富且先进的连网技术,包括802.11ac无线标准、蓝牙5.0等,并不断提升家庭全网覆盖网络质量与简化用户设置。联发科技拥有完整的产品组合,为客户提供灵活弹性的解决方案,包括高整合度SoC、带有连接功能的无线AP(Access Point),以及独立型Wi-Fi芯片。

    时间:2020-07-31 关键词: DSP ceva

  • 异步电机无速度传感器交流调速系统调试

    异步电机无速度传感器交流调速系统调试

    本文介绍了一种采用MATLAB及CCS对异步电机无速度传感器交流调速系统进行调试的方法。应用MATLAB语言强大的分析能力和绘图功能,与DSP高速运算的优势相结合,在自行搭建的无传感器矢量控制系统平台进行了调速实验,实验结果表明,采用Matlab调试及直接目标代码生成的方法能避免传统计算机模拟的复杂编程过程,减少了工作量,有助于提高系统的综合效率, 且能够保持系统良好的动静态调速控制性能。 1. 引言 Matlab 是一个强大的分析、计算和可视化工具,特别适用于控制系统的分析和模拟,但由于其依赖 的平台是计算机及其CPU,因而由于CPU 系统功耗的原因,使得MATLAB 程序的执行速度相对于高速信 号的输入/输出显得很慢,远不能满足实时信号处理的要求,而DSP 就其软件的编程能力而言,与单片机 及计算机的CPU 的编程设计方法有类似之处,但DSP 比单片机的运算速度快得多,又比CPU 的功耗及 设计复杂度低得多,但是其分析和可视化能力远不及Matlab,开发过程比较复杂。不过,目前有一种新 的技术,可以将DSP 和Matlab 两者密切结合起来,充分利用两者的特长,有力的促进控制系统的实现。 伺服驱动装置是印刷机无轴传动[3]控制系统中重要的组成部分,国内大部分产品是采用带速度传感器 的专用变频器调速,控制精度不高[4],而国外的产品价格又非常昂贵,由此,本文自行开发了一套基于PI 调节器的无速度传感器矢量控制系统,并且在自行搭建的实验平台进行了调速实验,在实验过程中,运用 了Matlab 与DSP 混合编程的调试方法,实验结果表明,采用Matlab 调试及直接目标代码生成的方法能 避免传统计算机模拟的复杂编程过程,减少了工作量,有助于提高系统的综合效率, 且能够保持系统良好 的动静态调速控制性能,很好地满足了印刷机无轴传动控制系统的要求。 2. 无速度传感器矢量控制系统介绍 由于采用高性能的矢量控制方法且缺省了速度传感器,那么如何准确的获取转速信息,且保持伺服系 统较高的控制精度,满足实时控制的要求,也就成为本课题研究的重要方向。在这里我们采用PI 自适应控 制方法 [9] ,利用在同步轴系中q 轴电流的误差信号实现对电机速度的估算 [9-10] ,整体结构如图1 所示。 角速度给定值ω*与推算角速度反馈值ω 的误差送入速度调节器,速度调节器的输出即为电磁转矩的给定 值te*,由iq1 = LrTe/PmLmФd2 可以计算出电流的q 轴分量给定值iq1*,当q 轴电流没达到设定值时,可由 Rs 产生的q 轴电压和ω1σLs 产生的d 轴电压来调节。因此,iq1*与定子电流q 轴分量的实际值iq1 的误差 信号送入PI 调节器调节器的输出 uq1’为定子电流q 轴分量误差引起定子电压q 轴分量的调节量。 图1 算法原理结构框图 其中速度推算模块以不含有真实转速的转子磁链方程以及坐标变换方程作为参考模型,以含有待辨识 转速的PI 自适应律为可调模型,以定子电流转矩分量作为比较输出量,采用比例积分自适应律进行速度估 计,经过PI 调节后,输出量就是待求的电机转速。这种方法计算量小,结构简单,容易实现。 3. Matlab 与DSP 混合编程的调试方法 在传统的开发过程中,总是先用MATLAB 进行仿真。当仿真结果满意时再把算法修改成C/C++语 言, 再在硬件的DSP 目标板上实现。发现偏差,需要再用Matlab 对算法进行修正,再在DSP 上编写修 正的算法程序。如此过程反复进行,在DSP 的开发工具、Matlab 工作空间之间来回多次切换,非常不 便,当系统比较复杂时,还需要分步验证各个中间结果和最终结果。 如果能够把Matlab 和DSP 集成开发 环境CCS 及目标DSP 连接起来,利用Matlab 的分析能力来调试DSP 代码,那么操作TI DSP 的存储器 或者寄存器就可以像操作Matlab 变量一样简单。工具包Matlab Link for CCS Development Tools 的 使用,可以使上述问题迎刃而解,利用此工具箱,在Matlab 环境下,就可以完成对CCS 的操作,即整 个目标DSP 对于Matlab 像透明的一样,所有操作只利用Matlab 命令和对象来实现,简单、方便、 快 捷。以下用调试上述无速度传感器矢量控制系统的例子来说明Matlab-DSP 集成开发环境在控制系统中的 应用。 在Matlab 命令窗口中输入Simulink, 打开Simulink 模块窗,建立异步电动机矢量控制变频调速系 统的模型[12],如图2 所示,结构简单明了,全部实现模块化,容易扩展,可以根据实际需要,改变每一模 块的参数。 图2 算法原理结构框图 接下来设置仿真参数和Real-TIme Workshop 选项,编译仿真模型。并利用Matlab Link for CCS Development Tools 建立与目标DSP 的连接。利用CCSLink 工具 ,可以把数据从CCS 中传送到 Matlab 工作空间中,也可以把Matlab 中的数据传送到CCS 中,而且通过RTDX(实时数据交换技 术),可以在Matlab 和实时运行的DSP 硬件之间建立连接,在它们之间实时传送数据而不使正在DSP 上 运行的程序停止,这项功能可以在程序运行期间为我们提供一个观察DSP 实时运行状态的窗口,大大简化 了调试工作。Matlab、CCSlink、CCS 和硬件目标DSP 的关系如图3 所示。 图3 CCSlink 把Matlab 和CCS 及目标DSP 连接在一起 我们可以在Matlab 中修改一个参数或变量,并把修改值传递给正在运行的 DSP,从而可以实时地调 整或改变处理算法,并通过观察探针点数据来调试程序。最后把 CCSlink 和Embedded Target for C2000 DSP Platform. 相结合,可以直接由调试好的Simulink 模型生成DSP2812 的可执行代码,并加载 到DSP 目标板中,这样我们就可以在同一的Matlab 环境中完成系统算法的设计、仿真、调试、测试,并 最终在DSP2812 目标板上运行。 4. 系统调试 实验台硬件结构[14-15]如图4 所示,变频器系统用DSP 作为运算控制单元,用IPM 模块作为功率电 路交换单元,用霍尔电流传感器检测电机三相电的两相电流。DSP 控制器在对检测到的电流信号进行相应 的运算处理之后,将PI 控制算法产生的三对SVPWM 脉冲信号,作用于IPM 来驱动异步电机,通过改变 输出脉冲信号的频率来实现异步电动机的变频调速。 图4 系统整体结构框图 电机参数为:Rs=10Ω;Rr=5.6Ω;Ls =0.3119H;Lr=0.3119H;Lm = 0.297H;P = 4;J=0.001kg.m2 通过DSP 与CCS 的连接,可在Matlab 环境下对目标DSP 的存储器数据进行访问,再利用Matlab 强大的分析和可视化工具对其数据进行访问,也可以实现对工程的编译、链接、加载、运行,设置断点和 探点,最后将满意的调试结果生成的目标代码直接加载到实验台上。转速输入设定为一阶跃函数,电机带 额定负载运行,获得的动态响应曲线如下图所示。 图5 实验结果 由图5 可见,d-q 轴电压电流及磁通角响应曲线平稳,在动态过程中,在Matlab 环境下[10]的电机转矩和实际DSP 实验平台下[11-13]的转矩曲线基本一致,系统响应快,且超调量小,只需0.6S 即可 达到稳定。转速的阶跃响应如图5(d)所示,系统在电机起动时有一定的波动,但是在PI 自适应控 制器的作用下,只需0.5S 系统就可以达到稳定状态,证明速度观测器下的转速能够较好地跟踪实际 速度变化,在稳态时实际速度等于仿真速度值。 5. 结论 本文提出的Matlab 下的DSP 集成设计方法确实可行,实验证明:在此环境下可以完成对DSP 目标 板的操作,包括访问DSP 存储器和寄存器等,又可利用Matlab 的强大工具对DSP 存储器中的数据进行 分析和可视化处理,因此系统结构简单,调试工作量小,易于实现。同时,具有一定自适应能力的PI 速度 估算方法能够对电机转速做出准确的估计,实验结果验证了此系统设计方案的正确性和可行性。

    时间:2020-07-30 关键词: DSP 传感器 异步电机

  • CEVA音频DSP支持Dolby MS12多码流解码器已获认证

    CEVA音频DSP支持Dolby MS12多码流解码器已获认证

    CEVA,全球领先的无线连接和智能传感技术的授权许可厂商宣布CEVA-BX2™音频DSP支持Dolby MS12多码流解码器。 随着智能电视、空中内容服务(over-the-top(OTT))和机顶盒发展成为多功能的数字媒体接收器,多种内容来源要利用多种音频编解码器来获得。Dolby MS12是一款全面的高效低成本解决方案,可减低将多种音频技术集成到这些设备中的复杂性。Dolby MS12支持各种优质音频内容的解码,包括Netflix等许多内容服务提供商所使用的Dolby Atmos,以及作为ATSC 3.0 中下一代音频标准之一的Dolby AC-4。 CEVA在CEVA-BX2 DSP上实现和优化的Dolby MS12获得认证,将使得系统级芯片(SoC)设计人员和设备制造商能够将Dolby技术(包括Dolby Atmos和Dolby AC-4)整合到产品中。功能强大的CEVA-BX2 DSP也可用于运行CEVA的其他增值软件,例如ClearVox™降噪和WhisPro™语音识别软件包支持的多麦克风语音用户接口。 CEVA市场营销副总裁Moshe Sheier表示:“CEVA一直处于音频/语音创新的最前沿,迄今为止已使能超过70亿个音频/语音设备。通过将Dolby MS12添加到经优化和认证用于CEVA DSP的广泛软件包中,将能够推动OEM厂商和半导体客户加速产品开发以支持Dolby音频技术。我们非常高兴地宣布这一里程碑成果,并期待帮助双方共同客户将智能和联网多媒体产品推向市场,并充分发挥我们共同实现的出色音频体验。” CEVA-BX2是一款具备AI功能的现代化高性能音频/语音DSP,设计用于密集型音频应用,例如多通道音频解码、远场降噪以及基于人工智能的语音识别和声音分析。CEVA-BX2瞄准高性能音频设备,例如智能电视和OTT/STB媒体设备、智能扬声器、条形音箱和汽车信息娱乐系统。CEVA-BX2使用四路32X32位MAC和八路16X16位MAC,并具有增强功能以支持16×8位和8×8位MAC操作。它的11级流水线和5路VLIW微架构提供具有双标量计算引擎、加载/存储和过程控制的并行处理支持,以台积电7nm工艺生产,达到了2 GHz速率。CEVA-BX2指令集体系结构(ISA)结合了单指令多数据(SIMD)支持以及用于高精度算法的可选浮点单元。CEVA-BX2随附完善的软件开发工具链,包括先进的LLVM编译器、基于Eclipse的调试器、DSP和神经网络计算软件库、神经网络框架支持和实时操作系统(RTOS)。

    时间:2020-07-30 关键词: DSP ceva 解码器

  • 伺服系统基于工业电子的设计方案汇总

    伺服系统基于工业电子的设计方案汇总

    伺服系统又称随动系统,是用来精确地跟随或复现某个过程的反馈控制系统。伺服系统使物体的位置、方位、状态等输出被控量能够跟随输入目标(或给定值)的任意变化的自动控制系统。它的主要任务是按控制命令的要求、对功率进行放大、变换与调控等处理,使驱动装置输出的力矩、速度和位置控制非常灵活方便。本文为大家介绍在工业中伺服系统的几种设计方案,以供参考。 基于CAN总线的多伺服电机同步控制 本文针对机组式印刷机械的同步需求,提出了一种基于CAN现场总线的同步控制解决方案,并得以验证。 一套高精度的交流伺服定剪系统的设计方案 本文介绍了一款高精度的交流伺服定剪系统的设计方案。经验证,本方案所设计的这套系统,稳定性和精度都较以往有了大大的提高,在减少了损失的同时还满足了客户对产品越来越高的要求。 Profibus-DP总线技术及其在BWS伺服传动中的应用 本文介绍了BWS-BBR/BBF型伺服控制器PROFIBUS-DP接口的引入,提高了工业自动化运动控制的水平,使伺服电机在工业控制网络中的通信与控制更为方便、灵活和可靠,实际情况已证明这种控制方式效果好。 基于DSP的稳定平台伺服系统的设计研究 本研究采用DSP的新型开发板ICETEK-F28335-A,配合使用其中的EQEP模块和光电编码器设计了测量伺服电机转速的解决方案,同时利用该开发板上的数模转换(D/A)模块,经过电压转换放大完成对伺服电机转速的控制,实现了对稳定平台伺服电机控制的闭环系统。 数控机床工作台位置伺服系统的分析和设计 本文介绍位置伺服系统的各组成元件及工作原理、对系统设计和校正。本文在对数控机床工作台位置伺服系统进行分析的基础上,根据系统的设计要求对系统进行了设计和校正。对校正后系统的动、静态性能分析表明,所设计的数控机床工作台位置伺服系统具有响应速度快、调节时间短、控制精度高、可靠、稳定、能有效抑制内外扰动等特点,可以满足设计要求。 基于DSP的高精度伺服位置环设计方案 本系统以TMS320F2812 DSP为控制器,缩短了信号处理时间且提高电流采样精度;位置检测用多摩川的TS5667N120 17位绝对式编码器以提高了位置检测精度。系统在数控加工中心的应用中,具有定位无超调、高刚性、高速度稳定性,达到了设计指标,可以满足微米级加工精度的要求。 基于DSP的无刷直流电机伺服系统设计 本文设计了以高性能TMS-320F2812DSP芯片为核心的无刷直流电机伺服控制系统。采用积分分离的PID控制算法,根据偏差,对不同情况进行不同的PID控制,并对系统的硬件设计以及控制算法进行了研究。试验结果表明,系统响应快,性能稳定,能较好的满足伺服系统的控制性能要求。 用可编程模拟器件实现直流伺服电机的速度控制 本文介绍一种方法,介于模拟调速及数字调速二者之间,即采用可编程模拟器件(ispPAC10)实现模拟调速系统,系统的电路参数可以通过软件进行调整,并且可以对建立的系统模型进行仿真。采用这种方法对原有的直流调速器一种CCD相机的自动变焦系统进行改进,取得了很好的效果。 基于MSP430的变频伺服系统设计 本文提出一种基于高性能单片机MSP430F149、变频器、变频电机组成的数字式变频伺服系统,并将数字PID算法引入到此系统中,使系统获得了良好的系统静、动态性能。

    时间:2020-07-29 关键词: DSP 伺服系统

  • 满足多种需求的DSP架构解决方案

    满足多种需求的DSP架构解决方案

    在过去,谐波分析仪不仅非常昂贵,而且难以集成到大规模制造的电表中。因此,对电网进行谐波污染分析是一件非常困难的事情,只能偶尔由专业操作员在某些特定位置进行。如今,芯片不仅可以集成更多的信号处理功能,而且尺寸更小、价格更低廉,能够实现对电网的高效使用和监控。 过去几十年来,电源系统呈指数式增长,其非线性特性引起了严重的谐波污染。这可能带来多方面的不利影响,例如:电气设备过热和过早老化,传输线路损耗增加,以及继电器保护失灵等。因此,业界越来越关注谐波污染问题,并采取了各项措施以实现更好的电网管理。其中,最佳的一个方法是在电网内设置更多的观测和分析点,并且延长监控时间。随着智能电表在全世界范围内的加快部署,满足上述要求的最佳器件会被用于其中。用于智能电表的ASIC集电能计量特性与谐波分析功能于一身,可能是最适合当下的理想解决方案。请切记,考虑到一块芯片内要嵌入大量DSP资源,同时又必须廉价、尺寸小、功耗低,可想而知频谱分析绝非易事。本文将讨论一种尝试满足所有这些需求的DSP架构解决方案。 基频估算和频谱成分提取 电网上不断变化的负载与相对恒定的发电输出之间存在一种动态的平衡关系,这导致在负载较高时,主电源频率会略微降低,而在负载较低时,主电源频率会略微提高。在电网高度发达并受到密切监控的国家,频率偏移量相当小,但在电网控制不佳的地区,频率偏移量可能大到足以影响电气设备。为此,业界已进行大量研究工作,试图找到通过优化各种参数,如精度、速度、噪声和谐波抗扰度等,来实现跟踪频率的最有效方法。 就电源系统的安全性、稳定性和效率而言,电网的频率是与电流和电压同等重要的工作参数。可靠的频率测量是有效的进行电源控制、负载减轻、负载恢复和系统保护的先决条件。 检测和估算频率的方法有许多种。例如,过零方法通过测量两个相继过零点之间的时间间隔来检测频率,这种方法的优点是非常容易实现,缺点是精度较低,并且易受谐波、噪声、直流成分等影响。基于DFT的算法可以利用采样序列来估算频率,但它对输入信号中的谐波非常敏感。针对本文所述的DSP架构,我们考察了一种基于数字PLL的方法,发现它很有效,具有高抗扰度,同时还能提供精确的频率估算。 图1所示为标准数字PLL结构及其三个主要模块。相位误差检波器将输出发送到环路滤波器,环路滤波器进一步控制一个数字振荡器,目的是最大程度地降低相位误差。因此,最终可以获得输入信号基频的估算值。控制环路经过优化,在45 Hz到66 Hz的标准电网频率范围内可提供最佳的锁定参数性能。 图1. 基于数字PLL结构的频率估算 知道了要从频谱中所提取成分的精确频率后,我们就可以考察各种用于提取的选项。谈到采样系统的频谱分析,我们自然会想到利用离散傅里叶变换(DFT)这个工具将信号从时域映射到频域。有多种数值算法和处理架构专门用于实现这种变换,FFT是其中最著名的一种。对比考虑提取的信息量和所需的DSP资源量,每种方法都有其优点和缺点。 有一种交流电源系统理论使用复平面中的相量来代表电压和电流,该理论与一种以类似格式提供频谱成分的DFT变化形式相一致。从根本上说,在目标频率直接实现DFT公式也能达到同样的效果。但是,为使测量具有实时性,我们采用了一种从DFT公式获得求和元素的递归方法。实施方式有多种(取决于可用的DSP资源),但必须牢牢控制一个重要方面,这就是最大程度地降低频谱泄漏和噪声引起的误差。 图2以框图形式说明了频谱成分提取的工作原理。 图2. 提取基波和谐波频谱成分 某一相的采样电压和电流与基波频率值一起通过一个计算模块,该计算模块以相量形式提供计算结果。针对每个基波频率和某些用户可选的谐波频率,都会提供一对相量(电压和电流)。有了这些分量之后,我们就可以运用电源理论中的已知方法来提取RMS值和功率。RMS值相当于这些相量的幅度,视在功率则等于这些幅度的乘积。将电流相量直接投影到电压上并将二者相乘,就可以获得有功功率。分解电流的另一个正交元素与电压相乘就得到无功功率。 说到这里,我们要讨论一下采用实时方法的可能优点(动机)。例如,这种架构能够很好地监控变压器中的浪涌电流。这种电流发生在变压器通电期间,由磁芯的部分周期饱和引起。初始幅度为额定负载电流的2到5倍(然后慢慢降低),并具有极高的二次谐波,四次和五次谐波也会携带有用的信息。如果只看总RMS电流,浪涌电流可能会被误认为短路电流,因而可能错误地让变压器退出服务。为了识别这种情形,必须获得二次谐波幅度的精确实时值。当我们只需要几个谐波的信息时,运用完整的FFT变换可能不是非常有效。 这种有选择地计算几个谐波成分的方法可能比FFT方法更有效率,所谓三次谐波序列就是另一个很好的例子。有时需要特别注意三次谐波的奇数倍谐波(3、9、15、21.。.)。在接地Y型系统中,当电流在零线上流动时,这些谐波就会成为一个重要问题。它会引起两个典型问题:零线过载和电话干扰。有时候,零线的三次谐波序列压降导致线路到零线电压严重失真,致使某些设备发生故障。本文提出的解决方案可以只监控零线电流以及所有相位电流之和上的这些谐波。 顶层DSP架构 上述DSP模块已添加到一个根据基本公式计算总RMS值和功率的现有架构。我们还加入了一个用于计算多个电源品质因数的元件。首先,我们计算谐波失真(HD),以便根据基波RMS值归一化所有谐波RMS值。然后,利用总RMS值和基波RMS值,我们根据标准定义计算总谐波失真加噪声(THD+N)。最后,根据有功功率与视在功率的比值,提取所有功率因数。如图3所示,三个相位并行执行所有这些信号处理,但谐波分析模块是例外,任一给定时间只能将该模块分配给某一相位。 图3. 顶层DSP架构 通过计算谐波功率因数,可以找出电网中的谐波源。虽然业界仍然对查找主要谐波源的最佳方法存在争议,但是其中一种传统方法是基于“有功功率的流动方向”。这相当于确认该特定谐波频率在系统某一点或多个点上的有功功率符号。在失真电压下工作时,线性负载会针对每个谐波产生有功功率,而且如果客户端存在非线性元件,该功率会进入网络。通过测量污染谐波电压和电流的相位角度,然后计算其差值,可以确定该值。而在此架构中则不必如此,因为谐波功率因数可以提供该信息。 这种DSP架构已在三相电能计量器件上成功实现,它具有如下硬件资源:单MAC架构,工作时钟频率为16 MHz,信号采样速率为8 kHz,具有1k字的数据存储器。所有三相的基波测量结果连续计算,谐波分析仪则能从给定相位(A、B或C)连续提取三个随机谐波值。该架构是可扩展的,某些性能参数已根据已知的电网工作条件进行了优化。 虽然不能一次性提供所有谐波值看起来像缺点,但我们要记住,电网中的谐波污染最重要的影响还是在于准稳现象。实际上,对于工业和商用负载,建议分析至少一周内的谐波污染,而应避免任何零星的测量。在上述前提下,凭借该架构的多功能性,用户可以通过扫描所有三相上的所有可用谐波内容来获取近似FFT的结果。 结束语 在过去,谐波分析仪不仅非常昂贵,而且难以集成到大规模制造的电表中。因此,对电网进行谐波污染分析是一件非常困难的事情,只能偶尔由专业操作员在某些特定位置进行。将更多信号处理功能集成到小型且经济的芯片中将彻底改变这一现状,为更有效地理解和使用电网打开方便之门,让电力公司和消费者均将从中获益。本文介绍的DSP架构现已集成到ADI公司的一款器件中,该器件是ADI电能计量部门针对多相市场推出的最新器件 (ADE7880) 之一。

    时间:2020-07-28 关键词: DSP 智能电网

  • 基于DSP芯片的音频信号滤波系统设计方案介绍

    基于DSP芯片的音频信号滤波系统设计方案介绍

    数字信号处理(Digital Signal Processing,简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来,随着计算机和信息技术的飞速发展,数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里,数字信号处理已经在通信等领域得到极为广泛DSP技术图解的应用。数字信号处理是利用计算机或专用处理设备,以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理,以得到符合人们需要的信号形式。 本文为大家带来基于DSP芯片的音频信号滤波系统设计方案分享。 硬件设计方案 本系统采用DSP芯片TMS320C5416和TLV320AIC23音频编解码芯片实现系统的软硬件设计,并在此基础上完成语音信号的采集、播放、存储、分析功能。文中包括3部分:音频信号采集、DSP芯片处理信号、Flash存储器。系统总体设计结构如图1所示。 TMS320C5416是文中采用的主芯片,是一款低功耗、高性能的DSP芯片,主要功能包括采集语音信号、存储以及控制模块间通信等,将音频信号经过采集和压缩后存放到Flash存储器中。AIC23的高性能立体声信号的输入支持MIC和LINE?IN两种方式,可配置寄存器选择,并且具有可编程增益调节。其内部集成模数和数模转换部件,采用先进的采样技术,采样范围在8K~96K之间。 本设计的从芯片TLV320AIC23音频编解码芯片,是立体声音频Codec芯片,主要负责对语音信号的A/D转换,采样编码及滤波,该芯片是理想的音频模拟器件,应用广泛;DSP芯片三个中有两个缓冲串口MCBSP0和MCBSP1负责控制音频芯片AIC23,其中MCBSP0串口是SPI接口,实现语音数据的发送和接收,MCBSP1串口是I2S接口,任务是写控制字;Flash存储模块可快速访问可电擦写,即使停电信息也不会丢失数据的存储器,而且成本很低,可靠性高、稳定性强,容量大有几GB,外形小巧等特性,进行读取和存储操作为载体。  系统硬件电路设计 本系统采用的DSP芯片TMS320C5416,最高频率可达160MIPS,系统实时性良好;音频编解码芯片TLV320AIC23采样精度在16~32位。上述两种芯片的结合是解决移动音频录放系统、现场采集语音的理想设计。TMS320C5416的3个MCBSP可以方便地实现 AIC23之间的控制和通信。AIC23是可编程芯片,其内部含有11个16位寄存器,由MODE引脚选择控制接口采用SPI或者I2C哪种工作方式,MODE=0采用I2C模式;MODE=1表示采用SPI模式。 AIC23独立的控制口接收控制器的命令字,而独立的数据接口交换DSP语音数据。为DSP提供工作时钟的是12M外部晶振。本系统C5416DSP的MCBSP0连接AIC23的控制接口,MCBS P1连接AIC23的数据接口。TMS320C5416DSP连接TLV320AIC23的接口框图如图2。 TMS320C5416DSP模块设计 本次设计采用TMS320C5416芯片,其内部128K*16的RAM,能有效提高系统的集成度和总体性能。另外它还有3个多通道缓冲串口,提供128个通道。C5416芯片的特点有:工作频率可达160 MIPS;可以访问的数据存储空间64K、I/O空间64K。 TMS320C5416和TLV320AIC23连接的引脚如下:BCLKX0/1:传输时钟信号,是多通道缓冲串行接口发送器的串行移位时钟信号,复位时,默认为输入。当OFF为低电平,BCLKX进入高组态;TMS320C5416连接FLASH器件时,DSP芯片每次采集32位的语音数据,依次从左声道开始往右声道写入Flash器件进行存储。 TLV320AIC23语音采集及回放接口电路模块 AIC23芯片内部集成了ADC和DAC,兼容C5416的输入/输出电压,它的数字接口和DSP的MCBSP端口无缝连接。AIC23采用先进的Sigma—delta过采样技术,将大部分的噪声转移到阻态,采样频率范围8K~96K提供4种16 bit、20 bit、24 bit和32 bit的采样数据,ADC和DAC的输出信噪比分别达到90 dB和100 dB。 TLV320AIC23与TMS320C5416连接的引脚图如下。BCLK:I2S数字音频接口时钟信号,串行数据传输时钟,当主模式是AIC23时,由AIC23产生BCLK且由它传输给DSP,此时的频率仅为主时钟的1/4,当从模式时,DSP产生BCLK;DIN:I2S格式输入给D/A转换器;DOUT,立体声ADC产生,I2S格式A/D转换器串行数据输出:LRCIN/LRCOUT:I2SD/A和A/D转换器字时钟信号,主机模式下,AIC23产生该信号发送给DSP,从机模式下,由DSP产生;SCLK:控制端口串行时钟输入;SDIN:控制端口串行数据输入,控制协议,传输配置数据;/CS:在SPI模式下,是数据锁存控制端,在I2C模式下,作为外设7位地址的末位;XTI/MCLK:外部时钟输入。本文中AIC23由外接的晶振提供工作时钟,TLV320AIC23从电路模块电路如图3。 语音数据存储接口电路模块 本文的语音数据存储模块采用32M*8位的Flash存储空间,能够满足文中对存储器芯片的容量以及读取语音信号速度。Flash存储器内存放录音和放音系统数据。Flash的构成是由一组可独立擦除的1KB区块,擦除一个区块将使该区块全部复位为1。Flash存储器每个区块的基地址都固定不变。 Flash存储器在存储器中处于起始位置,一般从0开始。下图4为Flash存储模块电路图。 Flash存储器是一种不挥发性内存,存储特性相当于硬盘,因此成为便携式数字设备的存储介质,同时Flash存储器采用串行结构,读写单元以页和块为单位,容量可以很大,成本低廉,而且又能确保数据读写的正确性。闪存的I/O端口有8位,数据传送的方式是轮流传送命令字。DSP采集到的32位语音数据,通过外部总线分4次,从左往右声道写入闪存中。 电源接口模块 TMS320C5416DSP的供电结构采用双电源器件芯片,内核电源CVDD和I/O电源DVDD,需要考虑相对电压和上电次序。两种供电控制策略不同:DVDD是3.3 V单电源上电,而CVDD只加载1.6 V,降低供电是想要降低芯片的功耗。双供电模式可以消除电源间的延时。在理想状态下,I/O电源和内核电源应该同时加电,但实际情况下想要做到并不容易。如果不能同时加电,需要根据引脚电平对工作模式进行配置,内核要优先于I/O供电,要求一种电压要低于操作电压,另一个电压供电时间不能超出要求。上电过程中,要保证I/O缓冲接收到正确的内核输出,并防止系统的总线冲突。加电次序主要取决于内部静电保护电路如图5所示。 图中可见,需要DVDD不超出CVDD 2 V,于是采用4个二极管降压,而内核电源不能超过I/O电源电压0.5 V,因此只用一个二极管,否则容易损坏芯片。 系统软件设计模块 本语音录放系统的软件环境是DSP集成开发环境IDE提供成熟的核心功能和便捷的图形可视化工具,使得设计更快。CCS2.0提采用图形接口界面,有编辑工具和工程管理工具,提供软件开发、程序调试和仿真环境,集成了汇编器、编译器、建库工具等。CCS集成的代码调试工具具备各种调试功能,同时支持汇编和C/C++语言,本系统的程序软件均采用C语言混合编写。既容易调试,又能提高软件的执行效率,能对DSP进行指令级仿真和实时数据分析。同时它还具有丰富的库函数。 本系统的软件部分主要是从现场线路输入和麦克语音所采集到的信号,收集并存储到Flash存储器中,由滤波后播出信号,并将信号变换到频域,即FFT离散傅立叶快速变换。 语音分析子模块 现场输入的语音信号,送入立体声音频编解码器AIC23中,AIC23控制芯片内寄存器,将信号A/D转换,用数字计算机处理数字信号,然后由数字滤波器滤波,再送到Flash存储器暂存。数字滤波器是一个离散时间系统。程序语音模块处理过程:首先初始化系统,包括设置时钟发生器、AIC23的初始化、多通道缓冲、工作变量的初始等。 语音分析程序模块处理过程:TLN320AIC23初始化,语音录音数据读取后存入数据缓冲区,调用FIR数字滤波器滤波,效果突出,然后将数字语音信号暂存在闪存内,最后由耳机发出,同时进行FFT离散快速变换算法。语音数据输出到MCBSP。语音分析子程序模块流程图如图6所示。 数字滤波器设计 使用窗函数的有限长,实现加窗线性相位FIR数字滤波器,能够满足转移序列或脉冲响应的常见问题。 b=fir1(n,Wn,‘ftype’); b=fr1(n,Wn,‘ftype’,‘window’); n为滤波器的阶数,Wn为截止频率,ftype决定滤波器类型,high时为高通滤波器,stop时为带阻滤波器。window采用窗函数类型,是一种通过截短和计权的方法使无限长非因果序列成为有限长脉冲应响应序列的设计方法,其默认值为汉明窗,w=hamming(n),产生一个n点的汉明窗函数。编写matlab程序,生成FIR系数存放在FH[n]中,程序运行后在显示区显示结果。 FFT是快速计算DFT的高效方法,能够显著降低运算量,大大提高DFT运算速度。大部分DSP芯片能在单指令周期内完成乘法累加运算。FFT算法是利用DFT系数的特性,合并运算,将长序列转换为短序列DFT,以减少运算量。FFT算法的实现过程: 1)把N点的时域信号分解成N个时域信号,单点组成信号,并计算出频谱。 2)输入数据的比特反转,即将输入序列整理成位序颠倒的次序。位码倒置可以提高程序执行速度和存储效率。 3)实现N点复数FFT,执行3个循环套计算FFT变换,最内层都进行蝶形运算,第一级、第二级、第三级至第log2N级都是蝶形运算。序列点数N=2m,N为2的整数幂的FFT算法。 4)估计功率普 X(k)一般分成虚部和实部,计算时将FFT算法变换好的数据求平方和。 控制寄存器程序设计 本文的TLV320AIC23利用串行传输数据。前半部分数据控制所需存放寄存器地址,后半部分将所要写入的值保存在寄存器中。采用两个8 bit处理串行传输的控制数据。结合实际本文对于I2C写入模块采用汇编语言。 DSP通过I2C总线将配置命令发送到AIC23,完成初始化配置,然后AIC23开始工作。AIC23的初始化记录在一个数组中,利用串口发送命令,采用循环方式发送。AIC23数据写入时序图如图7。 如图中所示B[15~9]是记录控制寄存器的地址,B[8~0]是要写入的值被保存在寄存器中。

    时间:2020-07-28 关键词: DSP dsp芯片

  • CS485xx数字音频DSP处理方案分析

    CS485xx数字音频DSP处理方案分析

      Cirrus公司的CS485xx DSP系列可提供高性能的后处理和数字音频混合。在PCM输入上提供的双时钟域允许不同采样频率的音频流的混合。低功率待机模式延长了电池寿命,使其适用于汽车音响系统等经常开启但并非必须进行音频处理的应用。   CS485xx系列产品包括三个器件,分别是CS48520、CS48540和CS48560,各器件之间的差异在可用的输入和输出数的不同。所有DSP支持双输入时钟控制和双音频处理路径,并都采用48引脚QFP封装。      图1 CS48500系统框图      图2 CDB48500-USB评估板框图   CS485xx系列主要特性   低成本、高性能的32位DSP   - 300 000 000 MAC/s(每秒钟乘法累加)   - 每个时钟双MAC周期   - 72位加速器在工业应用中更为精确   - 24k&TImes;32 SRAM,2k程序块制定数据或程序   - 内部ROM包括多种可配置的音效增强指令集   - 8通道内部DMA   - 内部看门狗DSP锁定阻止   DSP工具箱w/个人密钥用于保护消费者IP   - 可配置的串行音频输入/输出   - 最大32位@192kHz   - 支持DSP芯片间的32位音频采样I/O   - TDM输入模式(同一条线上的多通道)   - 192kHz SPDIF发射器   - 多通道DSD直接比特流数字SACD输入   支持两种不同的输入Fs采样速率   - 输出可以时主模式或从模式   - 双处理路径能力   - 输入支持双域从时钟   - 硬件辅助时间采样应对采样速率变化   集成的始终管理器/PLL   - 可以从外部石英、外部振荡器启动   输入Fs音频检测   通过串行接口进行主机控制和引导   可配置的饿GPIO和外部中断输入   1.8V内核和3.3V I/O最大可接收5V输入   低功耗模式   - 在低功耗模式符合“能源之星”要求,待机功耗为268μW      图3 CDB48500-USB评估板连接图   CS485xx系列目标应用   数字电视   多媒体外设   iPod   车头元件   汽车外部放大器   HD-DVD&蓝光影碟DVD接收器   PC扬声器   CDB48500-USB评估板   每个CDB48500-USB评估板包括:   CDB48500开发板   电源:+9V、1.67A、100V~240V,带AC电源线   CDB USB主数字I/O卡   USB线   三板叠加用于确定CS48520、CS48540和CS48560的输出   CDB48500-USB评估板特性   利用DSP Composer图形用户界面对CS485XX进行PC控制   通过I2C或者SPI协议对CDB48500 上的音频设备进行串行控制   通过光学或共轴S/PDIF进行PCM的 数字音频输入(不支持压缩数据输入)   通过两个CS42448音频编解码器最多可实现12通道模拟音频输入   通过两个CS42448音频编解码器最多可实现12通道模拟音频输出   通过光S/PDIF实现PCm的数字音频输出   耳机输出插孔   通过CDB USB MASTER卡实现多通道数字音频输入(尚未支持)   单独的输入和输出时钟域可在CS485xx上进行1FS到2FS的音频处理   从4Mbits串行SPI闪存设备进行消费类应用的快速引导-主机控制主引导(HCMB)   麦克风输入,带有集成放大器用于智能房间校准(IRC)评估(未来)   支持所有CS485xx系列产品采用48引脚LQFP封装

    时间:2020-07-26 关键词: DSP 数字音频

  • 汽车级音频处理器处理方案

    汽车级音频处理器处理方案

    ADI公司的ADAU1462/ADAU1466是汽车级音频处理器,其数字信号处理能力大大超过以前的SigmaDSP®器件.其音频处理算法支持流处理,多速率处理和块处理范例无缝组合,核电压1.2V,32位DSP核工作频率高达294.912 MHz,取样速率48kHz时高达6144 SIMD指令/取样,高达1600ms数字音频延迟池.集成了24KB程序存储器,80KB参数/数据RAM,有四个串行输入端口和4个串行输出端口,主要用在汽车音频处理如音响主机,导航系统,后座娱乐系统,DSP放大器(音响系统放大器),商用和专业的音频处理.本文介绍了ADAU1462/6主要特性,功能框图和系统框图,以及评估板EVAL-ADAU1466Z主要特性,框图,电路图,材料清单和PCB设计图. The ADAU1462/ADAU1466 are automoTIve qualified audio processors that far exceed the digital signal processing capabiliTIes of earlier SigmaDSP® devices. They are pin and register compaTIble with each other, as well as with the ADAU1450/ADAU1451/ADAU1452 SigmaDSP processors. The restructured hardware architecture is opTImized for efficient audio processing. The audio processing algorithms support a seamless combination of stream processing (sample by sample), multirate processing, and block processing paradigms. The SigmaStudio™ graphical programming tool enables the creation of signal processing flows that are interactive, intuitive, and powerful. The enhanced digital signal processor (DSP) core architecture enables some types of audio processing algorithms to be executed using significantly fewer instructions than were required on previous SigmaDSP generations, leading to vastly improved code efficiency. The 1.2 V, 32-bit DSP core can run at frequencies of up to 294.912 MHz and execute up to 6144 SIMD instructions per sample at the standard sample rate of 48 kHz. Powerful clock generator hardware, including a flexible phase-locked loop (PLL) with multiple fractional integer outputs, supports all industry standard audio sample rates. Nonstandard rates over a wide range can generate up to 15 sample rates simultaneously. These clock generators, along with the on board asynchronous sample rate converters (ASRCs) and a flexible hardware audio routing matrix, make the ADAU1462/ADAU1466 ideal audio hubs that greatly simplify the design of complex multirate audio systems. The ADAU1462/ADAU1466 interface with a wide range of analog-to-digital converters (ADCs), digital-to-analog converters (DACs), digital audio devices, amplifiers, and control circuitry with highly configurable serial ports, I2C, serial peripheral interface (SPI), Sony/Philips Digital Interconnect Format (S/PDIF) interfaces, and multipurpose input/output(I/O) pins. Dedicated decimation filters can decode the pulse code modulation (PDM) output of up to four MEMS microphones. Independent slave and master I2C/SPI control ports allow the ADAU1462/ADAU1466 to be programmed and controlled by an external master device such as a microcontroller, and to program and control slave peripherals directly. Self boot functionality and the master control port enable complex standalone systems. The power efficient DSP core can execute at high computational loads while consuming only a few hundred milliwatts (mW) in typical conditions. This relatively low power consumption and small footprint make the ADAU1462/ADAU1466 ideal replacements for large, general-purpose DSPs that consume more power at the same processing load. Note that throughout this data sheet, multifunction pins, such as SS_M/MP0, are referred to either by the entire pin name or by a single function of the pin, for example, MP0, when only that function is relevant. ADAU1462/6主要特性: Qualified for automotive applications Fully programmable audio DSP for enhanced sound processing Features SigmaStudio, a proprietary graphical programming tool for the development of custom signal flows Up to 294.912 MHz, 32-bit SigmaDSP core at 1.2 V Up to 24 kWords of program memory Up to 80 kWords of parameter/data RAM Up to 6144 SIMD instructions per sample at 48 kHz Up to 1600 ms digital audio delay pool at 48 kHz Audio I/O and routing 4 serial input ports, 4 serial output ports 48-channel, 32-bit digital I/O up to a sample rate of 192 kHz Flexible configuration for TDM, I2S, left and right justified formats, and PCM Up to 8 stereo ASRCs from 1:8 up to 7.75:1 ratio and 139 dB dynamic range Stereo S/PDIF input and output at 192 kHz Four PDM microphone input channels Multichannel, byte addressable TDM serial ports  processing ADAU1462/6应用: Automotive audio processing Head units Distributed amplifiers Rear seat entertainment systems Trunk amplifiers Commercial and professional audio processing   图1.ADAU1462/6功能框图 图2.ADAU1462/6带外接元件连接的系统框图 评估板EVAL-ADAU1466Z This user guide details the design, setup, and operation of the EVAL-ADAU1466Z evaluation board. This device is suitable for evaluation of, and software development for, the ADAU1466 and ADAU1462 SigmaDSP processors. Note that the ADAU1466 and the ADAU1462 are functionally identical, except that the ADAU1466 has more program and data memory than the ADAU1462. When using this evaluation board to evaluate the ADAU1462, in the Setting Up Communications in SigmaStudio section, select the ADAU1462 block rather than the ADAU1466 as shown in Figure 15. Performing this action informs the compiler to limit the amount of memory allocated to match the ADAU1462. All other procedures and instructions in this user guide are identical for the ADAU1462 and ADAU1466. This evaluation board provides access to the digital serial audio ports of the ADAU1466, as well as some of its general-purpose input/outputs (GPIOs). An analog input and output is provided by the AD1938 codec that is included in the evaluation kit. The ADAU1466 core is programmed using Analog Devices, Inc., SigmaStudio® software, which interfaces to the evaluation board via a USB interface (USBi). The on-board EEPROM can be programmed for self boot mode. The evaluation board is powered by a 6 V dc supply, which is regulated to the voltages required on the board. The printed circuit board (PCB) is a 4-layer design, with a ground plane and a power plane on the inner layers. The evaluation board includes connectors for external analog inputs and outputs, and optical Sony/Philips Digital Interface (S/PDIF) interfaces. The master clock is provided by the integrated oscillator circuit and the on-board 12.288 MHz passive crystal. 评估板EVAL-ADAU1466Z主要特性: 4 analog inputs 8 analog outputs Stereo S/PDIF input and output Self boot EEPROM memory EVALUATION KIT CONTENTS EVAL-ADAU1466Z evaluation board EVAL-ADUSB2EBZ (USBi) communications adapter USB cable with Mini-B plug 6 V ac to dc power supply 图3.评估板EVAL-ADAU1466Z外形图 图4.评估板EVAL-ADAU1466Z功能框图 图5.评估板EVAL-ADAU1466Z布局框图 图6.评估板EVAL-ADAU1466Z电路图:SigmaDSP音频处理器 图7.评估板EVAL-ADAU1466Z电路图:自举电路 图8.评估板EVAL-ADAU1466Z电路图:S/PDIF光接口 图9.评估板EVAL-ADAU1466Z电路图:静态LED 图10.评估板EVAL-ADAU1466Z电路图:DIP开关 图11.评估板EVAL-ADAU1466Z电路图:AUXADC电位计 图12.评估板EVAL-ADAU1466Z电路图:AD1938音频CODEC 图13.评估板EVAL-ADAU1466Z电路图:电源 图14.评估板EVAL-ADAU1466Z电路图:重置发生器电路 图15.评估板EVAL-ADAU1466Z电路图:SPI通信接口插座 图16.评估板EVAL-ADAU1466Z电路图:模拟输入通路0和1 图17.评估板EVAL-ADAU1466Z电路图:模拟输入通路16和17 图18.评估板EVAL-ADAU1466Z电路图:模拟输出通路0和1 图19.评估板EVAL-ADAU1466Z电路图:模拟输出通路16和17 图20.评估板EVAL-ADAU1466Z电路图:模拟输出通路32和33 图21.评估板EVAL-ADAU1466Z电路图:模拟输出通路40和41 图22.评估板EVAL-ADAU1466Z电路图:去耦电容 评估板EVAL-ADAU1466Z材料清单: 图23.评估板EVAL-ADAU1466Z PCB布局图:顶层装配图 图24.评估板EVAL-ADAU1466Z PCB布局图:顶层铜 图25.评估板EVAL-ADAU1466Z PCB布局图:地平面 图26.评估板EVAL-ADAU1466Z PCB布局图:电源平面 图27.评估板EVAL-ADAU1466Z PCB布局图:底层铜 图28.评估板EVAL-ADAU1466Z PCB布局图:底层装配图

    时间:2020-07-21 关键词: DSP 处理器

  • 毫米波防撞雷达成为汽车防撞的解决方案

    毫米波防撞雷达成为汽车防撞的解决方案

    汽车在向高级辅助驾驶、自动驾驶发展的过程中,自动/辅助驾驶功能将逐渐替代人的主动性,其中,最为重要的技术就是感知汽车周围环境的防撞系统。毫米波雷达具有测量精度高、结构简单、价格便宜等特性,适用于短距离精确测量,正大规模地应用于汽车防撞系统中。 1 汽车防撞系统技术方案 目前,汽车防撞系统技术方案包括毫米波雷达、激光雷达、红外线雷达、摄像头等。毫米波雷达受自然环境影响小,探测距离适中,在车载雷达领域性价比最高,但是难以识别行人、交通标志等;激光雷达测量精度较高,可用于实时建立空间三维地图,但是成本高昂,且在雨、雪、雾天效果较差;红外线雷达测量精度较高,技术成熟且成本较低,但是测量距离近(小于10m),极大地限制了其应用场景;摄像头成本低,能够对物体进行识别,是车道偏离预警、交通标志识别等功能必不可少的传感器,但具有依赖光线、在夜间和极端天气下会失效、难以精确测距等缺点。各类技术方案在测量距离、精准度和适应环境等方面各有优劣。当前各类辅助驾驶/无人驾驶解决方案中基本采用多传感器融合的解决方案,但无论哪种方案,毫米波防撞雷达都具有重要地位。 2 毫米波雷达发展现状 目前,毫米波雷达主要为24GHz和77GHz。 24GHz的雷达测量距离较短(5~30m),主要应用于汽车后方;77GHz的雷达测量距离较长(30~70m),主要应用于汽车前方和两侧。毫米波雷达主要包括雷达射频前端、信号处理系统、后端算法三部分。在现有的产品中,雷达后端算法的专利授权费用约占成本的50%,射频前端约占成本的40%,信号处理系统约占成本的10%。 2.1 射频前端 射频前端通过发射和接收毫米波,得到中频信号,从中提取距离、速度等信息。因此,射频前端直接决定了雷达系统的性能。当前毫米波雷达射频前端主要为平面集成电路,有混合微波集成电路(HMIC)和单片微波集成电路(MMIC)两种形式。其中,MMIC形式的射频前端成本低,成品率高,适合于大规模生产。在生产工艺上,一般采用的是外延MESFET、HEMT和HBT等器件工艺。其中,GaAs基的HEMT工艺最为成熟,具有优秀的噪声性能。 2.2 信号处理系统 信号处理系统也是雷达重要的组成部分,通过嵌入不同的信号处理算法,提取从射频前端采集得到的中频信号,获得特定类型的目标信息。信号处理系统一般以DSP为核心,实现复杂的数字信号处理算法,满足雷达的实时性需求。 2.3 后端算法 后端算法占整个毫米波雷达成本的比例最高。针对毫米波雷达,国内研究人员从频域、时域、时频分析多个角度提出了大量的算法,离线实验的精度也较高。但是,国内的雷达产品主要采用基于频域的快速傅里叶变换及其改进算法进行分析,测量精度和适用范围有一定局限性而国外算法受专利严格保护,价格非常昂贵。 3 毫米波雷达行业趋势 毫米波雷达技术上的发展趋势是模块化和精确化,同时降低了成本,方便大规模装配到汽车中。在雷达射频前端,SiGe基工艺替代了GaAs基工艺,可以使射频前端在保证带宽的同时体积更小 。在信号处理系统方面,也出现了MCU+DSP,FPGA+DSP双核架构,可以满足更高要求的信号处理需求。在毫米波雷达市场中,截至2016年,世界前三大厂商博世(占市场份额22%) 、大陆(占市场份额22%)和海拉(占市场份额13%)占据了全球一半以上的市场份额。中国市场中毫米波雷达全部依赖进口,还没有自主雷达产品,但国内厂商,比如华域汽车、森思泰克、杭州智波等已完成了24GHz雷达的实验室开发,除了基本的测距、测速功能外,还能够实现盲点侦测、车道切换辅助等功能,解决了产品形态的国产化问题,相应的产品预计在2017年年底出现。 4 结束语 毫米波防撞雷达凭借其均衡的性能成为汽车防撞的主要解决方案。目前,毫米波防撞雷达主要安装在美系、德系高端汽车中。但在未来,毫米波防撞雷达必将是国内外厂商的基本车型上必不可少的传感器。我国在毫米波防撞雷达的研制上仍处于追赶学习阶段,但是研发的进展非常迅速。随着更多的企业进入到毫米波雷达的领域中,预计在不久的将来,国内厂商的技术水平将达到国际领先。

    时间:2020-07-20 关键词: DSP 毫米波雷达

  • ADI ADSP-SC57x/2157x系列处理器

    ADI ADSP-SC57x/2157x系列处理器

    ADI公司的ADSP-SC57x/2157x系列处理器是单芯片多核SHARC处理器,集成两个增强型SHARC+®内核和先进的DSP加速器.利用这些器件可实现出色的音质和更高性价比,更可靠的音频系统,提升音频体验.目标应用包括汽车高级音响,消费级和专业级音响以及需要高性能浮点性能的工业系统.本文介绍了ADSP-SC57x/2157x系列优势和特点,框图,ARM CortexA-S处理器框图,SHARC处理器框图和SHARC+SIMD核框图以及评估系统ADSP-SC573 EZ-KIT主要特性,框图,电路图和材料清单.   ADSP-SC57x/2157x处理器是新型、高性能、高效、实时系列的一部分,集成两个增强型SHARC+®内核和先进的DSP加速器(FIR、IIR)。ADSP-SC57x/ADSP-2157x系列的功耗低于2瓦,使新处理器系列的功效比以前的SHARC产品高5倍以上,与 ADSP-SC58x/2158x SHARC产品旗鼓相当。该优势针对各种应用提供业界领先的数字信号处理性能,在这些应用中热管理设置功耗限制或不容许较高的风扇成本和较低的风扇可靠性。此类应用包括汽车、消费电子和专业音频、多轴电机控制和能源分配系统。   ADSP-2157x系列专为需要DSP协处理器并包括两个SHARC+内核和一个匹配DSP内核的外设集的应用而设计。   新的代码兼容增强型SHARC+内核提供较高的时钟速率和功效,增加了指令/数据缓存选项、原生双精度浮点支持和其他一些新的指令。ADSP- SC57x/2157x系列针对低功耗而设计,采用低泄漏CMOS工艺,在105°C环境下提供450 MHz频率,在较高性能下提供未来实施方案发展规划。超过2 MB的快速片内SRAM和DDR3/2/LP接口提供高效的实时性能,同时存储器子系统包括高级DMA引擎的主要增强特性以实现同步输出传输。   在软件IP保护日益成为工业安全领域的一个关切话题的情况下,该系列包括ARM® TrustZone®安全功能和板载加密硬件加速器。针对可靠性至关重要的应用,存储器奇偶校验和纠错硬件具有较高的数据完整性。针对当今的复杂应用,新型ADSP-SC57x/ ADSP-2157x系列具有整体集成和低功耗特性,可节省大量BOM和电路板面积,降低设计复杂度,加快产品上市。   ADSP-SC57x/2157x受ADI屡获奖项的Crosscore® Embedded Studio开发工具套件支持,为设计工程师提供了交互式实时开发工具,帮助其优化设计、缩短上市时间。   此外,ADI和Micrium合作提供µC/OS-II®和µC/OS-III®实时SHARC+内核。该兼容型ICE-1000/2000仿真器便于开发、测试和调试高级应用。配合CrossCore Embedded Studio使用,这些仿真器为现在利用ARM CoreSight™的全部JTAG兼容型ADI处理器提供最新支持。   ADSP-SC573优势和特点:   单芯片SOC针对BOM成本和电路板面积而优化   集成双通道SHARC+浮点DSP内核和ARM® Cortex®-A5处理器   可扩展的性能和特性   ADSP-SC58x获得成功的系列产品的较低成本衍生产品   一流的低功耗浮点DSP性能,功耗低于2W   5.4GFLOPs、1.8GMACS浮点SHARC+ DSP性能(2x 450MHz)   支持105°C环境,减少散热器、无需风扇以提高可靠性和鲁棒性   集成并优化低功耗连接引擎   具有FPU和Neon® DSP扩展的行业标准ARM® Cortex®-A5(450MHz时,720DMIPS)   集成增强型外设,包括千兆以太网(带AVB)、MLB、USB、CAN和SDIO   面向高级浮点实时DSP应用   易于使用的确定性DSP编码器,其性能高达以前SHARC的两倍   代码兼容型SHARC+内核和双精度浮点支持、字节可寻址能力、可选L1缓存模式和分支预测   每个SHARC+内核具有大容量片内(2&TImes;)384KB L1 SRAM/缓存、1MB共用的大容量L2 SRAM和高级DMA特性   高性能外部存储器接口,包括DDR3L支持(仅提供BGA封装)   无缝DSP数字音频接口,包括4个完整的SPORT(带I2S)、SPDIF和采样速率转换器   多个串行接口,包括四通道SPI、I2C、UART   支持具有高速链路端口的可扩展多器件架构   通过加密加速器和OTP存储器提供先进的安全保障   实现IP保护、快速安全启动和安全网络连接   奇偶检验数据完整性或ECC保护型SRAM和故障管理单元   多个产品选项   400引脚、17mm x 17mm BGA封装   易于使用的高级开发工具   CrossCore Embedded Studio (CCES)提供优化的C/C++编译器、DSP库和项目实例   SigmaStudio™支持产品提供大量经过优化的音频库和易于使用的图形音频开发和调整工具,使产品更快上市   SHARC+和ARM® Cortex®-A5内核上的Micrium µC/OS-II®和µC/OS-III®实时内核以及Micrium USB主机、USB设备和在ARM® Cortex®-A5上运行的文件系统堆栈   具有完整的参考原理图和PCB设计细节的ADSP-SC573-EZLITE开发套件   高速JTAG仿真器(ICE-1000/2000)便于开发、测试和调试高级应用   全面的汽车应用支持   经优化的免版权费以太网AVB堆栈由ADI公司所开发和支持   AUTOSAR MCAL驱动器   许多其他第三方算法和软件组件,包括高级ANC和多维环绕声   嵌入式Linux支持ARM® Cortex®-A5内核   基于Buildroot的发行版   在基于Linux的主机上集成CCES   支持内核和应用程序调试 图1.ADSP-SC573框图 图2.ADSP-SC573 ARM CortexA-S处理器框图 图3.ADSP-SC573 SHARC处理器框图   图4.ADSP-SC573 SHARC+SIMD核框图   评估系统ADSP-SC573 EZ-KIT   Thank you for purchasing the Analog Devices, Inc. ADSP-SC573 EZ-KITevaluaTIon system.   The EZ-KIT contains an expansion interface 3 (EI3)。 This interface provides for connecTIng with daughter boardsto expand on the funcTIonality of the EZ-KIT.   The evaluation board is designed to be used in conjunction with the CrossCore Embedded Studio® developmentenvironment for advanced application code development and debug such as:   • Create, compile, assemble, and link application programs written in C++, C, and assembly   • Load, run, step, halt, and set breakpoints in application programs   • Read and write data and program memory   • Read and write core and peripheral registers   图5.评估系统ADSP-SC573 EZ-KIT外形图   评估系统ADSP-SC573 EZ-KIT主要特性:   • Analog Devices ADSP-SC573 processor   • 400 ball BGA   • 25 MHz oscillator   • DDR3 Memory   • 128Mx16 bit (2Gbit )   • Micron MT41J128M16JT-125   • 1.5V   • SPI Flash (SPI2) Memory   • 128Mbit   • Windbond32M-bit Serial Flash Memory with Dual and Quad SPI (W25Q32)   • Single/Dual/Quad SPI   • SPI EEPROM   • Microchip 4K I2C Serial EEPROM (24AA04)   • Ethernet   • Texas Instruments 10/100/1000 Ethernet Physical Layer (DP83865)   • Broadcom BroadR-Reach® Single Port Automotive Ethernet Transceiver (BCM89810)   • Cirrus Logic Fractional-N Clock Multiplier (CS2100)   • Two RJ45 connectors   • Audio   • Analog Devices 12 Channel, High Performance, 192kHz, 24-Bit DAC (ADAU1962A)   • Analog Devices Quad ADC with Diagnostics (ADAU1977)   • Analog Devices Quad Analog-to-Digital Converter (ADAU1979)   • 12 RCA connectors. 12 outputs or 8 outputs/4 inputs   • Universal Asynchronous Receiver/Transmitter (UART3)   • FTDI USB to UART (FT232R)   • USB micro-B   • CAN   • NXP Enhanced fault-tolerant CAN transceiver (TJA1055)   • NXP High-speed CAN transceiver for partial networking (TJA1145)   • Two RJ11connectors   • A2B   • Analog Devices Automotive Audio Bus A2B Transceiver (AD2410)   • Two DuraClik connectors   • Debug Interface (JTAG and Trace)   • ICE-1000 emulator   • JTAG 10-pin 0.05” header   • JTAG and Trace 38-pin Mictor connector   • LEDs   • Eleven LEDs: one power (green), one board reset (red), eight general-purpose (amber) and one fault (red)   • Pushbuttons   • Four pushbuttons: one reset and three IRQ/Flag   • EI3 connector   • SMC   • EPPI   • SPORT   • SPI   • UART   • TWI   • TMR   • GPIO   • RESET   • GND/3.3V/5V output   • External power supply   • CE compliant   • 12V @1.5 Amps   • Power measurement   • 0.051-ohm resistors for measuring current draw   评估系统ADSP-SC573 EZ-KIT包括:   Your ADSP-SC573 EZ-KIT package contains the following items.   • ADSP-SC573 EZ-KIT board   • Universal 12V DC power supply   • USB 2.0 type A to micro-B cable   • USB A receptacle to micro A plug   • Ethernet Cable   • SD Memory Card • ICE-1000 emulator 图6.评估系统ADSP-SC573 EZ-KIT主要元件布局图 图7.评估系统ADSP-SC573 EZ-KIT框图 图8.评估系统ADSP-SC573 EZ-KIT电路图(1) 图9.评估系统ADSP-SC573 EZ-KIT电路图(2) 图10.评估系统ADSP-SC573 EZ-KIT电路图(3) 图11.评估系统ADSP-SC573 EZ-KIT电路图(4) 图12.评估系统ADSP-SC573 EZ-KIT电路图(5) 图13.评估系统ADSP-SC573 EZ-KIT电路图(6) 图14.评估系统ADSP-SC573 EZ-KIT电路图(7) 图15.评估系统ADSP-SC573 EZ-KIT电路图(8) 图16.评估系统ADSP-SC573 EZ-KIT电路图(9) 图17.评估系统ADSP-SC573 EZ-KIT电路图(10) 图18.评估系统ADSP-SC573 EZ-KIT电路图(11) 图19.评估系统ADSP-SC573 EZ-KIT电路图(12) 图20.评估系统ADSP-SC573 EZ-KIT电路图(13) 图21.评估系统ADSP-SC573 EZ-KIT电路图(14) 图22.评估系统ADSP-SC573 EZ-KIT电路图(15) 图23.评估系统ADSP-SC573 EZ-KIT电路图(16) 图24.评估系统ADSP-SC573 EZ-KIT电路图(17) 图25.评估系统ADSP-SC573 EZ-KIT电路图(18) 图26.评估系统ADSP-SC573 EZ-KIT电路图(19) 图27.评估系统ADSP-SC573 EZ-KIT电路图(20) 图28.评估系统ADSP-SC573 EZ-KIT电路图(21) 图29.评估系统ADSP-SC573 EZ-KIT电路图(22) 图30.评估系统ADSP-SC573 EZ-KIT电路图(23) 图31.评估系统ADSP-SC573 EZ-KIT电路图(24) 图32.评估系统ADSP-SC573 EZ-KIT电路图(25) 图33.评估系统ADSP-SC573 EZ-KIT电路图(26) 图34.评估系统ADSP-SC573 EZ-KIT电路图(27) 评估系统ADSP-SC573 EZ-KIT材料清单:

    时间:2020-07-20 关键词: DSP sharc处理器

  • CEVA宣布推出的动态扬声器管理(DSM)软件

    CEVA宣布推出的动态扬声器管理(DSM)软件

    智能和互联设备的信号处理IP授权许可厂商CEVA宣布,由Maxim Integrated Products, Inc.推出的动态扬声器管理(DSM)软件,在CEVA-TeakLite-4系列超低功耗音频/语音DSP上提供可用版本。这款在CEVA-TeakLite-4上运行的DSM优化软件实施方案已经整合到一流智能手机OEM厂商的智能手机SoC中。 包括智能手机、耳机和可穿戴设备在内的许多设备在扬声器设计方面遇到重大挑战。这些设备中的微型扬声器越来越小,并要满足功率限制的要求,因而严重地限制了使用传统D类放大器所能够达到的音质。在CEVA-TeakLite-4上运行的DSM,与Maxim的增强型IV sense D类扬声器放大器一起克服了这些挑战,提供了比传统D类放大器更丰富的声音体验、2.5倍响亮声音和两个八度的低音。 Maxim董事总经理兼音频解决方案总经理Jonathan Chien表示:“Maxim不断突破微型扬声器音质的界限,为客户创造更响亮更丰富的聆听体验。在CEVA-TeakLite-4 DSP上运行的DSM可为任何扬声器受限和功耗敏感的移动设备提供出色的解决方案,已经获得一流智能手机OEM厂商使用和证明。” CEVA战略营销总监Moshe Sheier表示:“尽管智能手机、可穿戴设备等产品具有非常小巧的外形尺寸和功耗预算限制,但消费者仍然越来越期望移动设备拥有强大的声音功能。Maxim的DSM技术与我们的超低功耗CEVA-TeakLite-4音频/语音DSP相结合,即使在最小的微型扬声器也能提供丰富响亮的声音,而不会影响设备的可靠性和功率效率。”

    时间:2020-07-19 关键词: DSP ceva dsm

  • Cirrus Logic推出低功耗智能音频编解码器--CS47L15

    Cirrus Logic推出低功耗智能音频编解码器--CS47L15

    Cirrus Logic通过其出色的音频和声音 IC,为旗舰型以外的智能手机带来同样的高保真音频质量以及众多先进的音频特性。 CS47L15 低功耗智能音频编解码器是 Cirrus Logic 的 SmartHIFI 音频和声音 IC 产品系列的最新成员,让智能手机 OEM 能够以更低成本获得先进的音频特性,如“随呼即应”的语音激活,优化的卡拉 OK 和增强扬声器播放所需的虚拟立体声及保护算法。 这些拓展的音频特性,以前只限于在旗舰型智能手机和平板电脑里应用,现在能够让消费者通过他们的移动设备更好地控制声音,提供出色的无噪声音频播放体验。CS47L15 通过 Cirrus Logic 的 SmartHIFI 技术为消费者提供优质的聆听体验。它将强大的 DSP 处理、超低功耗和高质量音频播放功能结合起来,而这通常是高端音频设备才具备的性能。它的超低功耗性能(待机运行功耗 25μW,耳机播放功耗 2.6mW )大大节约了电池寿命。 Cirrus Logic 市场营销副总裁 Carl Alberty 先生表示:“我们最新的智能音频编解码器为新的市场应用带来重要的音频和声音技术,包括支持更广泛的智能手机型号和最新涌现的应用,如高性能数字耳机。随着作为消费类设备接口的声音控制越来越流行,我们将致力于为客户带来各种特性,以提升消费者整体体验,为更多的移动客户带来出色的音频性能。” 小尺寸、低功耗、Hi-Fi 质量的音频和世界级的立体声隔离( -110dB 交扰),这些特性让CS47L15 成为数量不断增长的数字耳机的理想选择。CS47L15 集成的均衡器和可编程 DSP 带来优化的数字音频质量,让 OEM 可创造出他们自己的“标志性声线”,为用户提供同模拟耳机相比更出色的体验。 CS47L15 提升了 Hi-Fi 音频体验,提供了清澈、透明和自然的音频播放效果以及覆盖整个HD 音频带宽的、平稳的频率响应,它的低输出阻抗确保了无论连接哪种耳机,都可实现始终如一的音频性能。低延迟的监视路径通过逼真的室内回音和环境效果等特性,进一步提高了用户体验,从而提升了在亚洲非常流行的应用—— KTV(卡拉 OK )的体验。另外,以前用于高端设备的音频特性,如降噪和回声消除,也显著提升了音频和声音会话质量。 CS47L15 由多个应用处理器平台支持,确保在来自领先 OEM 的各种耳机上实现一致的功能和性能。该器件的各种接口可集成最新移动设备的复杂结构中所有重要组件,包括基带和应用处理器、无线音频收发器、模拟或数字 MEMS 麦克风及增强型扬声器放大器。该器件还支持时下流行的第三方语音激活引擎,包括谷歌的 Hotword 和 Sensory 的TrulyHandsfree。此外,Cirrus Logic 还为客户和第三方 IP 供应商提供了相应的开发工具,客户可基于 Cirrus Logic 的可编程 DSP 核开发出定制化的解决方案。

    时间:2020-07-17 关键词: DSP oem 音频编解码器

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包