DSP - 21ic中国电子网

当前位置：首页 > DSP

FPGA、CPU与DSP等技术走向融合

实际上，推动某项或几项技术发展方向的真正动力是市场与技术的综合因素，技术本身或内在的发展惯性并不是最重要的，或者说并非唯一决定性因素。在无线通信基础设施、汽车电子、智能视频监控、工业自动化控制和航空航天等嵌入式应用领域，目前的市场需求是：以更低成本、更低功耗、更小尺寸处理日益复杂的功能。这些市场需求正推动着FPGA、CPU、DSP等不同技术走向融合。对FPGA技术来说，早期研发在5年前就已开始尝试采用多核和硬件协处理加速技术朝系统并行化方向发展。在实际设计中，FPGA已经成为CPU的硬件协加速器，很多芯片厂商采用了硬核或软核CPU+FPGA的模式，今后这一趋势也将继续下去。 CPU+FPGA模式的兴起赛灵思根据市场需求，率先于2010年4月28日发布了集成ARM Cortex-A9CPU和28nmFPGA的可扩展式处理平台(Extensible Processing Platform)架构。该公司全球市场营销及业务开发高级副总裁VinRatford曾在不同场合强调：“该架构颠覆了以前以FPGA为中心，CPU为辅的理念。现在以CPU为主，FPGA为辅。CPU可单独启动。这个架构针对的是嵌入式软件开发工程师，而不是FPGA工程师。” 时隔不到一年，赛灵思于2011年3月4日又推出了可扩展处理平台Zynq-7000系列，把FPGA+ASIC+ASSP优势集成在一起，形成了对传统ASIC和ASSP市场的进一步渗透。虽然不会取代后两者，但对它们的现有地位构成了强劲挑战（参见本站报道“‘不是单纯的FPGA’——赛灵思推出可扩展处理平台Zynq-7000系列”）。英特尔在2010秋季IDF上发布的凌动E600C可配置处理器SoC封装中，也集成了Altera的FPGA。后者看上的是凌动的处理性能和业内最先进的芯片工艺。不过，一位FPGA厂商的高层人士指出：“这款可配置处理器采用开放的标准PCIe作为处理器与芯片的接口，虽然提高了设计灵活性，降低了开发难度，但是接口带宽还是略显局促。另外，在价格和功耗方面也需较大的改进。” 英特尔对此回应表示，该SoC的性能完全可以满足我们目前所涉及的市场领域客户的设计需求。当然，针对未来的需求，还会进一步完善。 Altera也根据大批客户的反馈和要求，于2010年10月13日公布了自己的嵌入式计划，与ARM、MIPS及Intel等主要嵌入式处理器伙伴合作，提供集成了CPU+FPGA的多种技术方案。美高森美(Microsemi)的SoC产品部(原Actel公司)于2010年11月17日发布了65nm嵌入式闪存工艺的FPGA平台，采用了ARMCortex-M3微处理器架构及DSP模块。当然，还有一直在可编程SoC（PSoC）领域深耕不辍的赛普拉斯（Cypress），其较早前也推出了集成PLD、ARMCortex-M3处理器的PSoC5。除英特尔采用自己的凌动可配置处理器外，上述几家厂商均选择了ARM处理器架构。赛灵思的VinRatford及Altera产品和企业市场副总裁VinceHu一致给出了如下几点理由：ARM处理器架构在全球范围内具有成熟的互联社区生态环境，200多家芯片合作伙伴以及500多家许可证持有者；完善的操作系统支持；丰富的IP库。值得注意的是，已被英特尔收购的风河系统表示，将与赛灵思合作提供基于ARM处理器架构的可配置软/硬件平台。这对于嵌入式领域两个冤家——英特尔和ARM的初期竞争，似乎体现出某些“你中有我，我中有你”的状态。ARM似乎对这种情况无所谓，毕竟受到支持的厂商越多越好。但作为风河的东家，英特尔可能更多的是无奈。不过在商言商，现阶段也只能坦然面对。 CPU+FPGA的并行处理将大行其道目前，嵌入式系统设计中存在下述一些问题：IP复用；总体成本和占板面积；工艺；一味提高处理器时钟速率，会使功耗大幅增加及散热恶化，并增加设计人员解决这些问题的时间和系统成本；FPGA与CPU之间的信号传输时延较大。不过，CPU+FPGA的SoC方案现已解决了IP复用问题，高集成度也降低了系统总体成本、占板面积和功耗。赛灵思和Altera除自身的接口技术外，都采用了ARM的AMBAAXI总线，使时延达到了ns级。今后，多核与硬件协处理器的大规模并行处理技术将大行其道。还有，赛灵思和Altera除了利用ARM的生态系统，还都在努力扩大自己的合作伙伴范围，以吸引更多的设计人员。 Altera软件、嵌入式和DSP营销高级总监ChrisBalough表示：“生产商、用户和辅助支撑系统在产品上彼此之间会有影响时，就会出现平台效应。基本原理是，某一种产品或标准的应用越多，它在用户基础和辅助支撑系统中的价值就越高。结果，用户基础和辅助支撑系统就会在这种技术上加大投入，从而吸引更多的应用，产生一种自我增强的良性循环。SoCFPGA极有可能看到这种平台效应。随着SoCFPGA的不断发展，用户将非常愿意重新使用他们在多种系统中用过的FPGAIP和设计软件。” FPGA与DSP的融合与竞争另外，对于串行结构出身的DSP和并行结构出身的FPGA，两种技术目前都在利用自身的优势开发新工艺和架构，以满足新应用的需求。例如，TI和飞思卡尔不久前针对3G/LTE多标准无线基站应用，各自开发了采用不同技术将CPU、FPGA、ASIC和DSP功能集成在SoC内的方案。而CPU+FPGA+DSP的SoC技术现在也能提供更多的GMACs执行无线DSP算法了。

时间：2011-03-10 关键词： CPU DSP FPGA
CEVA-TeakLite-III DSP系列增添创新性语音增强软件

21ic讯 CEVA公司和Alango Technologies公司共同宣布，针对CEVA市场领先的CEVA-TeakLite-III™DSP系列产品推出最新的Alango语音处理软件包。CEVA-TeakLite-III DSP旨在满足手机设计对更高集成度和更低成本的需求，能够在单一内核中集成无线基带处理功能与Alango提供的移动音频、语音和前端语音增强处理功能。消费者和运营商要求在嘈杂环境中实现更清晰、失真更小的语音传输，因此催生出多种针对无线和有线通信设备的麦克风、波束成形(beam-forming)及噪声降低技术。Alango开发的前端语音增强技术Voice Communication Package包含正在申请专利的自适应双麦克风™ (Adaptive Dual Microphone™, ADM)降噪算法，通过使用两个全向麦克风来大幅减小不断变化环境中的背景噪声、风声及其它干扰，同时完全保证信号质量，建立了噪声衰减的全新标准。 Alango公司首席执行官Alexander Goldin博士表示：“CEVA-TeakLite-III DSP专为高质音频及语音处理而构建，非常适合于执行我们的前端处理技术Voice Communication Package。这款DSP具有高性能、低功耗特性，以及功能强大的开发环境，可让客户利用我们市场领先的语音和音频增强软件来无缝增强其基于CEVA的处理器设计，并以有效的成本来充分发挥这种结合优势。” CEVA 公司市场拓展副总裁Eran Briman 称：“Alango拥有一些非常创新且实用的解决方案，能够应对我们许多客户所面临的语音和音频难题。Alango的双麦克风波束成形技术已获验证能够显著提高质量，扩展语音和音频产品的处理能力和效用。Voice Communication Package正是面向手机及汽车电子市场高端语音和音频应用的CEVA-TeakLite-III DSP系列的完美补充。” 可用于CEVA-TeakLite-III DSP的Alango产品包还具有其它语音和音频增强功能，包括用于回声消除及反馈减小、自动随噪扬声器音量及均衡、风噪声降低、动态范围压缩、单声道噪声抑制、可实时减慢语速的EasyListen™技术，以及数据包丢失消隐等多个软件模块。这款产品包还支持高清(HD)语音，可以无缝转移到具有HD语音功能的手机及其它通信设备。 CEVA-TeakLite-III DSP架构被一份行业报告誉为“业界最佳音频处理器” (注)，它能为客户提供多种配置，包括最近发布的CEVA-TL3211。这是一款32位音频DSP，若采用40nm工艺节点技术制造，工作频率可达1GHz，而芯片占位面积仅0.2平方毫米。该架构可以有效集成基带处理和所需的应用处理技术，如Alango公司提供的产品。

时间：2011-04-20 关键词：创新 DSP ceva-teaklite-iii 语音增强
IntegrIT DSP数学库可用于Tensilica公司的基带DSPs

21ic讯 Tensilica日前宣布，全球领先的DSP（数字信号处理）软件解决方案供应商IntegrIT的NatureDSP数学库，目前可用于Tensilica ConnX BBE16基带DSP的片上系统（SOC）设计。 IntegrIT NatureDSP的数学库显著简化了用户将信号处理算法移植到ConnX BBE16 DSP的软件开发过程。IntegrIT Nature DSP Signal+是信号处理子程序的集合，其中包括了各种典型的数字信号处理功能：高度优化的滤波，FFT，矩阵，三角函数和其他数学运算。 “Tensilica 的ConnX BBE16 DSP已经被几个主要的通讯芯片供应商选择”，IntergIT公司负责合作伙伴关系的 Dmitry Paroshin表示，“通过使用NatureDSP数学库，开发者可以获得各种高性能的数学函数，这会显著提高他们的开发效率。与此同时，通过运用数学库的优化算法，客户们也可以在他们的应用软件上享受到BBE16 DSP的最大计算能力”。 “IntegrIT在提供高品质的DSP数学库上有着卓越的成绩”，Tensilica公司，基带业务部门，副总裁兼总经理Eric Dewannain表示，“这个数学库将显著加快我们共同客户的软件开发时间”。

时间：2011-10-11 关键词： DSP tensilica integrit dsps
CEVA-TeakLite-III DSP内核支持Dolby Mobile技术

21ic讯全球领先的硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司宣布成为半导体行业首家提供经Dolby认证的Dolby® Mobile DSP内核实施方案的企业。以高性能CEVA-TeakLite-III DSP为基础，CEVA的第三代Dolby Mobile技术实施方案包括用于移动产品的Dolby Digital Plus支持，对于采纳Dolby最新移动音频增强特性而进行设计的移动音频处理器客户，可提供显著的上市时间和功耗节省优势。 Dolby Mobile可为便携设备的消费者提供丰富、更具有震撼力的音频体验，能够实现简单、灵活的实施方案，可让设备制造厂商实现多种出色的音频设定，包括全5.1声道高清音频、移动环绕和自然低音。这些令人印象深刻的特性大多要求移动设备实时执行高强度DSP (DSP-intensive)、音频后处理技术，而且，为了提高执行效率，提倡采用高性能的基于DSP的音频处理器架构。基于CEVA-TeakLite-III DSP的实施方案所消耗的功率相比目前基于CPU的替代方案降低多达五倍，可为具有Dolby Mobile功能的智能手机和平板电脑等设备提供降低功耗和延长电池寿命等重要优势。 Dolby实验室移动生态系统产品营销总监Patrick Flanagan表示：“在CEVA-TeakLite-III DSP上实施我们的Dolby Mobile技术，为设计先进移动音频处理器的客户提供了非常具有吸引力的解决方案。CEVA的低功耗DSP架构可让Dolby Mobile技术高效提供消费者所需要的先进音频，且不会影响目标设备的电池使用寿命。” CEVA市场拓展副总裁Eran Briman称：“作为首家在DSP内核上提供最新一代Dolby Mobile技术的企业，CEVA可在移动音频SoC设计方面为客户提供重要的上市时间优势，我们为此深感自豪。此外，我们已经证明，采用CEVA-TeakLite-III DSP内核实施先进的移动音频处理，具有明显的性能和功耗优势，解决了目前移动SoC设计中一个最关键的问题。” 采用现有的CEVA-TeakLite-III硅片来提供第三代Dolby Mobile技术，可为CEVA客户提供已获验证的硬件和软件解决方案，从而简化先进移动音频处理器的总体设计流程。 CEVA-TeakLite-III是CEVA原生32位高性能DSP内核，用于移动基带和应用处理器芯片，也可以应用于高级移动音频等领域，例如用于增强音频体验的具有各种后处理功能的多码流音频回放。该DSP解决方案包括一个可配置的高速缓存子系统、全套经优化的高清音频编解码器和完整的软件开发套件，包括软件开发工具、原型电路板、测试芯片、系统驱动器和RTOS。

时间：2011-10-12 关键词： mobile DSP dolby ceva-teaklite-iii
东芝公司获CEVA-TeakLite-III DSP内核授权许可

21ic讯 CEVA公司宣布，东芝公司 (Toshiba Corporation) 获CEVA-TeakLite-III DSP内核授权许可，助力其即将推出的移动音频芯片和汽车音频DSP产品系列。CEVA-TeakLite-III DSP内核具有用于此类复杂音频应用的最佳性能，为东芝提供最先进和成熟的32位音频DSP能力。这一内核在The Linley Group的DSP内核报告中获评选为“最优音频处理器” (注)。 CEVA首席执行官Gideon Wertheizer表示：“使用CEVA可编程DSP内核和平台的客户一直在不断增加，现在新添了东芝公司，这表明我们在蜂窝基带以外的领域正持续扩展，包括不断增长的高性能移动和汽车应用音频市场。通过CEVA-TeakLite-III内核的可编程性和灵活性，东芝能够有效地利用开发资源，并在移动音频芯片和汽车DSP产品线上实现最大限度的技术复用。” CEVA-TeakLite-III是32位高性能DSP内核，广泛应用于蜂窝基带和应用处理器芯片，可处理复杂的移动音频应用，例如具有各种后处理功能的多码流音频回放，以提升音频体验。该DSP解决方案包括一个可配置的高速缓存子系统；全套经认证和优化的高清 (HD)音频软件编解码器；以及完整的软件开发套件，包括软件开发工具、原型电路板及测试芯片。

时间：2011-11-10 关键词： DSP 内核授权 ceva-teaklite-iii 东芝公司
TI与德州大学奥斯汀分校联合推出基于多核DSP的线性代数库

21IC讯日前，德州仪器 (TI) 与德州大学奥斯汀分校 (UT Austin) 成功将该校科学计算高密度线性代数库（libflame 库）移植至 TI TMS320C6678 多核数字信号处理器 (DSP)，成为多内核创新的又一里程碑。该移植可带来所有 libflame 功能，能够为油气勘探、金融建模以及分子动力学等众多高性能计算 (HPC) 应用提供基本软件构件组块。这一成果不仅展示了 C6678 多核 DSP 可高效实施这些算法的基本特性，也展示了这些库移植至 TI DSP 的便捷性。TI C6678 DSP 具有业界领先的 16 GFLOPs/W 单精度性能，加上 libflame 等优化软件库，可为 HPC 市场带来超低功耗解决方案。德州大学奥斯汀分校计算机科学教授及德克萨斯计算机工程科学研究院成员 Robert van de Geijn 指出：“我们可将 libflame 等重要科学计算库迅速移植至 C6678 多内核 DSP，不仅充分说明了 TI DSP 具有极高的易用性，也证明了我们基于 C 语言的现代方法可开发线性代数库。” 今天早些时候，TI宣布推出 TMS320C66x DSP 系列新品，为 HPC 开发人员带来了业界最高性能、最低功耗的多核 DSP。TI C6678 与 TMS320TCI6609 多核 DSP 是那些需要超高性能、低功耗以及便捷编程性计算应用的理想选择。TI C66x 多核 DSP 提供 16 GFLOPs/W 最高浮点性能 DSP 内核，正在改变 HPC 开发人员满足油气勘探、金融建模以及分子动力学等应用需求的方式。更多详情，敬请访问：www.ti.com.cn/c66multicore。

时间：2011-11-22 关键词： DSP 大学多核线性代数库
CEVA-TeakLite-III DSP通过Dolby认证

21ic讯全球领先的硅产品知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA 公司宣布，CEVA-TeakLite-III DSP已经成为业界首款通过Dolby认证可用于MS11多码流解码器的IP内核。MS11多码流解码器是最新的Dolby®音频技术，能够在家庭娱乐产品中实现全球范围多格式内容播放。这款经全面优化的MS11解码器实施方案代表着CEVA公司意义非凡的发展里程碑，增强了公司在下一代联网家庭娱乐SoC设计中开发和实现高性能HD音频平台的领导地位。总体来说，CEVA现在可为CEVA-TeakLite DSP架构提供90多种音频和语音编解码器。这个原始32位CEVA-TeakLite-III DSP内核为CEVA-HD-Audio解决方案提供了基础。该单核解决方案是业界最紧凑、功效最高的高清 (HD) 音频产品，可集成在家庭娱乐及消费IC产品中。相比其它需要双处理器的先进音频应用解决方案，这一解决方案具有更低的总体成本和更小的芯片尺寸。例如，MS11DDT双码流用例包括5.1声道的Dolby Volume (Dolby 音量技术)，在40nmG工艺节点上，单一CEVA-TeakLite-III处理器消耗少于30%的可用MHz，这可确保DSP具备充足的性能余量，可用于后处理或多房间支持等其它高性能任务。 Dolby MS11多码流解码器可以解码用于数字电视、IPTV和机顶盒的所有优质广播音频格式，包括Dolby Digital Plus、Dolby Pulse和所有AAC比特流。此外，CEVA经全面优化的Dolby Volume实施方案，也就是针对多声道音量均衡的Dolby技术方案已经获得Dolby认证。这些技术认证是采用实际的CEVA-TeakLite-III硅芯片来实现的，这为CEVA客户提供了经硅验证的硬件和软件解决方案，简化了总体设计流程。 Dolby Laboratories广播音频生态系统高级总监Jason Power表示：“在CEVA-TeakLite-III DSP内核上提供Dolby MS11多码流解码器，为设计家庭数字多媒体平台的客户提供了一款具有成本效益的高性能解决方案。CEVA授权厂商可以通过经Dolby认证的硅验证MS11解决方案获得明显的上市时间和性能优势，而这些因素对于成功开发下一代具有Dolby技术的产品是至关重要的。 CEVA公司市场拓展副总裁Eran Briman 表示：“CEVA很高兴成为首家取得Dolby MS11和Dolby Volume技术认证的DSP内核IP供应商，为客户的家庭娱乐SoC设计提供明显的上市场时间优势。此外，我们基于CEVA-TeakLite-III DSP的单一内核实施方案能够显著缩小芯片尺寸和降低成本，这对于下一代具MS11功能的机顶盒和数字电视产品非常重要。” CEVA-HD-Audio解决方案基于CEVA-TeakLite-III DSP内核，并包括一个可配置的全高速缓存子系统、全套经优化的高清音频编解码器，以及完整的软件开发套件，包括软件开发工具、原型电路板和测试芯片。

时间：2011-11-24 关键词： DSP dolby ceva-teaklite-iii
Tensilica授权瑞萨电子ConnX BBE16 DSP IP核

21ic讯 Tensilica日前宣布，瑞萨电子购买了Tensilica ConnX BBE16 DSP（数字信号处理）IP（知识产权）核，用于即将上市的数字电视芯片的设计。 Tensilica基带业务部门副总裁兼总经理Eric Dewannain表示：“瑞萨电子是先进半导体解决方案的领先供应商，拥有开发数字电视芯片的成功经验。通过大规模的技术评估鉴定，瑞萨电子选用了Tensilica业界流行的ConnX BBE16 DSP内核，我们深感荣幸。ConnX BBE16 DSP是一款超高性能的16-MAC（乘数累加器）DSP引擎，是家庭无线网络、多标准广播接收器和数字电视解调器的理想选择。”

时间：2012-04-17 关键词： DSP tensilica connx bbe
CEVA凭借90%的市场份额继续领导DSP IP市场

21ic讯 CEVA公司宣布，被领先的市场研究机构The Linley Group列为2011年全球领先DSP IP付运厂商，占据90%的市场份额。市场份额数据是The Linley Group在题为 “CPU内核和处理器IP指南” (A Guide to CPU Cores and Processor IP) 的报告 (注1)中发布的。 The Linley Group分析师和“CPU内核和处理器IP指南” 报告合著者J. Scott Gardner称：“CEVA继续成为最成功的DSP IP供应商，在2011年其授权厂商付运了超过了10亿颗芯片。CEVA的DSP系列产品拥有令人印象深刻的客户群，尤其是在通信和多媒体领域。而且，随着4G转换的顺利进行，业界需要高性能的可编程DSP来有效地处理复杂的多模式基带处理工作。CEVA正好拥有把握这一发展趋势的有利条件。” CEVA首席执行官Gideon Wertheizer表示：“我们非常高兴再次获The Linley Group列为全球DSP IP领导厂商，CEVA拥有用于大批量移动和数字家庭应用的卓越DSP专业技术，这既推动了公司获得成功，而且也是世界众多领先半导体和OEM厂商首选CEVA DSP的原因。” CEVA业界领先的DSP内核助力全球众多领先的半导体产品，涵盖蜂窝基带、成像、视觉、音频、语音、网络电话 (voice-over-IP) 等广泛应用。CEVA最新一代通信DSP架构框架CEVA-XC4000设立了全新的功耗效能里程碑，并且利用创新性指令集实现了高度复杂、基于软件的基带处理，能够满足包括LTE-Advanced、Wi-Fi 802.11ac和DTV解调制等所有先进无线标准的要求。同样地，用于高级音频和语音处理的新型CEVA-TeakLite-4 DSP 架构框架采用创新性智能功耗管理技术，并支持客户自有的扩展组件，成为一种适用于大多数面积和功耗敏感设计的高度灵活的架构。 The Linley Group最近在微处理器报告中公布了CEVA-XC4000和 CEVA-TeakLite-4 DSP架构框架的独立分析 (注2及3)。 (注1) The Linley Group “A Guide to CPU Cores and Processor IP” – Kevin Krewell 及 J. Scott Gardner 合着，2012年4月 (注2) The Linley Group “Microprocessor Report – CEVA-TeakLite-4 Illuminates Roadmap”，2012年4月 (注3) The Linley Group “Microprocessor Report – Ceva Exposes DSP Six Pack”，2012年3月

时间：2012-05-30 关键词： DSP 90% ceva
德州仪器新款DSP开发套件助力指纹识别实现嵌入式分析

日前，德州仪器 (TI) 宣布推出面向指纹识别与脸部检测等实时分析应用的 TMS320C6748 DSP 开发套件，为系统增强访问控制，实现生物识别信息的传感与分析。该 C6748 DSP 开发套件也非常适合音频与通信等其它数字信号处理应用，可扩展开发平台为需要指纹识别及脸部检测的应用实现嵌入式分析。此外，C6748 DSP 开发套件还预加载了 TI 最新 C6748 SYS/BIOS 软件开发套件 (SDK)。这款可扩展开发套件可在 C6748 定浮点 DSP 上实现快速便捷的开发。简单的硬件开发与扩展 TI C6748 DSP 开发套件还可加速和简化实时 DSP 应用的硬件开发。该电路板提供可免费下载的可复制电路板原理图及设计文件，可减少设计工作。凭借用于连接与存储的各种标准接口，开发人员可便捷地为电路板提供音频、视频以及其它信号。此外，扩展排针还有助于开发人员添加诸如 Leopard Imaging 摄像机电路板与 LCD 显示屏等显示及用户接口技术，进一步扩展开发套件功能性。软件兼容性支持便捷的产品组合扩展 TI 可扩展平台提供各种性能、功耗、外设及价格选项，可帮助开发人员使用该平台创建不同的产品组合。TI C6748 DSP 开发套件在整个 TI C6748、C6746 以及 C6742 DSP 中软件及引脚对引脚兼容，并与其它 TMS320C6000 DSP 软件兼容。此外，开发人员还可扩展至软件及引脚对引脚兼容的 OMAP-L138 与 OMAP-L132 DSP + ARM9 处理器，为工业控制、医疗诊断以及通信等应用添加诸如 Linux 等高级操作系统以及控制与网络功能。便捷编写并优化 DSP 代码 TI 最新 C6748 SYS/BIOS SDK 提供指纹识别与脸部检测等多个生物识别分析应用演示，可作为 TI C674x DSP 实时智能性开发和演示的起点。此外，SDK 还包含最新 SYS/BIOS 实时内核、可提供独立于操作系统的轻量级软件库及实用程序的 C6748 StarterWare 软件包、代码生成工具以及展示 TI C674x DSP 实时处理能力的 DSP 内核性能基准等。 C6748 SYS/BIOS SDK 可帮助开发人员在 10 分钟内运行演示，在 1 小时内启动 DSP 应用创建。除此之外，C6748 DSP 开发套件还包含 Code Composer Studio 集成型开发环境 (IDE) 5.1 版。

时间：2012-06-04 关键词：德州仪器 DSP 分析开发套件
Tensilica DSP出货量居Linley集团DSP IP排行榜眼

21ic讯 Tensilica日前宣布，按Linley集团的数据，公司在2011年全球含DSP IP核（数字信号处理）的芯片出货量排行榜中位列榜眼，Linley集团是业界领先的网络、移动和无线半导体行业的独立分析机构。Tensilica的市场增长主要应归功于对数字信号处理的重视以及在智能手机、家庭娱乐和通信LTE基础设施方面的销售增长。2011年Tensilica含 DSP内核的器件的出货量较2010年增长近一倍。 Linley集团创始人兼总裁Linley Gwennap表示：“在分析2011年出货量数据后，我们认为Tensilica在DSP内核市场中排名第二。”他还表示：“此外，鉴于Tensilica目前在DSP内核出货量的增长趋势，我们认为未来几年内，Tensilica在这个迅速增长的市场中将占有更大的市场份额。根据我们的观察，目前市场上越来越多的客户正选择Tensilica的内核来应对高量产应用中的复杂信号处理。” “我们在SOC数据上的耕耘产生了回报，过去几年这块业务都有惊人增长，”Tensilica公司总裁兼首席执行官Jack Guedj表示，“去年我们宣布，Tensilica IP核累计出货量达10亿，我们预计2012年底的累计出货量将达到20亿。这还没有考虑新设计产品对市场占有率可能产生的潜在的拉动因素。在未来十年，我们期待客户会不断用Tensilica内核去推出新的半导体设计产品，为此我们的爆发式增长还将继续。” Linley集团认为2011年含DSP内核的SoC出货量达15亿颗，其中Tensilica DSP内核市场占有率约为20%。

时间：2012-06-26 关键词： DSP tensilica 排行榜 linley
Inband Software为Tensilica客户提供DSP软件开发服务

21ic讯 Tensilica日前宣布与Xtensions™软件认证伙伴Inband Software开展紧密合作并共同开发多个HiFi音频/语音DSP（数据信号处理器）软件移植项目。 Inband Software能够在包括Tensilica HiFi音频DSP的多种平台上进行算法开发、定点化及性能优化。Inband Software拥有包括音频和语音编解码器、图像处理和数字通信等多种DSP应用的经验并与Tensilica合作开发了数款音频编解码器，包括G.711、G.726和G.722，以及各种数据包丢失隐藏模块。 Tensilica移动多媒体市场高级总监Larry Przywara表示：“我们极为赞赏Inband Software团队的专业技能、开发能力以及在音频编解码器标准技术上的经验。他们知晓如何有效地针对TensilicaXtensa®和HiFi架构进行软件优化，Inband Software所提供的产品具备良好的兼容性和稳定性并且与Tensilica的代码和接口规格完美兼容。” Inband Software CEO Juan Carlos Rojas博士表示：“Tensilica的开发工具功能强大，可以帮助我们迅速找到代码的性能瓶颈，有针对性的进行优化以提升性能。Tensilica的解决方案不仅在开发效率和处理器性能上有着极高水准，同时还能完全使用C语言进行开发，对此我们尤为赞叹，因为我们无需汇编编程即可获得最佳效能。” TensilicaHiFi音频DSP是业界领先的音频DSP IP核，目前在全球有约50家客户授权，其中许多为全球排名前10的半导体公司和行业领先系统OEM企业。HiFi音频DSP支持超过100种音频和语音编解码算法以及音频和语音前后处理应用，在提供高性能的同时也适于低功耗应用。HiFi音频DSP是Tensilica数据处理器(DPU)产品线的一个重要组成部分，适用于具有挑战性的、计算和信号处理密集型的SOC设计。

时间：2012-08-08 关键词： DSP tensilica software inband
Tensilica迎来音频/语音DSP产品发展的里程碑

21ic讯 Tensilica日前宣布，已在全球超过50家企业授权其HiFi音频/语音DSP(数字信号处理器)，使之成为SoC(片上系统)设计领域最受欢迎的可授权音频架构。Tensilica HiFi架构已被广泛应用于智能手机、平板电脑、个人电脑、笔记本电脑、数码摄像机和照相机、蓝光光盘播放器、数字地面和卫星广播、汽车和游戏机的设计中。Tensilica HiFi音频/语音DSP已经被世界前二十大半导体厂商中的十家和众多的系统厂商所采用。 Tensilica的多媒体营销事业部高级总监Larry Przywara表示：“Tensilica HiFi DSP在SOC芯片中负责对音频负载进行分流，因为Tensilica可以提供超过100种音频/语音编解码器和增强软件库，HiFi架构已经成为事实上的行业标准。HiFi DSP同时具备业内最小面积和最低功耗的规格，使其能够满足日益复杂的音频和语音应用的需求。” Tensilica HiFi音频/语音DSP的一个关键优势是基于简单的处理器编程模型。利用专为音频功能优化的指令，软件开发人员可以完全使用C语言移植音频和语音编解码软件库，达到甚至超过其他DSP和CPU架构使用汇编语言开发的性能。Tensilica在其快速增长的音频/语音生态系统中拥有超过30家合作伙伴，预计至2015年，HiFi DSP内核的年度出货量将超过10亿颗。

时间：2012-09-11 关键词：产品 DSP tensilica 音频
Tensilica成为全球授权收入最高的DSP IP供应商

21ic讯 Tensilica今日宣布，其DPU(数据处理器)的授权出货量突破20亿颗。Tensilica授权厂商目前每年出货约8亿颗Tensilica DPU IP核，这较2011年6月DPU的出货量突破10亿颗时增长超过50%。 Tensilica同时宣布，此前连续四个季度(截至2012年6月30日)的授权营业收入较其他任何DSP(数字信号处理器)IP授权公司均超过25%。 Linley集团高级分析师J.ScottGardner表示：“IP公司获得收入有两个来源：授权收入和版税收入，授权收入往往是版税收入的风向标，通常在签订设计授权后要等两三年才会看到版税收入。因此Tensilica此刻的授权收入意味着未来版税收入看好。” Tensilica总裁兼首席执行官JackGuedj表示：“Tensilica的增长超乎预期，我们提前整整一个季度实现了出货量突破20亿的目标，与此对应，我们的授权收入也有了持续强劲的增长，因为越来越多的一线半导体和系统公司开始认可并采用我们的DPU/DSP产品，由于我们的DPU产品在性能/功耗/面积方面都要优于传统DSP产品，从特定功能的微信号控制处理器到大型通用DSP均可采用，因此我们的产品备受欢迎。” Tensilica出货量的暴涨主要是智能手机、数字电视、平板电脑、个人电脑和笔记本电脑以及存储和网络应用设备的量产急速扩张了对新型芯片的需求。如想查看目前采用TensilicaDPU出货的产品，请登录Tensilica网站查询。 Tensilica所提供的设计工具让处理器核的配置和定制变得快速简便，同时公司还提供用于音频和基带信号处理的标准DPU/DSP。Tensilica的HiFi音频/语音解决方案已经近乎是SOC(片上系统)设计中音频编解码引擎的事实标准。Tensilica的HiFiIP核支持100多种优化的软件库并已授权给超过50家公司(参见新闻稿)。 Tensilica的DPU在多模通讯领域同样处于领先地位，可以用于3G/HSPA+、LTE和LTE-Advanced基带、DTV解调、WiFi以及智能电网通讯等调制解调器设计。Tensilica目前是4GLTE/LTEA市场中最大的IP核供货商。

时间：2012-10-15 关键词：授权 DSP tensilica
德州仪器在KeyStone多核DSP上实施H.265

21ic讯日前，德州仪器 (TI) 宣布推出一款基于业界最新视频编码标准 H.265 的前期制造编解码器。该器件针对 TI 基于 KeyStone 的多核数字信号处理器 (DSP) TMS320C6678 进行了优化。H.265 标准经过精心设计，可充分发挥并行处理优势，使 C6678 多核 DSP 成为理想的 H.265 实施平台，通过其 8 个 1.25 GHz DSP 内核实现 320 GMAC 与 160 GFLOP 混合定浮点性能。 TI 基于软件的 H.265 标准实施可为客户新增编解码器差异化特性以及其它预处理和后处理算法提供充足的空间。此外，TI 设计方案还可在开发实时视频基础设施设备(如多媒体网关、IMS 媒体服务器、视频会议服务器以及视频广播设备等)过程中提供高度的灵活性与可扩展性。在创建可针对视频分辨率、比特率以及画质等各种性能参数进行调节的产品时，客户可通过 C6678 多核 DSP 系列获得高度的灵活性。有了全面可编程方法，客户不但可在其整个产品组合中摊销平台投资，同时还可满足标准不断发展的要求，获得广泛认可。 Z3 Technology 首席执行官 Aaron Caldwell 表示：“能够为 TI 基于软件的 H.265 实施提供支持，我们深感自豪。我们基于 TI C6678 多核 DSP 的模块将帮助客户以低成本方式在其产品线中快速集成 H.265 技术，缩短开发时间。我们使用 TI 达芬奇 (DaVinci™) 处理器系列历史悠久，并取得了显著的成绩。Z3 Technology 很高兴能够通过 TI 基于 KeyStone 的 C6678 多核 DSP 进一步扩展技术与客户群。我们的 C6678 系统不仅可帮助客户获得 H.265 技术，同时还可提供 JPEG-2000、H.264 HBR 以及 H.264 4:2:2 支持。” Advantech DSP 解决方案高级总监 David Lin 表示：“TI H.265 编解码器中部署的高效率视频编码算法针对 Advantech 的 DSPC-8681 及 DSPC-8682 PCIe 卡上执行进行了优化，可帮助客户加速其媒体处理解决方案的开发。我们的客户无需额外的硬件成本就可将其安装基础升级为 H.265，而最新解决方案则能够以更高密度及更低单位通道成本快速部署。” H.265 是一款极具吸引力的视频编码标准，可帮助客户传输超高清视频，与当前 H.264 标准相比，其可在提供相同视频质量的同时，使用低至 50% 的带宽或高达 2 倍的压缩。由于 H.265 可使用比现有标准低的带宽，因此客户可利用现有基础设施传输更多视频，其将降低视频交付的网络运营成本，实现高清及超高清视频流。 C6678 的高性能与 TI 工具、软件及支持相结合，可帮助简化和加速视频基础设施开发。例如，客户只需在 Linux 桌面插入基于 PCIe 的商用现货 (COTS) 卡，便可通过 TI 基于视频的多核软件开发套件(MCSDK 视频版)快速启动开发。为了进一步简化开发，TI C6678 多媒体解决方案还提供包含 H.265 编解码器在内的全系列视频编解码器，其可通过 TI 网站获得。此外，TI 全系列视频编解码器还包括 H.264、H.263、MPEG4、MPEG2、JPEG、JPEG2000、AVC Intra、VC1 以及 Soren Spark 编码器与解码器等。

时间：2013-04-19 关键词：德州仪器 DSP keystone 265
高性能DSP核心抢攻嵌入式视觉市场

为了满足行动手机、汽车和视讯产品的高性能和高功效成像需求，嵌入式视觉演算法正持续快速发展，并在数位讯号处理(DSP)核心IP公司之间开启了全新的战场。继Ceva公司在一年前发布可程式的低功耗成像与视觉平台MM3101之后，今年2月，Tensilica公司也推出了名为IVP的成像与视讯资料层处理器单元(DPU)。 Tensilica公司的IVP DPU是一种可授权的半导体IP核心，专门设计用于从主处理器卸载复杂的成像功能。据Tensilica公司创办人兼CTO Chris Rowen透露，虽然目前IVP IP核心主要用于大众市场，但已有两家客户将它运用于其系统晶片中。 IVP DPU具有每秒每瓦执行5,000亿画素作业的能力，采用台积电(TSMC)的28nm制程技术制造。据Tensilica公司介绍，IVP DPU中每颗核心占用面积不到0.5平方毫米，因此非常适合低成本应用。推动对于成像/视讯处理器核心的需求来自于各种新功能，例如行动手机和数位相机中使用的高动态范围影像撷取、脸部辨识与追踪;数位电视(DTV)中使用的手势控制与视讯后处理;先进驾驶辅助系统(ADAS)中的正面碰撞警示、车道偏离警告等。这些复杂的成像/视觉演算法发展非常迅速，以致于行动手机和汽车公司希望「在数周内而不是几个月内」，就能将这些新功能整合于其产品系统中，Tensilica公司成像/视讯总监Gary Brown表示。多种方案选择对于系统供应商来说，成像/视讯处理解决方案有多种方案备选，从在CPU中完成所有功能到卸载成像功能至GPU，或是增加专用于成像功能的硬线逻辑等各种选择。「举例来说，光是在1.5GHz频率的A8 四核心上进行视讯处理，而不包括其它功能，也很容易就达到3瓦功耗。」Rowen表示。对于行动手机或数位相机而言，想要单独在CPU上做到这一点尤其困难，特别是当这种消费系统需要在拍照的同时连续执行高动态范围等演算法时。 IVP处理器核心架构透过使用硬线逻辑，可实现一些专用功能，如脸部检测、视讯稳定或物件追踪等。但是，随着越来越多的高阶人机界面功能向下转移到消费设备上，从现在开始的两个月内就必须提供更多新的硬线模组。 Tensilica的IVP DPU平台架构将成像功能卸载到GPU是另外一种选择。值得注意的是，GPU的侧重点在于浮点运算和3D绘图处理，Rowen认为，这种修改可能会降低成像效率，并增加晶片占用面积。此外，GPU较难以进行编程处理，他补充道。 Berkeley Design Technology公司总裁Jeff Bier解释，处理即时影像或视讯资料一般需要「每秒数百亿次作业，」这是因为「我们将复杂的演算法运用于即时资料，并从画素中撷取含义——这是嵌入式视觉的本质——也是个困难的问题。」另外，这个难题「从一般意义来看，事实上还未能解决，」Bier补充道。这意味着「演算法开发方法可能极具试验性和反覆性。」因此，从另一方面来看，所需要的成像/嵌入式视觉解决方案是可加以编程的，也较易于开发，他指出。基于高效处理器的架构 Linley Group公司资深分析师J.Scott Gardner赞同Jeff Bier的看法。「相较于视讯编解码具有详细定义的演算法，让设计者可烧录于硬体中;而嵌入式视觉所用的演算法实际上是无限制的，而且还一直在发展中。」他表示。 Gardner把嵌入式视觉称为「完美的应用」，因为它能「充分利用演算法中固有的资料层平行机制」。然而，仅拥有大量画素运算单元是不够的，他补充道，「记忆体系统和汇流排架构必须设计成能够以接近每秒10亿画素的速率高效率地提供画素资料。」那么在针对嵌入式视觉应用实现最佳化处理器时，设计者必须具备哪些特殊能力?Jeff Bier列举：必须能应用多种架构化平行机制，充分利用画素处理平行特色;支援更短与更长的资料类型(如8位元、16位元和32位元)，这样当需要较低精度时，就能平行执行更多作业以及节省记忆体频宽，而在需要较高精度时也能立即得到满足;提供非常高的记忆体频宽，以便能使所需的大量资料有效率地进出处理器;提供专门的指令，以便有效率地建置这些演算法中所使用的关键作业。事实上，Tensilica公司的IVP架构就能满足许多这种要求。IVP基于四路可变长度指令扩展(FLIX)架构。FLIX是Tensilica版本的VLIW架构，提供混合了紧密编码指令的高度平行机制。IVP采用一套32路向量单指令多资料(SIMD)的资料集和一条平衡的9级管线。这种架构包含一个直接记忆体存取(DMA)传送引擎，支援高达每秒10GB的吞吐量和每周期1,024位元(64x16位元画素/周期)的局域记忆体吞吐量，可充分满足解析度和画面播放速率要求。IVP还采用了许多特殊成像作业指令，可加速8位元、16位元和32位元画素资料类型和视讯作业模式，据Tensilica公司介绍。 Tensilica IVP vs CEVA架构当然，Tensilica并不是第一家致力于开发成像和嵌入式视觉用处理器核心的公司。CEVA公司于2012年1月发布的MM3101与Tensilica的IVP有许多相似之处，也混合使用了VLIW和SIMD。 CEVA-MM3101平台专用于满足最先进的成像增强和电脑视觉应用等极端计算需求 Gardner认为，「随着Tensilica进入嵌入式视觉市场，CEVA将必须重新改善其MM3000平台。」相较于Tensilica的IVP，CEVA公司的MM3101提供较低的原生运算性能和较小的记忆体频宽。Tensilica支援32路SIMD(512位元向量)，可能平行处理32个16位元画素，相形之下，MM3101在使用两个128位元的向量处理单元时仅支援每周期16个16位元画素，Gardner解释道。此外，虽然CEVA的MM3101有一个独立的256位元向量载入/储存单元，但Tensilica的IVP支援每周期高达2个512位元的参考记忆体，可实现高达4倍的记忆体频宽。

时间：2013-05-02 关键词： DSP 性能核心嵌入式视觉
芯原ZSP G4 DSP架构和ZSP981核低功耗且性能提升了17倍

为客户提供定制化芯片解决方案和半导体IP的世界领先的IC设计代工公司芯原股份有限公司(芯原)今天宣布推出第四代ZSP架构(ZSP G4)和ZSP G4家族的第一个成员ZSP981数字信号处理器(DSP)核。除了与上一代架构兼容，ZSP G4架构还引入了矢量计算能力，并提供更高带宽的接口和更多的执行资源。相较于第三代ZSP核，与无线通信专家合力开发的ZSP981在满足移动设备所需的低功耗的同时，将性能提升了17倍。ZSP981为通信基带开发者提供了优秀的可编程信号处理能力以支持含LTE-Advanced(LTE-A)、802.11ac等在内的新兴无线通信技术。 21ic讯 ZSP G4架构下的IP核组合涵盖从4-issue、4-MAC标量核到6-issue、260-MAC矢量核的宽泛范围，不同核之间的主要区别在于性能、功耗和所占硅片面积的大小。ZSP G4为不断演进的目标应用提供所必需的灵活性和可扩展性。用户可轻松地从ZSP G4系列中挑选出一款最能满足其目标平台对功耗、性能、硅片面积和灵活性需求的DSP核。此外，用户还可以通过增强后的Z.Turbo接口来定制化指令以运行其特定的硬件。ZSP G4系列内核完美适用于多模移动终端、家庭基站、智能电网、M2M以及移动基础设施等。作为ZSP G4系列的第一款产品，ZSP981是一个完全可综合的、具备6-issue超标量体系架构的DSP核。在1.2 GHz频率下，单个ZSP981每秒钟可以运行820亿个乘累加运算。基于面向可共享存储单元的宽位、高速接口和面向硬件加速器的增强 Z.Turbo 协处理器端口，ZSP981可以使系统设计人员的系统设计实现软件和硬件的完美平衡。ZSP981的子系统还包括一个功耗管理模块、一个多核通讯模块，以及一个多通道直接内存访问(DMA)模块，可极大地简化系统级集成与开发。 “纯软件定义无线电(SDR)方法为移动设备带来功耗的挑战，终端系统开发者正寻求性能和功耗的最优平衡，芯原的ZSP981 DSP核正好可以满足设计者的这一需求。”芯原董事长兼总裁戴伟民博士表示，“基于ZSP G4架构，我们构建了一个自适应的、可扩展的无线平台，以帮助移动通讯SoC供应商在最短的时间内打造出最佳的解决方案。” 由集成开发环境(IDE)、编译器、汇编器、优化器、连接器、调试器、模拟器和性能分析工具组成的全功能、易用的工具套件ZViewTM现可支持ZSP981架构。ZViewTM增强了若干重要新产品的性能，包括矢量化C编译器及其他的优化工具来加速软件开发。芯原还同期推出针对ZSP981而优化的一系列无线信号处理函数库，以帮助用户节省产品上市时间。芯原将在亚洲移动通信博览会(GSMA Mobile Asia Expo，2013年6月26-28日，上海)上演示通过ZSP981完成LTE-A物理层处理以实时传输播放高清视频流。

时间：2013-06-21 关键词： DSP zsp 981 g4
CEVA发布世界上功能最强大的DSP架构

·第四代 CEVA-XC架构可提供1,600 GOPS的最高性能、创新的动态多线程和先进流水线，并且在7nm下实现1.8GHz主频 ·CEVA-XC16 DSP是首个基于第四代 CEVA-XC架构的处理器，瞄准5G智能无线电接入网络(RAN)和企业接入点应用，可将峰值性能提高2.5倍 CEVA，全球领先的智能和互联设备信号处理平台和人工智能处理器 IP 的授权许可厂商宣布推出世界上功能最强大的DSP架构Gen4 CEVA-XC。这款全新架构瞄准5G端点和无线接入网络(RAN)、企业接入点以及其他数千兆数据处理、且低延迟应用，针对这些应用所需的最复杂并行处理工作负载提供了无与伦比的性能。第四代CEVA-XC的强大架构统一了标量和矢量运算处理，可实现两次8路VLIW和前所未有的14,000位数据级并行。它采用的先进深层流水线架构使得在7nm工艺节点下可实现1.8 GHz主频，并使用了独特的物理设计架构来实现完全可综合的设计流程，以及创新的多线程设计，允许处理器动态地配置为宽SIMD机或划分为较小的同时SIMD线程。第四代CEVA-XC架构还具有一个使用2048位内存带宽的新颖内存子系统，具有连贯一致的、紧耦合的内存，以支持高效的并发多线程和内存接入。 Linley Group高级分析师Mike Demler表示：“ 第四代CEVA-XC架构是CEVA致力以行业领先的力度进行DSP并行处理的创新。这款架构具有动态可重配置的多线程和高速设计，以及用于控制和运算处理的全面功能，为用于5G基础架构和端点的ASIC和ASSP器件的普及发展奠定了基础。” 第一个基于第四代CEVA-XC架构的处理器是多核CEVA-XC16，这是有史以来运行速度最快的DSP内核，瞄准各种形式的5G RAN体系结构的快速部署，包括开放式RAN(O-RAN)、基带单元(BBU)聚合以及Wi-Fi和5G企业接入点。CEVA-XC16还适用于与基站运作相关的海量信号处理和AI工作负载。 CEVA-XC16在设计时充分考虑了最新的3GPP规范，并且基于CEVA与领先的无线基础架构供应商合作开发其蜂窝基础架构ASIC的丰富经验。CEVA前代CEVA-XC4500和CEVA-XC12 DSP现在助力4G和5G蜂窝网络，并且一家领先的无线设备供应商已将新型CEVA-XC16用于其下一代5G ASIC设计。 CEVA-XC16提供高达每秒1600 GOPS的高并行度性能，可以重新配置为两个单独的并行线程，两者可以同时运行，共享具有高速一致性缓存的L1数据存储器，从而直接提升PHY控制处理的延迟和性能效率，而无需使用额外的CPU。相比在拥挤区域连接大量用户的单核/单线程架构，这些全新概念设计将每平方毫米的性能提高了50%。这对于定制5G基站芯片普遍采用的大型内核集群而言，可节省35%的芯片面积。 CEVA-XC16的其他主要功能包括： ·最新一代双CEVA-BX标量处理器单元——支持真正的并发多线程运行 ·可将矢量单位资源动态分配给处理线程——最好地利用矢量单位资源，并减少复杂流程的开销 ·先进的标量控制架构和工具，通过使用最新的动态分支预测和循环优化，以及基于LLVM的编译器，相比前代产品，可将代码大小减少30% ·用于FFT和FIR的全新指令集架构——可将性能提高两倍 ·增强的多用户功能，支持大带宽分配给单一用户也支持精细的用户分配 ·上代CEVA-XC4500和CEVA-XC12 DSP的软件可简单迁移 CEVA副总裁兼移动宽带业务部门总经理Aviv Malinovitch表示：“5G是一项具有跨越消费者、工业、电信和AI领域的多种增长矢量的技术，应对这些零散而复杂的用例需要全新的处理器思维和实践，而我们的第四代CEVA-XC架构采用了这一全新方法，通过突破性创新和设计实现了前所未有的DSP内核性能。CEVA-XC16 DSP是这项成就的例证，并且为希望从不断增长的5G 资产开支和Open RAN网络架构中获益的OEM厂商和半导体供应商大幅降低了进入门槛。” 供货 CEVA将于2020年第二季提供CEVA-XC16普遍授权许可。

时间：2020-03-12 关键词： DSP ceva-xc 人工智能
贸泽电子与Zipcores签署全球分销协议

2020年3月25日 – 专注于引入新品推动行业创新的电子元器件分销商贸泽电子 (Mouser Electronics) 宣布与Zipcores签署全球分销协议。该公司设计了用于FPGA、ASIC和SoC器件的知识产权 (IP) 核。签署此项协议后，贸泽便可以提供各种Zipcores数字信号处理 (DSP) 夹层卡和各种IP核。 Zipcores的FMC-DSP夹层卡设计用于IF和基带信号，非常适合需要高速数据采集和记录、软件无线电 (SDR)、DSP和数字信号合成 (DSS) 的应用。此外，由于包含了双路、对称且平衡的模数转换器 (ADC) 和数模转换器 (DAC) 通道，因此该卡适用于处理复杂的I/Q信号，例如基带I/Q调制和解调方案中所需的信号。该FMC卡兼容各种具有标准FMC-LPC或FMC-HPC连接器 (ANSI/VITA 57.1) 的开发板，包括Xilinx、Intel® 和Digilent的开发板。 Zipcores可以为从基本构件到更复杂系统的各类应用提供多种IP核。贸泽提供的Zipcores IP核包括以下几个种类： · 数字视频处理 · 数字调制和射频 · 数字信号处理 (DSP) · 外设和串行接口 · 定点数学 · 浮点数学 Zipcores的IP核以通用、人类可读的VHDL或Verilog源代码编写，并与Xilinx、Intel、Lattice、Microsemi等各种主流品牌的FPGA、SoC和ASIC技术兼容。该公司还提供全定制设计服务;如果某个IP核不能完全满足要求，可以对其进行相应的修改。

时间：2020-03-25 关键词： DSP 全球分销协议 zipcores
CEVA宣布，其DSP和语音神经网络集成TensorFlow Lite for Microcontrollers

· 用于定制语音唤醒命令的WhisPro™语音识别软件现可用开源TensorFlow Lite for Microcontrollers，在边缘设备实施机器学习 · 来自谷歌的TensorFlow Lite for Microcontrollers经过优化用于CEVA-BX DSP内核，以加速低功耗AI在会话和情境感知应用领域的使用 CEVA，全球领先的无线连接和智能传感技术的授权许可厂商宣布其CEVA-BX DSP内核与瞄准会话型人工智能(AI)和情境感知应用的WhisPro™语音识别软件现在支持TensorFlow Lite for Microcontrollers，后者是一款可量产的跨平台框架，用于在边缘设备中的低功耗处理器上部署微型机器学习应用。微型机器学习将AI的功能带到了极低功耗、始终开启的电池供电物联网(IoT)设备上，可以在音频、语音、图像和运动等领域于设备上进行传感器数据分析。CEVA在边缘应用中采用整体式AI方法，确保使用TensorFlow Lite for Microcontrollers的客户能够利用统一的处理器架构来运行这个框架和相关的神经网络工作负载，以构建智能连接产品。CEVA的WhisPro语音识别软件和定制命令模型与TensorFlow Lite框架集成，进一步加快了小型语音助理和其他语音控制物联网设备的开发工作。谷歌TensorFlow技术负责人Pete Warden表示：“CEVA一直处于嵌入式系统的机器学习和神经网络推理应用的最前沿，并且了解未来机器学习将向微型发展，进入功耗和成本均受到极大限制的设备。CEVA持续投资开发支持TensorFlow模型的功能强大的框架、工具和软件，从而提供突出的产品来支持新一代智能嵌入式设备发挥AI功能。” CEVA首席技术官Erez Bar-Niv表示：“业界对于利用设备上AI来增强情境感知的需求不断增长，对话式AI工作负载也不断增长，给智能设备的成本、性能和能效带来了新的挑战。TensorFlow Lite for Microcontrollers通过提供精简框架来在资源受限的处理器上部署机器学习模型，极大地简化了这些设备的开发。我们针对CEVA-BX DSP和WhisPro语音识别模型对TensorFlow Lite框架进行了全面优化，能帮助减低SoC企业和OEM厂商为其设备增添智能传感功能的进入门槛。” CEVA-BX DSP系列是高级可编程混合DSP/控制器，可为各种实时应用的信号处理和控制工作负载提供高效率运作。它使用11级流水线和5路VLIW微体系结构，通过双标量计算引擎并行处理、加载/存储和过程控制，达到5.5 4CoreMark/MHz性能，非常适合实时信号控制应用。其SIMD指令支持使其成为各种信号处理应用的理想选择，并且其双精度浮点单元可以高效处理情境感知和宽动态范围的传感器融合算法。除了进行实时AI推理外， CEVA-BX DSP系列还可帮助同时处理前端语音、传感器融合、音频处理和普通DSP工作负载。这可让客户和算法开发人员利用CEVA广泛的音频、语音和语音机器学习软件和程序库来加速其产品设计开发。

时间：2020-04-09 关键词： DSP 神经网络 tensorflow