DSP

从消费电子到智能座舱：Cadence Tensilica 音频 DSP 在芯驰 X10 中的落地

随着汽车座舱从显示与娱乐中心逐渐演变为 AI 驱动的人机交互平台，音频与语音处理的重要性也在快速提升。作为中国领先的智能座舱芯片厂商之一，芯驰科技在其新一代 AI 座舱 SoC X10 中采用了 Cadence Tensilica HiFi 5s DSP，用于承担实时音频与语音处理任务，为多区域音频、全时在线语音以及 AI 增强型语音交互提供支撑。

性能成本双平衡：极海G32R502实时控制MCU/DSP赋能AI算力电源与运动控制升级

珠海2026年9月23日 /美通社/ -- 随着新能源与工业自动化加速演进，实时控制系统对芯片算力、控制精度、可靠性要求不断提升，同时也对成本管控提出更高挑战。 极海全新推出G32R502系列高性价比实时控制MCU/DSP，延续G32R5平台的成熟技术沉淀，具备强劲内核算力、原...

利用64通道EDMA引擎，DSP实现视频数据零CPU占用搬运，带宽利用率达96%

在实时视频处理系统中，数据搬运的效率往往成为制约系统性能的隐形瓶颈。以4K视频流为例，每秒的数据量高达数GB，若全部由CPU核逐字节搬运，再强大的算力也会被数据拷贝消耗殆尽。TI C6000系列DSP内置的增强型直接内存访问(EDMA)引擎，正是为解决这一矛盾而生——它能在完全不占用CPU周期的前提下，完成片内片外存储空间之间的数据搬移，使CPU专注于核心算法处理。

国产C66系列DSP适配：完全替代TI芯片实现基站数字预失真功能

随着5G及未来通信技术的演进，基站射频前端对线性度的要求日益严苛，数字预失真(DPD)已成为消除功率放大器(PA)非线性失真的核心技术。长期以来，TI的TMS320C6678等多核DSP凭借强大的浮点运算能力垄断了这一高端市场。然而，在供应链安全与自主可控的迫切需求下，国产C66系列DSP(如长城银河FT-M6678N)正加速崛起。本文将深入探讨国产C66系列DSP在基站DPD应用中的选型要点、方案对比及工程落地实践。

电源管理芯片（PMIC）为DSP供电的选型要点，上电时序与内核电压波动容限

在高性能数字信号处理器(DSP)的系统设计中，电源管理芯片(PMIC)的选型与供电网络设计是决定系统稳定性的核心基石。随着DSP主频的提升与制造工艺的演进，内核电压不断降低，对电源系统的稳压精度、动态响应及上电时序提出了极为严苛的要求。

SBC+DSP星图识别系统：720MHz主频下完成1000万像素星图匹配耗时12ms

星敏感器姿态测量系统中，星图识别算法的实时性是制约系统性能的关键瓶颈。传统方案在DSP上实现全天区星图识别耗时往往超过1秒，难以满足高动态飞行器的姿态更新需求。本文介绍一种基于SBC+DSP异构架构的星图识别系统设计方案，通过硬件分工与算法优化，在720MHz主频下实现1000万像素星图的快速匹配。

IIR滤波器在定点DSP上的实现，Q格式定标与饱和处理的精度损失分析

嵌入式音频和通信信号处理，IIR滤波器因其计算效率高而被广泛采用。但在定点DSP上实现IIR时，如何用整数运算逼近浮点精度，是工程落地的核心难题。与浮点不同，定点数的动态范围受字长限制，乘法结果需要截位或饱和，滤波器的极点位置对量化误差又格外敏感。这三点互相耦合，共同决定了滤波器的最终性能。

国产替代加速，六岳微电子完成5亿元A轮融资

基于DSPMCU的数字控制DC-DC的环路实现与抗干扰设计

当数字控制技术被引入DC-DC电源领域，工程师面对的核心命题不再是“是否选用数字方案”，而是“如何在数字域中实现比模拟控制更优的环路性能”。数字控制DC-DC相比传统模拟方案，在参数可编程性、抗干扰能力和系统集成度上展现出显著优势。然而，数字控制引入了量化误差、计算延迟和采样抖动等模拟域不存在的问题，这些因素直接影响环路的稳定性和输出精度。本文将从数字环路的核心架构出发，分析数字PID控制的实现方法，并系统阐述从硬件外设配置到PCB布局的抗干扰设计策略。

从大算力到精细感知：DSP定义具身机器人的“灵动情商”与实时交互能力

在具身智能的演进路径中，多模态大模型（VLA）的出现为机器人注入了理解与规划的“灵魂”。然而，将复杂的感知、理解、动作与规划整合进单一模型，在物理世界中面临着严峻的实时性挑战。具身机器人在复杂的现实环境中，必须在毫秒级的循环内完成从感知到决策再到行动的闭环。如果无法解决运控、功耗与散热的矛盾，机器人将难以实现流畅的避障与行动。这种对低功耗与极低延迟的极致追求，正推动数字信号处理器（DSP）从传统的音频处理走向机器人感知的核心舞台。

从传感器到AI的深度赋能，芯原构筑具身机器人技术基石

2026年7月3日，芯原具身机器人专题技术研讨会在上海正式举行。会上，芯原股份首席战略官、执行副总裁、IP事业部总经理戴伟进以“机器人技术基石，从传感器到AI”为主题，分享了芯原在机器人领域的深厚积累、技术路径以及与客户合作的实践经验。

集成高精度ADC的DSP芯片选型：采样率分辨率通道数权衡

伺服驱动、光伏逆变器和数字电源等实时控制系统中，DSP芯片的ADC外设承担着将模拟信号“转译”为数字世界的重任。电流采样精度直接影响电机控制环路质量，电压检测分辨率则关乎逆变器输出波形质量。然而，采样率、分辨率与通道数三者之间存在着微妙的权衡关系，这种权衡从芯片选型阶段就决定了系统的性能上限。本文将从信号链路的角度，剖析集成ADC的DSP在电气参数选择上的决策方法，帮助工程师在有限的芯片资源内实现信号采集性能的最优配置。

DSP芯片生命周期管理：选型时如何避免EOL风险

“产品刚上量，DSP芯片却停产了”——这是嵌入式工程师最不愿听到的消息。某通信设备厂商曾经历这样一次教训：在新平台开发中选用了一款DSP，配套的SDRAM存储器在产品准备铺量时突然被镁光等厂家宣布停产，导致项目团队不得不紧急囤积库存芯片，并四处寻找替代货源。在工业控制、汽车电子、通信设备等长生命周期产品中，DSP芯片的EOL风险是需要严肃应对的挑战。一颗DSP的停产，可能导致整个产品线陷入“无芯可用”的困境。

DSP片内SRAM大小与DMA带宽对实时算法的制约分析

现代DSP芯片的运算能力已今非昔比。TI C64x+系列峰值MIPS高达8000，ADI SHARC系列更可实现单周期4次乘加操作，Ceva XC4000支持8路并行浮点运算。然而，再锋利的刀刃，若喂料跟不上，也不过是空中楼阁。片内SRAM的容量天花板与DMA带宽的隐性瓶颈，才是实时算法落地时真正的"拦路虎"。

DSP vs FPGA vs MCU：中等算力场景的选型决策树

当一个嵌入式项目进入方案设计阶段，工程师面临的第一个关键决策往往是：“该选什么芯片?” DSP、FPGA、MCU三者之间的边界在数据手册上看似清晰，但当面对中等算力场景——算力要求介于简单控制和超高性能计算之间的“灰色地带”——选型变得棘手。选错了，轻则项目延期、成本失控，重则整个方案需要推倒重来。

为什么RISC-V需要DSP扩展?

在嵌入式开发领域，数字信号处理(DSP)需求正在快速增长。从智能家居的语音交互到无线耳机的主动降噪，从工业电机控制到便携式医疗设备的信号分析，越来越多的低功耗嵌入式设备需要高效完成信号运算。传统方案中，我们要么依赖昂贵的专用DSP芯片，要么忍受通用处理器处理复杂运算时的低效率。随着RISC-V架构的兴起，通过P扩展DSP指令集，通用RISC-V内核也能拥有比肩专用DSP的运算能力，为成本敏感的嵌入式设计提供了全新方案。

基于SOGI-PLL的DSP电网同步锁相环设计

当电网电压畸变率飙升至15%、三相不平衡度突破8%，传统SRF-PLL在半个周期内便彻底失锁，整个并网系统瞬间崩溃。而SOGI-PLL(二阶广义积分器锁相环)却能在同样的恶劣条件下将相位抖动压至1度以内——这不是魔法，是数学与工程的精密合谋。

TI C6000系列DSP与FPGA在实时信号处理中的性能对比

在实时信号处理领域，TI C6000系列DSP与FPGA是两种最主流的处理器选择。前者以软件可编程性和高效算法库见长，后者以硬件并行化和极致吞吐量著称。两者都能完成FFT、滤波、矩阵运算等核心任务，但在架构原理、性能特征和适用场景上存在本质差异。理解这些差异，是系统架构师做出正确选型决策的前提。

安森美引领助听器技术变革：从双模蓝牙音频SoC到AI驱动的DSP平台_sp

随着全球老龄化趋势的加剧以及银发经济的兴起，助听器不再仅仅是简单的扩音设备，而是集成了无线互联、智能交互、环境识别等多种功能的高级听觉增强工具。

Nordic 蓝牙LE Audio多普勒设备在外科手术和临床应用中提供可靠的无线连接

Remington Medical 的 VascuChek 采用 Nordic nRF5340 SoC，可提供低延迟、高音质，从而实现对患者血流状况的稳定监测。