WISHBONE
关注1人关注
我要报错
Wishbone总线最先是由Silicore公司提出，己被移交给OpenCores组织维护，它通过在IP核之间建立一个通用接口完成互连。可以用于在软核、固核以及硬核之间进行互联。
-
基于WISHBONE总线的FLASH闪存接口设计
-
基于Wishbone和端点IP的PCIE接口设计
摘要：介绍了FPGA内嵌的PCI Express硬核端点模块和Wishbone片上总线规范。应用VHDL语言，编程实现了Wishbone总线的主从端口，以及TLP包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形，验证了接口数
-
基于Wishbone片上总线的PCI Bridge核的研究和应
讨论了PCI主桥的应用和Wishbone片上总线技术，详细介绍了基于Wishbone总线的PCI Bridge核的功能、内部结构和操作方式。实验证明，在PCI系统中使用PCI Bridge核进行开发设计，电路简洁，使用方便灵活。
