当前位置:首页 > Xilinx
  • Xilinx 以成本优化型 UltraScale+ 产品组合拓展新应用,实现超紧凑、高性能边缘计算

    Xilinx 以成本优化型 UltraScale+ 产品组合拓展新应用,实现超紧凑、高性能边缘计算

    2021年3月17 日,中国北京——自适应计算领先企业赛灵思今日宣布面向市场扩展其 UltraScale+ 产品组合,以支持需要超紧凑及智能边缘解决方案的新型应用。新款 Artix® 和 Zynq® UltraScale+ 器件的外形尺寸较传统芯片封装缩小了70%,能够满足工业、视觉、医疗、广播、消费、汽车和互联市场等更广泛的应用领域。 作为全球唯一基于 16 纳米技术的硬件灵活应变成本优化型产品组合,Artix 和 Zynq UltraScale+ 器件采用台积电最先进的 InFO( Integrated Fan Out,集成扇出)封装技术。借助 InFO 技术,Artix 和 Zynq UltraScale+ 器件能以紧凑的封装提供高计算密度、出色的性能功耗比以及可扩展性,从而应对智能边缘应用的需求。 赛灵思产品线管理与营销高级总监 Sumit Shah 表示:“对紧凑型智能边缘应用的需求正推升对处理和带宽引擎的需求。这些引擎不仅要提供更高的性能,还要提供更高级别的计算密度,以支持最小尺寸的系统。UltraScale+ 系列的新款成本优化型产品为该系列带来了强大助力。其立足于赛灵思 UltraScale+ FPGA 和 MPSoC 架构与业经生产验证的技术,而这些早已共同部署于全球数百万台系统中。” Artix UltraScale+ FPGA:专为高 I/O 带宽和 DSP 计算而打造 Artix UltraScale+ 系列基于业经生产验证的 FPGA 架构,是一系列应用的理想选择,例如,搭载高级传感器技术的机器视觉、高速互联以及超紧凑“ 8K 就绪”视频广播。Artix UltraScale+ 器件提供了每秒 16Gb 的收发器,可以支持互联、视觉和视频领域的新兴高端协议,与此同时还能实现同类最佳的 DSP 计算功能。 图:赛灵思专为高 I/O带宽和 DSP 计算打造的 Artix UltraScale+ FPGA Zynq UltraScale+ MPSoC:专为功耗和成本而优化 成本优化型 Zynq UltraScale+ MPSoC 包括新款 ZU1 和业经生产验证的 ZU2 与 ZU3 器件,三款器件皆采用 InFO 封装。作为 Zynq UltraScale+ 系列多处理 SoC 产品线的组成部分, ZU1 针对边缘连接及工业和医疗物联网系统所设计,包括嵌入式视觉摄像头、AV-over-IP 4K和8K 就绪流媒体、手持测试设备,以及消费和医疗应用等。ZU1 专为小型化的计算密集型应用而打造,并采用基于异构 Arm® 处理器的多核处理器子系统,同时还能迁移至普通封装尺寸以支持更高算力。 图:赛灵思专为功耗和成本而优化的 Zynq UltraScale+ MPSoC LUCID Vision Labs 创始人兼总裁 Rod Barman 表示:“LUCID 与赛灵思紧密协作,将新款 UltraScale+ ZU3 集成到我们的下一代工业机器视觉摄像头 Triton™ Edge 中。借助 UltraScale+ ZU3 及其 InFO 封装,LUCID 能利用创新的软硬结合板( rigid-flex board)架构,将惊人的处理能力压缩于工厂级坚固的超紧凑 IP67 摄像头中。” 可扩展且安全的 Artix和 Zynq UltraScale+ 随着新款 Artix 器件的加入以及 Zynq UltraScale+ 系列的壮大,赛灵思的产品组合现在涵盖了从 Virtex® UltraScale+ 高端系列、 Kintex® UltraScale+ 中端系列到全新成本优化型低端系列。新款器件的推出完善了赛灵思的产品组合并为客户提供了可扩展性,使之可以利用同一赛灵思平台开发多种解决方案。这样便可以在不同产品组合间保留设计投资,并加速产品上市时间。 安全性是赛灵思设计中的关键组成部分。此次推出的成本优化型 Artix 和 Zynq UltraScale+ 系列的新款器件都具备与 UltraScale+ 平台同样健全的安全功能,包括 RSA-4096 认证、AES-CGM 解密、数据保护法( DPA ),以及赛灵思专有的 Security Monitor ( SecMon,安全监测)IP,能够灵活应对产品生命周期中的安全威胁,满足商业项目的各种安全需求。 VDC Research 物联网和嵌入式技术高级分析师 Dan Mandell 表示:“客户能用单一且安全的平台扩展其设计方案以适应广泛的应用和市场需求,这样的能力对于实现更便捷的设计整合和把握关键上市时间机遇至关重要。赛灵思的战略是扩展其产品组合,通过可扩展且安全的 UltraScale+ Artix 和 Zynq 系列满足这些市场需求,这一战略颇具吸引力,尤其考虑到正在部署这些解决方案的成长型市场中蕴藏巨大商机。” 供货情况 首款成本优化型 Artix UltraScale+ 器件预计于 2021 年第三季度投产,并于夏末开始支持 Vivado® 设计套件和VitisTM 统一软件平台工具。Zynq UltraScale+ ZU1 器件将于第二季度提供工具支持,第三季度开始提供样品;广泛的产品组合将自第四季度开始量产。

    时间:2021-03-17 关键词: Xilinx UltraScale 边缘计算

  • 赛灵思:下一代数据中心将会注重可组合性

    赛灵思:下一代数据中心将会注重可组合性

    “摩尔定律放缓”甚至激进派的”摩尔定律已死”这种说法自从十几年前就广为“传颂”,面对这种瓶颈,主流厂商所走的路一条是异构计算,另一条则是“小芯片”或名为“芯粒”(Chiplet)。由此,数据中心所引发的新一轮计算革命掀起。 事实上,观察行业巨头“小芯片”的行径,最终走向总归是组合化的。“小芯片”正是因为像搭积木一样,将预设特定功能芯片裸片进行封装复用以构建新IP,这种集成系统能够成为一种新型“超异构系统”,这种灵活性不失为延续摩尔定律的“组合拳”。 这种组合式的思路不仅适合于芯片发展,同样也适用于数据中心。“我们相信下一代的数据中心,会对组合性有非常高的要求,从基础设施一直到器件这个层面,都会要求可组合性”,日前,赛灵思(Xilinx)数据中心事业部网络与存储产品管理总监Kartik Srinivasan在赛灵思的2021春季新品发布会上如是说,围绕可组合性数据中心也推出了三个具体的解决方案。 可组合的SmartNIC 去年三月同期,赛灵思宣布推出业界首款一体化SmartNIC平台Alveo U25,旨在卸载数据中心内部横向流量的问题,防止挤占CPU资源。彼时该款产品拥有2个25Gb以太网端口,且是ZYNQ级器件,拥有超过52万+LUT。 今年三月,赛灵思继续推出Alveo SN1000(下文简称SN1000),这是业界首款硬件可组合式SmartNIC。该款产品最大的亮点是其可组合性,支撑SN1000的是三个坚实的“地基”: 其一,SN1000基于UltraScale+ FPGA架构,拥有赛灵思FPGA的灵活应变能力,是保障其性能的“底气”;其二,拥有控制面与数据面分离的特性,是赋能硬件可组合的充要条件;其三,拥有vitis Networking软件,让用户充分利用可组合式功能,进行软件定义硬件加速,软件不仅支持P4高级语言编程,也支持C/C++对Arm进行控制和流量管理。 在参数上,以太网端口升级成2个100Gb,拥有1M LUT、2x QSFP28的封装尺寸和75W的低功耗,搭载核Arm SoC的NXP LX2162 16-core A72。 Kartik Srinivasan为记者介绍,SN1000是一款开箱即用且即插即用的产品,其背后的秘诀是赛灵思预先对硬件进行了OVS加速、网络虚拟化安全加速和存储加速等。 对于其重点可组合性上,Kartik Srinivasan介绍表示,SN1000支持客户根据不同要求进行灵活组合和加速,这归功于内存既支持数据面也支持控制面,通过这样的双向支持能够让数据面实现管理和加速,在控制面实现ARM的CPU进行加速,以达到高效便捷的安全分离和迁移,是行业积极拥抱异构计算的典范。 专家预测2024年可编程的SmartNIC将占市场的70%,那么以FPGA为核心的SmartNIC有什么不同?Kartik Srinivasan表示,从传统或标准的NIC到卸载NIC再到可编程SmartNIC,最早采用SmartNIC技术的是超大规模的数据中心和云服务提供商,包括百度、阿里、腾讯,这些提供商在快节奏的变革和多样化网络功能中,拥有很多要求,特别是线速性能的数据包处理方面,以实现加速网络、安全和存储卸载这三个功能。 SmartNIC主要包括FPGA、ASIC、CPU/SoC三种,但ASIC的实现方案缺乏定制能力,很难跟上每间隔12-18个月就产生很大变化的速度演进,CPU/SoC又难以实现硬件加速的要求和性能。因此,FPGA的灵活性和强大的加速能力成为了首选。 在SN1000这一“萌新降生”后,目前Xilinx在NIC系列上拥有X2、U25、SN1000三个平台,分别应对不同对场景和供客户选择。 可组合的AI视频分析 本次发布会,赛灵思还发布了赛灵思智能世界视频分析平台Xilinx Smart World,之所以发力这一方面是AI视频分析对时延和算法复杂性拥有极高要求,诸如口罩检测、人员计数、病患监控、工业安全、零售分析、门禁控制等方面均有强劲需求。 根据赛灵思数据中心部亚太区数据中心战略营销经理Guruprasad M. Parthasarathy的介绍,该解决方案着重两个关注点:其一,去掉FPGA硬件开发,客户只需相关应用开发即可;其二,赛灵思联合生态合作伙伴提供了随时可部署的视频分析解决方案,方案支持智慧城市、智能医疗、智能零售等重要领域部署。 赛灵思智能世界坚实的后盾是其Alveo器件系列,方案拥有两个优势:其一,拥有总拥有成本(TCO)优势,据Guruprasad介绍,与其竞品英伟达T4 GPU相比,能够降低30%的总拥有成本;其二,拥有时延优势,与其竞品英伟达T4 GPU相比能够在16流上提速77%,32流上提供71%。 值得一提的是,赛灵思智能世界应用将可在VMSS平台上直接进行应用的开发,这是一个高度可扩展的平台,该平台不仅拥有极低的时延,还拥有极强的扩展性,在机器学习和人工智能算法复杂性增时也可同时并行多种模型和算法,不会影响端到端的性能。 Guruprasad表示,平台拥有许多合作伙伴,包括Mipsology、deepAI、Aupera,这些伙伴开发的视频解决方案能够成功帮助客户应用搭建,并且各个伙伴的视频解决方案各具特色,可供客户按需选取。 Guruprasad列举了腾讯WeLink的智能楼用例,该方案采用了合作伙伴的Aupera的解决方案,采用方案之前视频流和互联网数据都会放腾讯云汇总进行处理,这不仅拥有极高的成本也过度消耗了云计算。在采用Aupera方案后,实现在本地边缘推断,大大降低了时延,同时使得带宽的成本降低了90%,目前方案已成功部署5000个摄像头,实现了人脸识别、口罩检测等功能。 通过该方案可以看出,赛灵思智能世界的核心是开箱即用和即插即用,赛灵思正在赋能Alveo加速卡在应用层面的可组合,以充分发挥其成本和低时延特性。 赛灵思加速算法交易 赛灵思还推出了赛灵思加速算法交易,这一解决方案的核心概念也是开箱即用和即插即用,即在应用开发上的可组合。不过赛灵思智能世界聚焦的是AI视频分析,赛灵思加速算法交易则着重“算法交易”或“HFT高频交易”领域。 据赛灵思数据中心市场营销总监Ed Wright介绍,当今的算法交易其实主要存在硬件算法交易和软件算法交易两种,二者在能力和性能上拥有重大鸿沟,且软件算法交易如若想转换成硬件算法交易的门槛是极高的,需要专门的硬件开发商在IT进行架构和设计。这样势必拥有极高的成本和极长的交付期,伴随而来的风险是极高的。 赛灵思加速算法交易便可在无需硬件开发情况下,实现非常复杂的策略,且让交易者能以少于微秒(sub-microsecond)的时延实施先进策略。 Ed Wright表示,在赛灵思的vitis平台上,开发者可用模块化的方式构建部署基于FPGA的Alveo加速卡,平台不仅支持库的自由组合,还支持非常广泛的算法交易用力,在此层级上可继续部署算法交易的框架和IP。 在算法交易市场上,之前多是CPU驱动,但相比FPGA使用CPU仍然拥有较长的交付期和较高的成本。值得一提的是,CPU驱动的算法交易缺乏市场竞争,在FPGA突入这样的市场空白之下,既能够缩短上市时间还能提供强力有力的竞争。 赛灵思加速算法交易适用于经纪人、交易所、市场数据厂商、销售侧厂商、自营交易商等不同机构用户,能够为其提供算法迥异、智能订单路由、市场数据门户、FIX门户、进行交易、交易前风险、会场数据加速器等服务。 部署赛灵思加速算法交易也非常便捷,只需通过赛灵思渠道的经销商和分销商购置Alveo U50或Alveo U250,从Xilinx.com下载开源算法,无需任何许可证费用即可立即使用赛灵思加速算法交易。 总结 在可组合上,本次赛灵思2021年春季发布推出了Alveo SN1000 SmartNIC、赛灵思智能世界、赛灵思加速算法交易三款可组合式数据中心平台产品,聚焦于软件定义和硬件加速。 除此之外,Xilinx App Store也一并被发布,根据Ed Wright的介绍,该应用商店不仅能够方便地消费选择应用,还能方便地将方案推给客户,预计赛灵思应用商店将成为客户优选的购买和部署加速应用的新方式。 在可组合概念逐渐深化之下,行业掀起一股新的浪潮,赛灵思的三款平台产品也拉开了可组合性数据的序幕。通过赛灵思的部署来看,三款新平台的核心除了可组合,还聚焦了开箱即用和即插即用这一概念。彼时,FPGA开发因其入门难度抵挡了许多开发者的脚步,赛灵思着重降低硬件开发的比重,从而让开发应用成为“主战场”。 记者认为,当FPGA普适于不同层级的开发者,开发重点愈发趋向应用本身,FPGA的低延时、高性能、灵活性和总拥有成本的优势将逐渐填补传统计算领域空白,使得开发者有更广的选择空间。

    时间:2021-03-10 关键词: FPGA 数据中心 加速卡 Xilinx

  • Xilinx 推出软件定义、硬件加速型 Alveo SmartNIC,掀起现代数据中心革命

    Xilinx 推出软件定义、硬件加速型 Alveo SmartNIC,掀起现代数据中心革命

    新闻概要: · 完全可组合且易于编程的 100Gb/s SmartNIC 可提供线速网络功能卸载; · 推出 smart world (智能世界) AI 视频分析解决方案,面向最严苛的 AI 视频应用提供确定性的低时延性能; · 新型加速算法交易框架助力软件开发者打造突破毫秒时延壁垒的交易解决方案; · 发布Xilinx App Store,在Alveo™ 卡、本地或云端实例上进行评估、购买和部署加速应用更加简单。 2021 年 2 月 24 日,中国北京——为满足现代数据中心发展需求,赛灵思公司今日宣布推出一系列全新数据中心产品及解决方案,包括全新 Alveo SmartNIC 系列、smart world (智能世界) AI 视频分析应用、一款能够实现亚微秒级交易的加速算法交易参考设计,以及Xilinx App Store (应用商店)。 图:赛灵思全新推出的 Alveo SN100 SmartNIC 系列 从联网和 AI 分析到金融交易,这些当今要求最严苛、最复杂的应用亟需低时延和实时性能。而这一性能水准的实现,始终受限于硬件开发受成本高昂且周期漫长。借助这些全新产品及解决方案,赛灵思正为软件开发者扫清障碍,助其在 Alveo 加速器卡上快速打造和部署软件定义、硬件加速型应用。 赛灵思执行副总裁兼数据中心事业部总经理 Salil Raje 表示:“为了提升网络带宽和针对人工智能与实时分析等工作负载进行优化,数据中心纷纷进行转型。这些复杂、计算密集且持续演进的工作负载正将现有基础设施推向性能极限,并推动了对完全可组合的软件定义硬件加速器的需求。这种加速器提供的灵活应变能力既可以优化现今最严苛的应用,同时,其所提供的灵活性还可以快速适配新型工作负载与协议,并以线速对其进行加速。” 全新 Alveo SN1000 SmartNIC 赛灵思® Alveo™ SN1000 是业界首个可组合式 SmartNIC 系列,面向各类功能卸载提供了软件定义硬件加速功能。SN1000 SmartNIC 可以直接卸载 CPU 密集型任务,以优化联网性能,其开放架构能以线速为广泛的网络功能提速。 利用 Vitis™ Networking 平台和 P4、C 和 C++ 等业界标准的高级编程语言,软件开发者可以打造在 SmartNIC 上的硬件里运行的网络功能、协议以及应用。Vitis Networking 使组织机构可以快速、轻松地组合新网络功能与调整现有网络功能,无需更换硬件即可处理新协议和新应用,实现面向未来投资。 SN1000 SmartNIC 能为多种类型的联网、安全和存储卸载提供软件定义的硬件加速功能,例如开放虚拟交换机( Open vSwitch )和虚拟化加速( Virtio.net )。安全卸载包括 IPsec、kTLS 和 SSL/TLS,而加速存储应用则包括 Virtio.blk、NVMe™ over TCP、Ceph 以及压缩和加密业务。 行业支持 · “Vmvare正为要求更高安全性的下一代应用定义混合云架构。SmartNIC 将在 VMware Cloud Foundation 架构中发挥关键作用,为客户提供一个跨越裸机和虚拟化环境的统一管理、安全和弹性模型,在这些环境中,赛灵思 Alveo SN1000 SmartNIC 的可组合性将为客户提供灵活、集成的优质解决方案。” ——VMware云平台事业部营销副总裁 Lee Caswell · “目前的软件定义型数据中心亟需灵活性和可扩展性,以此满足客户工作负载不断变化的需求。赛灵思 Alveo SN1000 SmartNIC 系列的创新可组合卸载框架支持浪潮快速开发和部署定制工作负载,从而灵活适应日益演进的客户需求。” ——浪潮集团网络事业部总经理李鹏翀 SN1000 SmartNIC 系列基于赛灵思 16nm UltraScale+™ 架构,采用低时延的赛灵思 XCU26 FPGA 和 16 核 Arm® 处理器。SN1000 SmartNIC 为 10/25/100Gb/s 连接提供了双 QSFP 端口,其具备领先的小封装性能和 PCIe Gen 4 互联功能。SN1000 采用全高半长外形规格和 75 瓦功率封装。 Alveo SN1022 SmartNIC 将于 2021 年 3 月全面供货。 以全新 AI 视频分析平台构建智能世界 赛灵思正推出一款具有合作伙伴解决方案生态系统的 AI 视频分析平台,以针对最复杂且对时延敏感的 AI 视频推断应用进行加速。由视频机器学习流服务器支持的赛灵思 smart world 平台,可以提供整体应用加速,还能在单个 Alveo 加速器卡上以确定性的低于 100 毫秒的流水线时延支持多个神经网络。其结果就是以业界最低的总拥有成本 ( TCO )支持严苛的 AI 视频分析应用。 赛灵思 smart world 生态系统解决方案已开始供货,包括: · Aupera 将公司的智能视频处理与 Alveo 加速器结合,提供了交钥匙智能城市和智能零售解决方案。 · Mipsology 提供了一套工具集,助力现有 AI 应用从基于 GPU 的架构向 Alveo 平台轻松迁移,同时兼具即插即用的高性能 AI 推断加速功能。 · DeepAI 通过 Alveo 加速器在边缘提供 AI 训练,与基于 GPU 的解决方案相比,单位成本性能提升高达 10 倍。 面向全员的低时延电子交易 传统上,在算法交易中实现亚微秒级时延需要经过高成本、高耗时的硬件开发。现在,Vitis 开发平台提供了一款加速算法交易( AAT )参考设计。它令软件开发人员无需开发定制硬件,就能快速且更具成本效益地实现亚微秒交易性能。 AAT 实现在 Alveo 加速器卡上。它提供的模块化设计囊括了一个端到端低时延交易解决方案的全部必需组件。每个模块都能在 Vitis 平台上使用 C 和 C+ 进行定制,以满足每个企业的具体需求。 AAT 参考设计现已向 Alveo 加速器卡客户免费提供。 Xilinx App Store (应用商店) 赛灵思还推出了一个包含诸多可立即部署的加速应用的应用商店,涵盖应用范围从 smart world AI 视频分析到反洗钱和实时视频转码。赛灵思生态系统合作伙伴开发的容器化预构建应用提供了一种简便方法,使得评估、购买和部署加速应用仅需几分钟即可完成。

    时间:2021-02-24 关键词: 数据中心 软件定义 Xilinx

  • Xilinx 联手富士通助力5G在美部署

    2021 年 2 月 5 日,中国北京——自适应计算的全球领导企业赛灵思公司(Xilinx, Inc.)今日宣布正为富士通( Fujitsu Limited ) O-RAN 5G 射频单元( O-RU )提供领先的 UltraScale+ 技术。采用赛灵思技术的富士通 O-RU 将部署在美国首个符合 O-RAN 标准的新建 5G 网络中。与此同时,富士通正对赛灵思 RFSoC 技术进行评估,以期为后续更多基站的部署进一步降低成本和功耗。 富士通 O-RU适用于 5G O-RAN 网络各种频段和多频段应用。富士通 O-RU 采用的赛灵思 UltraScale+ 器件面向不断演进的 5G O-RAN 网络需求,在成本经济性与自适应性和可扩展性之间实现了最佳平衡。此外,赛灵思还会继续与其他 O-RAN 生态系统合作伙伴携手合作,以确保对世界级 5G 网络所需软硬件进行持续的验证。 赛灵思执行副总裁兼有线与无线事业部总经理 Liam Madden 表示:“我们很自豪能够运用我们业界领先的 UltraScale+ 解决方案,与富士通携手开发其多代 5G 射频单元。这些单元将在主要的新建 5G 网络中得到广泛应用。随着 5G 市场需求不断演进,富士通也认识到集成赛灵思灵活应变 RFSoC 在应对下一代无线电部署标准演进方面的重要意义。” 富士通高级副总裁兼移动系统业务部主管 Masaki Taniguchi表示:“富士通设计团队与赛灵思在O-RAN 射频单元上紧密协作,致力于实现更强的灵活性和更低的成本,同时也为 5G 网络带来更大的创新和更多的全新功能。赛灵思 UltraScale+ 解决方案组合与富士通领先的无线电平台相结合,为充分发挥 O-RAN 优势奠定了坚实的基础,这些优势将在 5G 部署中发挥核心作用。我们期待与赛灵思继续开展合作,将其 RFSoC 系列集成到我们的下一代解决方案中。” 首批新建 5G O-RAN 系统将在今年完成部署。

    时间:2021-02-05 关键词: 富士通 5G Xilinx

  • 医疗设备中,FPGA扮演什么角色?

    医疗设备中,FPGA扮演什么角色?

    FPGA(现场可编辑门阵列)作为赛灵思(Xilinx)的一项重要发明,以其可编程和灵活性著称。起初,FPGA只是用来仿真ASIC,再进行掩码处理和批量制造使用。不过ASIC相比FPGA来说明显在定制化上要求过高,流片量过小情况下成本反而更高,因此两者毫不冲突地“各司其职”。而后,随着加速器的出现和算力提升,目前已成为与GPU齐名的并行计算器件。 如今,FPGA已进发数据中心领域,相比CPU和GPU,FPGA所需器件更少,功耗也更优。赛灵思依靠其“数据中心优先”、“加速核心市场发展”、“驱动自适应计算”的三大战略加持下,使其ACAP平台和Alveo加速卡在数据中心市场极具竞争力。 除此之外,赛灵思曾为笔者展示过其云服务商领域的“一体化SmartNIC平台”、消费领域的“FPGA TCON”方案、工业领域的Zynq SoC系列方案。 实际上,根据赛灵思透露,医疗领域已占据赛灵思营收非常重要的比重,并且一直在11%-15%的速度增长。那么赛灵思是依靠什么FPGA产品占据的医疗市场,FPGA器件在医疗设备中扮演什么角色? 日前,赛灵思为记者介绍了近期在医疗科学和医疗设备方面的成果,21ic中国电子网记者受邀参加此次采访。 FPGA器件能用在什么地方 信息显示,全球人均医疗支出每年都在增长,随着人口老龄化加剧,消费者对医疗条件和医疗成本都有着极高的预期。另一方面,随着疫情的爆发,市场对病情的及早发现和诊断的快速分析有了更高的要求,这就需要医疗器械成本的进一步降低和算力的提升。 FPGA器件自身拥有可编程特性,借助这种优势,可避免ASIC器件前期高昂的一次性工程费用,消除最低订单数量和多芯片迭代风险和损失。医疗行业本身是与科技发展联系最为紧密的行业之一,伴随FPGA器件的不断迭代升级,更多新设备出现,引领了新的治疗方法、治疗途径、治疗理念的改变。 赛灵思医疗科学全球业务市场负责人Subh Bhattacharya 根据Subh Bhattacharya的介绍,赛灵思的FPGA器件在医疗领域的应用主要分为三类:临床、医疗成像和诊断分析。 01、临床环境 临床设备数量大种类多,因此需要灵活性极强的FPGA。需要注意的是,部分设备直接影响患者生命安全,对启动速度、安全稳定性、时延要求极高;部分设备在便携性上则有一定要求,对功耗、小尺寸有很大需求。 根据Subh的介绍,在临床方面,赛灵思的Zynq UltraScale+ MPSoC(下文简称为“ZU+ MPSoC”)是一个高度集成的平台,集成多个处理器,拥有可编程逻辑,此外还集成了信息安全和功能安全功能。Subh强调,这个技术平台的强大功能和性能非常适合在临床环境应用之中,包括从云端到边缘。 Subh为记者展示了几个利用该平台解决临床环境的实例: 其一是赛灵思与Spline.AI和AWS(亚马逊云服务)合作开发的医疗AI,利用ZU+MPSoC的ZCU104平台作为边缘设备,实现的高精度低时延的医疗X射线分型深度学习模型和参考设计。该方案可独立自主根据Chest X-Ray预测疾病,也可预测COVID-19和肺炎,也可开发定制模型供临床使用。另外,ZCU104支持开源语言PYNQ语言下开发,也可借助AWS IoT Greengrass实现进一步的扩展和部署。该方案发挥了ZU+ MPSoC的高性能和扩展性,赋予了低成本医疗设备高精度的诊断。 其二是赛灵思为奥林巴斯内窥镜核心技术提供支持。该方案发挥了ZU+ MPSoC在启动速度、功耗和低时延的特性。 其三是赛灵思为Clarius超便携高性能超声波系统。该方案发挥了ZU+ MPSoC片上双ARM处理器和FPGA的小尺寸封装特性,实现了超便携。 究其历史,Zynq SoC是赛灵思在2011年推出的全球首款集成ARM内核的产品,彼时该平台称为“可扩展的处理器平台”,主要是为了将市场扩展到嵌入式应用之中。此前FPGA多用作辅助芯片,自从引入更多功能的集成SoC平台之后,ARM GPU、数据安全处理器、功能安全处理器都被集成在单芯片之中。Subh表示,经过这样的转型之后,赛灵思从每年5%-6%的收入增长,实现了到14%-15%的收入增长,2.5倍的增长率全要归功于这样的技术平台。 除此之外,Subh还为记者展示ZU+ MPSoC在医疗安全上的解决方案。“目前,全球安装的医疗物联网设备超过1亿台,到2020年将增长到1.61亿台。医界高管认为 59%隐私问题, 55%老旧系统集成和54%安全问题,是阻碍当今医疗机构采用物联网的三大障碍。” Subh表示,赛灵思可以利用可编程平台,不断适应新的安全防护措施,这种升级囊括了软件和硬件。最终体现在SoC上的,就是认证与加密启动、安全启动、测量启动、安全应用通信、基于云的监测等功能。 02、医疗成像 大型医疗成像设备使用FPGA器件已经是基本操作,Subh为记者介绍,在医疗成像方面,主要包括CT、超声、X射线、PET、MRI扫描仪等。 对于医疗成像,Zynq UltraScale+ MPSoC同样适用。Subh表示,除此之外还有Versal ACAP,这个系列可以理解为下一代的MPSoC,Versal ACAP在成像领域具有非常大优势。 Versal ACAP除了拥有ARM多处理器集成、可编程逻辑、DSP以外,还加入了AI引擎,即SIMD、VLIW这样的单元,可以支持很多类似操作的平行处理。 Subh为记者展示了超声波图像重构与计算机辅助诊断的方案,利用赛灵思的软硬件支持,能够降低功耗和热度范围、降低解决方案成本、延长设备使用寿命、低时延边缘推断,虽然市场非常复杂,赛灵思的技术也能够大大提高生产力。 03、诊断分析 Subh表示,除了SoC和FPGA,赛灵思还提供即插即用的Alveo加速卡,正因这是一种PCle的解决方案,因此可以大大降低开发时长。根据介绍,Alveo加速卡适用于任何通用PC,既可以加速CPU的普通任务,也可以加速其他的GPU的任务,最终实现高吞吐量和超低时延。其独特的算力和灵活应变能力,可以大大加速很多的医疗应用。 联影医疗(United Imaging)是一家中国公司,这家公司在使用Alveo U200加速卡替代传统GPU时发现,Alveo的技术成本更低、功耗更低,并且无需牺牲任何性能或是开发进度。 FPGA vs. CPU&GPU 医疗设备中使用CPU或者GPU产品的方案也屡见不见,为何FPGA拥有如此卓著效果,甚至有着替代CPU和GPU的“魔力”?实际上,CPU和GPU都属于冯诺依曼结构,FPGA能够突破结构上的限制因此拥有极强的能效。 具体来说,CPU和GPU需要使用SIMD(单指令流多数据流)来执行存储器、译码器、运算器、分支跳转处理逻辑等,FPGA则在烧写时已经确定每个逻辑单元的功能,因此不需要指令;另外,CPU和GPU在内存使用中是共享的,因此就需要访问仲裁,执行单元间的私有缓存使得部件间要保持缓存一致性,同样在烧写过程中FPGA已明确通信要求,因此无需共享内存进行通信。 得益于此,FPGA拥有极强的浮点乘法运算能力,而且对比同样是浮点运算的GPU延迟更低。这是因为,FPGA同时拥有了流水线并行和数据并行,而GPU只有数据并行。 从算力上来说,赛灵思还将FPGA器件转变为了SoC进行加速和自适应。赛灵思在加速上通过标量引擎实现,包括ARM、应用处理器和实时处理器,而自适应引擎的核心便是可编程逻辑器件FPGA,另外还配备智能引擎,目前配备的是DSP。特别是,在Versal ACAP的平台上还会将会有AI引擎进行支持,进一步进行加速和自适应。 “在医疗领域,诸如内窥镜这种应用,手术中患者拥有一个共同的要求,就是时延非常低,甚至需要实时来完成。从摄像头捕捉图像,经过管线处理,再到显示屏可能不到20微妙的时间。CPU和GPU达不到FPGA如此低的时延,因此这就是FPGA相比CPU和GPU的最大优势”,Subh继续为记者介绍,从功耗、成本和集成上,赛灵思SoC的FPGA也拥有更好的优势。 “很多领域,诸如视觉化,GPU使用很多年了,FPGA并不是做不到,不过我们还是会专注在优势的领域,即在封闭空间内做数据移动,而非断断续续的内存上传的情境”,Subh坦言。 不同层面分析FPGA在医疗的应用 能够在医疗领域,兼顾拥有业界领先的AI时延与性能,生命周期延长、高质量、高可靠性、高安全性,实时、确定性控制与接口的仅赛灵思一家。 赛灵思除了提供FPGA和 SoC这样的硬件器件及平台以外,还专门为降低FPGA 开发门槛满足广泛市场应用需求量身定制了Vitis AI统一软件平台。之前笔者也曾多次介绍这款软件平台,算法工程师无需硬件设计经验,也可直接应用算法的实现。 赛灵思的医疗解决方案帮助了Illumina对重症新生儿做基因组分析,为ICU患者和重症患者加速推进eyetech的基于眼球追踪的沟通平板电脑,与迈瑞合作以抗击新冠疫情。FPGA就是在不经意间为声名增添了一份敬畏。 笔者认为,赛灵思的FPGA器件从高性能加速和自适应两方面着手,成为了其在市场立足的最大竞争力。一方面,FPGA、ARM、应用处理器、实时处理器、DSP、AI引擎利用片上系统(SoC)和软件进行高度集成,既增强了算力也增强了应用的扩展性;另一方面,FPGA本身拥有的低延时性,对于时延要求极高的医疗领域可以说是“天生一对”。 从市场上来分析,随着疫情的爆发,医疗设备市场需求持续增加,其中不乏大型数据分析和便携性要求极高的设备,这刚好吻合了FPGA SoC的特点。另一方面,医疗水平的提升和市场马太效应之下,更具能效和低功耗优势的FPGA产品需求量持续增加。 从软件上分析,赛灵思的Vitis平台适用于不同人群,包括熟练掌握HDL语言的硬件工程师,熟练掌握各大编程语言的软件工程师,也适用于熟练掌握TensorFlow、Caffe、PyTorch的算法工程师。利用这种灵活性,可以让许多有创意的初创公司有了施展拳脚的可能。 通过赛灵思的介绍,可以说无论是大型设备还是便携设备,FPGA都有其一席之地。 未来赛灵思医疗创新之路该如何发展?Subh表示,在医疗产品上赛灵思将不断提高集成度并降低封装尺寸,另一方面,将会不断发展异构计算提高效率和性能。

    时间:2020-11-26 关键词: FPGA 赛灵思 Xilinx

  • Xilinx 与德州仪器联合开发高能效 5G 无线电解决方案

    Xilinx 与德州仪器联合开发高能效 5G 无线电解决方案

    2020 年 11 月 19日,中国北京 —— 赛灵思公司(Xilinx, Inc.)今日宣布与德州仪器( TI )展开合作,共同开发可扩展且灵活应变的数字前端( DFE )解决方案,以提升较少天线数的无线电应用能效。该解决方案运用赛灵思灵活应变的IP 来强化射频性能,提升室内与室外无线电应用能效。通过将赛灵思业界领先的 Zynq UltraScale+ MPSoC 系列和灵活应变的射频 IP 与 TI 的 AFE7769 四通道射频收发器相结合,开发者能够更好地解决大型运营商和专用网络面临的运营成本( OPEX )和资本支出( CAPEX )问题。 图:Xilinx 与德州仪器联合开发可扩展且灵活应变的数字前端( DFE )解决方案 下一代 LTE 和 5G 小蜂窝需要满足大量新兴需求以及不断演进的需求。由于需要支持更高带宽以及增强型移动宽带( eMBB )、大规模机器类通信( mMTC )和超可靠低时延通信( URLLC )等新用例,这就推动了市场对无线电新功能的需求。对于开发者而言,拥有一款可以进行调整与扩展的无线电平台,从而为这些新用例提供支持,这一点至关重要。 赛灵思执行副总裁兼有线与无线事业部总经理 Liam Madden 表示:“无线电平台的成功要诀在于射频功率放大器( PA )的效率和性能。即便在低功耗的小蜂窝应用中,PA 也会耗用一款典型新一代无线电 50% 以上的功耗,进而成为推升资本支出和运营成本的主要因素。因此,能够满足当前和未来的 PA 效率需求、可扩展且灵活应变的 DFE 解决方案,是 5G 平台发展的关键所在。” 赛灵思灵活应变的数字射频 IP 包含专业的峰值因数衰减( CFR )和数字预失真( DPD )功能。它是业界唯一一款能够支持多种类型无线电带宽和载频配置的解决方案。另外,通过紧密集成 Zynq UltraScale+ MPSoC 器件中实现的其余 PHY (物理层)处理,它能够处理多种无线电接入技术( RAT )和 5G 波形带来的日益复杂的信号动态变化,而独立的 DPD 实现方案对此力有未逮。为了借助更广泛的 GaN 及新架构应用来满足这些新兴的无线电需求,PA 技术也在快速演进,如何适应这些新技术是实现 PA 效率最大化的核心。 TI 数据转换器产品业务部副总裁兼总经理 Karthik Vasanth 表示:“频谱效率和射频功率传输的 PA 线性是实现 5G NR 系统性能优势的关键。诸如 AFE7769 之类的宽带收发器有助于解决高阶 PA 非线性问题,并实现更高效的功率输出。借助这一实现方案,开发者可以满足市场对更高瞬时带宽与天线数量的需求,从而为 MIMO (多输入多输出)提供支持,同时还能以可扩展能力达成系统成本目标。” 为加快开发速度并为开发者评估这些解决方案提供便利,赛灵思提供了一系列开发平台和开发工具。如需观看可实现高达 200MHz 带宽(适用于 LTE 和 5G NR)的小蜂窝 4T4R 无线电解决方案演示,请点击下列链接。演示基于赛灵思 ZCU102 Zynq UltraScale+ MPSoC 评估平台、TI AFE7769 评估模块( AFE7769EVM )和 Skyworks 28dBm SKY66318-21 PA。

    时间:2020-11-19 关键词: 德州仪器 5G Xilinx

  • Xilinx 携手三星推出业界首款灵活应变的计算存储驱动器

    Xilinx 携手三星推出业界首款灵活应变的计算存储驱动器

    2020 年 11 月 11 日,中国北京 —— 赛灵思公司(Xilinx, Inc.)与三星电子有限公司今日宣布推出三星 SmartSSD® 计算存储驱动器( CSD )。基于赛灵思 FPGA 的 SmartSSD CSD 是业界首款灵活应变的计算存储平台,能够提供数据密集型应用所需的性能、定制能力和可扩展能力。 图:基于赛灵思 FPGA 的三星 SmartSSD 计算存储驱动器( CSD ) 赛灵思将在 11 月 10 日至 12 日举办的闪存峰会虚拟大会和博览会上展出 SmartSSD CSD 及合作伙伴解决方案。 SmartSSD CSD 是一款灵活的可编程存储器平台,开发者可以用其打造各种独特的可扩展加速器,以解决数据中心面临的一系列问题。它可以助力新一代软件开发者以熟悉的高级语言轻松构建创新的硬件加速解决方案。对于数据库管理、视频处理、人工智能层、复杂搜索和虚拟化等应用,SmartSSD CSD 能够将其数据处理性能提升 10 倍或更高。 赛灵思数据中心事业部市场营销副总裁 Pej Roshan 表示:“数据处理是发挥价值的关键。SmartSSD CSD 使广泛的新手开发者得以充分施展计算存储的优势,快速推出令人惊叹的应用,以解决数据中心面临的众多棘手挑战。从透明压缩到下一代 AI 推断加速,SmartSSD CSD 的功能十分强大,没有其做不到,只有开发者想不到。” 三星半导体公司内存销售与市场营销高级副总裁 Jim Elliott 表示:“业界正日渐意识到 SmartSSD CSD 在提升数据中心乃至更多应用性能方面的超强能力,而且随着赛灵思最新应用开发工具的问世,我们预计大量加速应用将呈爆发式增长。” SmartSSD CSD 集成了赛灵思 FPGA 加速器,使得高速计算更贴近数据所在位置,从而绕过了服务器 CPU 的限制。减少数据迁移可以降低时延和功耗,进而加快数据处理速度及效率。SmartSSD CSD 使企业得以满足用户更快访问数据的需求,而无需被迫购买更多服务器以导致资本支出( CAPEX )和运营成本( OPEX )上升。另外,主机 CPU 资源得到释放,可以更高效地处理其他更高级的任务。 赛灵思灵活应变的平台 SmartSSD CSD 平台旨在通过运用 Vitis 统一软件平台和加速库轻松创建定制应用。借助预构建的定制应用,开发者和企业应用厂商均能加速上市进程。Vitis 平台中的运行时、库、API 和驱动程序,都能使用常见的高级语言(如 C、C++ 和 OpenCL )构建到系统中。 此外,赛灵思还推出了一款基于 dm-crypt 打造的高性能、易于部署的数据加密解决方案。通过使用标准的 Linux 内核模块,SmartSSD CSD 开发者能够运用 Vitis 库来创建交钥匙加速应用,而且这些应用可以轻松地跨多个 SmartSSD CSD 进行扩展。 交钥匙加速应用 赛灵思生态系统合作伙伴已开发出一系列极具吸引力的交钥匙应用,可以为大数据分析、视频转码和存储内搜索等服务提供数据处理加速。 具有代表性的加速解决方案包括: · 大数据/数据分析 —— SmartSSD CSD 具备 Bigstream 超加速层,可以助力客户在用于大数据处理的 Apache Spark™ 统一分析引擎上,将数据解读速度提升高达 10 倍。 · 存储内搜索 —— Lewis Rhodes Labs( LRL )借助 SmartSSD CSD 实现了新颖的神经形态处理,可在几分钟内搜索 PB 级数据,于大型数据湖泊中完成“大海捞针”般的数据搜索。与其他解决方案相比,LRL 的确定性处理功能可将查询速度最高提升 100 倍。 · 视频文件转码 —— CTAccel 的预构建 SmartSSD CSD 解决方案实现了高性能图像处理,可提高服务器吞吐量、降低时延,同时节省高达 60% 的视频转码成本。 · 透明压缩 —— Eideticom 的 NoLoad NVMe CSD 可将存储容量提升高达 10 倍甚至更高,并提升线速压缩性能、改善 CPU 利用率,同时缓解存储器带宽压力。 驱动器规格与供货情况 SmartSSD CSD 是标准的 2.5 英寸( U.2 )固态硬盘,功耗低至 25 瓦。它提供了 4TB 物理存储容量,与加速透明压缩相结合后可存储高达 12TB 或更多数据。内部集成的赛灵思 Kintex® UltraScale+™ FPGA 加速器拥有 100 万个系统逻辑单元和近 2,000 个用于硬件加速的数字信号处理( DSP )片。 SmartSSD CSD 于今日起接受预订。根据与三星达成的协议,将于明年 1 月通过赛灵思及其授权经销商批量供货。 2020 年闪存峰会 赛灵思将与合作伙伴在 105 号展台携手展出 SmartSSD CSD 及加速解决方案。此外,赛灵思数据中心事业部工程副总裁 Gopi Jandhyala 将莅临展台,发表题为《未来的灵活应变数据中心》的主题演讲,时间定于太平洋时间 11 月 11 日上午 11 点 35 分。

    时间:2020-11-11 关键词: 三星 存储驱动器 Xilinx

  • Xilinx 为 5G 无线电大规模部署推出突破性 Zynq RFSoC DFE

    Xilinx 为 5G 无线电大规模部署推出突破性 Zynq RFSoC DFE

    2020 年 10 月 28 日,中国北京 —— 自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.)今日宣布推出 Zynq® RFSoC DFE,这是一类全新的具有突破性意义的自适应无线电平台,旨在满足不断演进的 5G NR 无线应用标准。Zynq RFSoC DFE 将硬化的数字前端( DFE )模块与灵活应变的可编程逻辑相结合,为涵盖低、中、高频段频谱的广泛用例打造了高性能、低功耗且经济高效的 5G NR 无线电解决方案。Zynq RFSoC DFE 在采用硬化模块的 ASIC 的成本效益与可编程和自适应 SoC 的灵活性、可扩展性及上市时间优势之间,实现了最佳的技术平衡。 图:赛灵思为 5G 无线电大规模部署推出突破性 Zynq RFSoC DFE 5G 无线电所需的解决方案,不仅要满足广泛部署所提出的带宽、功耗和成本挑战,还必须适应三大关键 5G 用例:增强型移动宽带( eMBB )、大规模机器类通信( mMTC )以及超可靠低时延通信( URLLC )。此外,解决方案必须能够随不断演进的 5G 标准进行扩展,如 OpenRAN ( O-RAN )、全新的颠覆性 5G 商业模式。Zynq RFSoC DFE 集成了针对 5G NR 性能与节电要求而硬化的 DFE 应用专用模块,同时还提供了结合可编程自适应逻辑的灵活性,从而为日益发展的 5G 3GPP 和 O-RAN 无线电架构提供了面向未来的解决方案。 赛灵思执行副总裁兼有线与无线业务部总经理 Liam Madden 表示:“为满足 5G 的特殊需求,赛灵思史上首次推出这样一款硬化应用专用 IP 多于自适应逻辑的无线电平台。随着 5G 相关市场需求日益演进,集成式 RF 解决方案也需不断适应未来标准。Zynq RFSoC DFE 在灵活应变能力与固定功能 IP 之间提供了最佳平衡。” 与上一代产品相比,Zynq RFSoC DFE 将单位功耗性能提升高达两倍,并且能够从小蜂窝扩展至大规模 MIMO ( mMIMO )宏蜂窝。该解决方案是一款独特的直接 RF 采样平台,能够在所有 FR1 频带和新兴频带(最高可达 7.125GHz )内实现载波聚合/共享、多模式、多频带 400MHz 瞬时带宽。当用作毫米波中频收发器时,Zynq RFSoC DFE 可提供高达 1600 MHz 的瞬时带宽。Zynq RFSoC DFE 的架构支持客户绕过或定制硬化的 IP 模块。例如,客户既可以利用支持现有和新兴 GaN Pas 的赛灵思经现场验证的 DPD,也可以插入其自有的独特 DPD IP。 ABI Research 5G 高级研究总监 Dimitris Mavrakis 表示:“随着 5G 商业部署和新用例持续演进,对于整个供应链而言,如何为供应商提供灵活的组件以创建具有成本效益、适应性强且面向未来的设备十分关键。尤其是 OpenRAN,其在这方面的要求更高,灵活的设计对其成功至关重要。Zynq RFSoC DFE 实现了硬化和自适应可编程逻辑之间的平衡,是一款兼具通常 ASIC 才具有的成本优势以及 FPGA 才拥有的设计灵活性和定制化优势的独特产品。” 供货情况 现已面向早期试用客户提供 Zynq RFSoC DFE 设计文档和技术支持,大批量供货预计从 2021 年上半年开始。

    时间:2020-10-28 关键词: 5G 无线电 Xilinx

  • 官宣!AMD以350亿美元收购赛灵思

    官宣!AMD以350亿美元收购赛灵思

    21ic家获悉,昨日晚间,AMD正式宣布以350亿美元的全股票交易收购,长期以来的传言终于成真,如果此前宣布的几起收购都成立,今年将产生四起半导体重大收购案。 AMD预计,该交易将立即提高其利润、EPS和自由现金流。 AMD总裁兼首席执行官苏姿丰表示,对赛灵思的收购标志着公司迈出了成为高性能计算行业领导者和全球最大、最重要技术公司首选合作伙伴的下一征程。“这确实是引人注目的强强联合,将为所有利益相关者创造可观的价值,包括AMD和赛灵思双方股东。” AMD总裁兼首席执行官苏姿丰 赛灵思总裁兼首席执行官victor peng表示,“加入AMD将有助于加快我们在数据中心业务的增长,并使我们能够在更多的市场追逐更广泛的客户群。” 赛灵思总裁兼首席执行官victor peng 今年或将产生四大半导体收购案 2020年7月,美国芯片巨头亚德诺半导体(Analog Devices Inc,ADI)宣布,计划以209亿美元的全股票方式收购竞争对手美信集成产品(Maxim Integrated Products),以提升其在包括电信在内的多个行业的能力。这是当时美国最大的并购交易,也是ADI有史以来最大一笔收购。 2020年9月14日,NVIDIA和软银集团公司(SBG)宣布双方已达成确定性协议。根据协议,NVIDIA将以400亿美元的价格从SBG和SoftBank Vision Fund(统称为“ SoftBank”)收购Arm Limited。预计该交易将立即增加NVIDIA的非GAAP毛利率和非GAAP每股收益。 2020年10月20日, SK海力士将支付90亿美元收购英特尔NAND闪存及存储业务。本次收购包括英特尔NAND SSD业务、NAND部件和晶圆业务、以及其在中国大连的NAND闪存制造工厂。 2020年10月27日,美国处理器AMD(超威半导体)公司以350亿美元全股票收购芯片制造商Xilinx(赛灵思半导体)。 AMD瞄准数据中心 类似的剧情早在2015年就已上演,当年Intel(英特尔)以167亿美元收购了FPGA制造商Altera,而Altera则也顺势为Intel后续的“CPU+xPU(GPU+FPGA+ASIC+eASIC)”战略提供了最坚实的基础。 Xilinx作为一家以FPGA(现场可编程门阵列)为主的公司,战略在于“数据中心优先”、“加速核心市场发展”、“驱动自适应计算”三大方面。在今年先后发布一体化 SmartNIC 平台AlveoU25、最强7nm云端芯片Versal Premium、FPGA器件的创新型TCON(Timing Controller,时序控制器)方案。 对于AMD来说,最重要的是Xilinx的ACAP解决方案。Xilinx多年来一直致力于其自适应计算加速平台(ACAP)的开发。ACAP是该公司的名称,其组合的“适应性硬件”(可编程逻辑),标量引擎(cpu),智能引擎(AI或DSP加速器)和硬IP块连接和安全。该公司花费了超过10亿美元和四年时间来开发这种新芯片。 AMD曾申请对华为供货 距离9月15日“华为禁令”已过去一个多月,AMD曾隐晦地透露表示已获得对华为供货许可证,这是被禁用后首家国外厂商谈及禁令。 德银技术大会上,美国处理器巨头AMD公司高级副总裁、数据中心暨嵌入式部门业务总经理Forrest Norrod透露,AMD公司100%致力于遵守美国法律,已经采取了他们认为很适当的措施,确保AMD管理好实体名单以及与客户或者潜在客户的互动。 AMD表示,基于他们已经获得的许可证,预计不会因为这些措施而对AMD的业务产生重大影响。 AMD方面,是华为笔记本电脑 CPU 的主要供应商之一,锐龙系列 CPU 有被华为多款笔记本电脑所采用。 另有消息称,AMD 的竞争对手 Intel 也取得了美国政府的许可证,可以正常供货给华为,目前华为旗下 MateBook 系列笔记本供应正常。

    时间:2020-10-28 关键词: AMD Xilinx

  • V4L2的管道驱动程序是如何被Xilinx Linux 理解的

    V4L2的管道驱动程序是如何被Xilinx Linux 理解的

    Xilinx提供了完整的V4L2的驱动程序,Xilinx V4L2 driver。处于最顶层的驱动程序是V4L2框架的视频管道(Video pipeline)驱动程序,也叫桥驱动程序(bridge driver),主要代码在文件xilinx-vipp.c中。在V4L2框架中,整个视频管道(Video pipeline)可以通过媒体设备(/dev/media)配置,流媒体可以通过视频设备(/dev/video)控制。这两种设备,都是在视频管道(Video pipeline)驱动程序里创建的。所以,理解V4L2的管道(pipeline)驱动程序是理解Xilinx所有Video IP 在Linux下工作情况的基础。 3. 文件 3.1. C文件 Xilinx的V4L2的管道(pipeline)驱动程序在下面四个文件中。 1. drivers/media/platform/xilinx/xilinx-vipp.c 2. drivers/media/platform/xilinx/xilinx-vipp.h 3. drivers/media/platform/xilinx/xilinx-dma.c 4. drivers/media/platform/xilinx/xilinx-dma.h 3.2.设备树(devicetree) 设备树(devicetree)里含有整个视频管道(video pipeline)的配置,对应的文档在Documentation/devicetree/bindings/media/xilinx/xlnx,video.txt。 下面是一个设备树(devicetree)的例子。 axi_video_cap { compatible = "xlnx,axi-video"; dmas = , ; dma-names = "port0", "port1"; ports { #address-cells = ; #size-cells = ; port@0 { reg = ; direction = "input"; vcap0_in0: endpoint { remote-endpoint = ; }; }; port@1 { reg = ; direction = "input"; vcap0_in1: endpoint { remote-endpoint = ; }; }; }; }; 3.3. 函数调用关系图 xvipp 函数调用关系图 4.主要函数 4.1. 函数xvip_composite_probe() 函数xvip_composite_probe是整个驱动的入口,主要工作是初始化驱动的数据结构xvip_composite_device里的通用数据,包括lock、list(entities和dmas),再调用了xvip_composite_v4l2_init()和xvip_graph_init(),最后调用platform_set_drvdata设置平台设备platform_device里的当前设备的数据指针。 4.2. 函数xvip_composite_v4l2_init() 函数xvip_composite_v4l2_init做的事情比较简单,只是初始化了struct media_device,设置了设备版本和model名称、dev/mdev指针,就调用了v4l2_device_register()注册V4L2设备。 xvip_composite_v4l2_init的关键代码如下: xdev->media_dev.dev = xdev->dev; strlcpy(xdev->media_dev.model, "Xilinx Video Composite Device", sizeof(xdev->media_dev.model)); xdev->media_dev.hw_revision = 0; media_device_init(&xdev->media_dev); xdev->v4l2_dev.mdev = &xdev->media_dev; ret = v4l2_device_register(xdev->dev, &xdev->v4l2_dev); 4.3. 函数xvip_graph_init 函数xvip_graph_init是最重要的函数,函数调用层次也最深。它首先调用xvip_graph_dma_init根据设备树(devicetree)里的port信息初始化DMA通道,创建一个DMA的列表;再调用xvip_graph_parse在设备树(devicetree)里分析子设备节点,根据设备树里"remote-endpoint"属性创建一个Entity的列表;最后调用v4l2_async_notifier_register注册异步处理函数。系统发现各个子设备(subdev)后,调用异步处理函数xvip_graph_notify_bound获取子设备信息。所有子设备(subdev)都被发现后,调用xvip_graph_notify_complete,为每个entity创建Link和V4L2子设备,并注册media设备。 xvip_graph_init的关键代码如下: /* Init the DMA channels. */ ret = xvip_graph_dma_init(xdev); /* Parse the graph to extract a list of subdevice DT nodes. */ ret = xvip_graph_parse(xdev); /* Register the subdevices notifier. */ num_subdevs = xdev->num_subdevs; subdevs = devm_kcalloc(xdev->dev, num_subdevs, sizeof(*subdevs), GFP_KERNEL); xdev->notifier.subdevs = subdevs; xdev->notifier.num_subdevs = num_subdevs; xdev->notifier.ops = &xvip_graph_notify_ops; ret = v4l2_async_notifier_register(&xdev->v4l2_dev, &xdev->notifier); 4.4. 函数xvip_graph_dma_init xvip_graph_dma_init()自身比较简单,先找到第一个"ports"子节点,再找其中的所有"port"节点,并为每个"port"子节点执行xvip_graph_dma_init_one(),从而将每个"port"子节点对应的DMA添加到链表dmas中。 xvip_graph_dma_init的关键代码如下: ports = of_get_child_by_name(xdev->dev->of_node, "ports"); for_each_child_of_node(ports, port) { ret = xvip_graph_dma_init_one(xdev, port); } 4.5. 函数xvip_graph_dma_init_one xvip_graph_dma_init_one()根据设备树(devicetree)的"port"子节点的配置,找到DMA,并添加到链表"xdev->dmas"中。 xvip_graph_dma_init_one先读取"port"子节点的属性"direction"和"reg"属性。Devicetre的"port"节点中,要含有属性“direction”和"reg"属性;如果没有属性“direction”,会返回错误;如果没有"reg"属性,代码会继续,但是功能会出错。属性"direction"的值是"input"或者"output"。 xvip_graph_dma_init_one还为每个port分配struct xvip_dma,再执行xvip_dma_init()。 接下来,xvip_graph_dma_init_one把struct xvip_dma加入到队列xdev->dmas。 xvip_graph_dma_init_one还根据"direction"的值是"input"或者"output",以及xvip_is_mplane的设置,选择buffer类型。 xvip_graph_dma_init_one的关键代码如下: // Read direction and reg properties ret = of_property_read_string(node, "direction", &direction); of_property_read_u32(node, "reg", &index); dma = devm_kzalloc(xdev->dev, sizeof(*dma), GFP_KERNEL); ret = xvip_dma_init(xdev, dma, type, index); list_add_tail(&dma->list, &xdev->dmas); 4.6. 函数xvip_dma_init xvip_dma_init是核心的函数,完成了最关键的任务:初始化buffer队列、申请DMA设备、注册Video设备。 函数xvip_dma_init()先初始化struct xvip_dma的数据成员,包括dma->lock、dma->pipe.lock、dma->queued_bufs、dma->queued_lock;再根据buffer类型,初始化v4l2_format里的像数点格式,struct v4l2_pix_format pix 或者struct v4l2_pix_format_mplane pix_mp。接下来设置pad.flags为MEDIA_PAD_FL_SINK或者MEDIA_PAD_FL_SOURCE,调用media_entity_pads_init初始化初始化media entity。 函数xvip_dma_init()然后继续初始化video_device的各种成员和操作函数,包括fops、v4l2_dev、queue、vfl_type、vfl_dir、lock、和ioctl_ops。video_device的fops被设置为xvip_dma_fops,ioctl_ops被设置为xvip_dma_ioctl_ops。 函数xvip_dma_init()再接着初始化buffer队列struct vb2_queue queue,其中ops被设置为xvip_dma_queue_qops,mem_ops被设置为vb2_dma_contig_memops,执行vb2_queue_init。 函数xvip_dma_init()再接着执行dma_request_chan申请DMA设备,这是一个复杂和核心的函数。dma_request_chan()的第二个参数是DMA通道的名称,名字是格式是"port%u",比如"port0",也就是设备树的属性"dma-names"里的字符串。其中of_dma_request_slave_channel()调用的of_find_property(np, "dmas", NULL),通过属性"dmas",取得了dma。of_property_count_strings()计算属性"dma-names"里的字符串个数,也就是DMA的个数。然后根据DMA的个数,为每一个DMA执行of_dma_match_channel()。of_dma_match_channel (dev->of_node, "port%u", )取出"dma-names"的字符串,再和"port%u"对比,这是检查名字是否对应,如果一致,就用对应的DMA,取得struct of_phandle_args dma_spec,再把struct of_phandle_args dma_spec转换为struct of_dma *ofdma。of_dma_xlate接下来转换为struct dma_chan。of_dma_request_slave_channel使用了字符串"dmas"。of_dma_match_channel()使用了字符串"dmas"和"dma-names"。所以Xilinx-vipp.c实现的"xlnx,video"设备的设备树里的"dmas"和"dma-names","port0"是必须有的固定字符串,不能更改;只有dmas后面的DMA phandle才可以更改。 函数xvip_dma_init()最后执行video_register_device注册Video设备。 4.7. 函数xvip_graph_parse 函数xvip_graph_parse先调用xvip_graph_parse_one,找到直接的remote_port;然后再为每一个找到的remote_port执行一次xvip_graph_parse_one。 4.8. 函数xvip_graph_parse_one xvip_graph_parse_one()里先调用of_graph_get_next_endpoint(node, ep)取得下一个endpoint,然后再调用of_graph_get_remote_port_parent(ep) 得到remote_port的父节点。of_graph_get_next_endpoint(node, ep)会先尝试找子节点ports,再找到子节点port,然后再在子节点port里找endpoint;读取路径是 { ports { port {endpoint } } },其中ports是可选的。endpoint是port的子节点,不管其内部的属性名称,所以也可以用属性名称remote-endpoint。of_graph_get_remote_port_parent(ep)通过调用of_graph_get_remote_endpoint()得到remote_port,再调用of_graph_get_port_parent()得到父节点。of_graph_get_remote_endpoint()里读取了设备树里的"remote-endpoint"属性。 xvip_graph_parse_one()再调用xvip_graph_find_entity(),在xdev->entities里检查是否已经包含对应的entity,如果已经包含,则跳过后续处理;如果没没有,则找到的remote_port的父节点,存放到链表xdev->entities,并执行操作xdev->num_subdevs++。 最后xdev->entities里包含了所有entity。后来xvip_graph_notify_complet会根据xdev->entities,为每个entity创建一个设备。 4.9. 函数xvip_graph_notify_bound 系统发现子设备(subdev)后,调用异步处理函数xvip_graph_notify_bound获取子设备信息。xvip_graph_notify_bound根据设备树节点,匹配实体(entity)和子设备(subdev);匹配成功后,再把子设备(subdev)的指针保存到实体(entity)。 xvip_graph_notify_bound的关键代码如下: entity->entity = &subdev->entity; entity->subdev = subdev; 4.10. 函数xvip_graph_notify_complete 系统所有子设备(subdev)都被发现后,Linux会调用xvip_graph_notify_complete。xvip_graph_notify_complete调用xvip_graph_build_one为每个entity创建Link;调用xvip_graph_build_dma做Create links for DMA channels;并为每个实体(entity)注册V4L2子设备v4l2_device_register_subdev_nodes ;最后调用media_device_register注册media设备。 4.11. 函数xvip_graph_build_one 函数xvip_graph_build_dma在每个entity及其远端模块之间创建Link。 函数xvip_graph_build_one先调用函数of_graph_get_next_endpoint从设备的设备树里找到下一个endpoint(struct device_node)。与之前描述一样,of_graph_get_next_endpoint的读取路径是 { ports { port {endpoint} } },endpoint是port的子节点,不管其内部的属性名称,所以也可以用属性名称remote-endpoint。函数xvip_graph_build_dma接着调用v4l2_fwnode_parse_link,得到对应的link(struct v4l2_fwnode_link)。接着根据link中的端口号(local_port)取得pad信息,判断出是否是目的端(sink)端口;如果是目的端(sink)端口,则忽略。另外还忽略DMA,它由xvip_graph_build_dma处理。接下来再调用函数xvip_graph_find_entity,根据link中的远端节点(remote_node),得到远端的entity。最后调用media_create_pad_link,当前entity作为源端(source),远端entity作为目的端(sink)的media_entity和media_pad,创建媒体pad的链接(link) 4.12. 函数xvip_graph_build_dma 函数xvip_graph_build_dma为DMA模块及其远端模块之间创建Link。 函数xvip_graph_build_dma先调用函数of_graph_get_next_endpoint从设备的设备树里找到下一个endpoint(struct device_node)。函数xvip_graph_build_dma接着调用v4l2_fwnode_parse_link,得到对应的link(struct v4l2_fwnode_link),根据link中的端口号(local_port),找到对应的DMA(struct xvip_dma)。接下来再调用函数xvip_graph_find_entity,根据link中的远端节点(remote_node),得到远端的entity。然后设置源端(source)/目的端(sink)的media_entity和media_pad,最后调用media_create_pad_link创建媒体pad的链接(link)。 4.13. 函数xvip_graph_find_dma 函数xvip_graph_build_dma根据指定的port号,在xdev->dmas里找DMA,如果找到,就返回对应的的struct xvip_dma的指针。 4.14. 函数xvip_graph_find_entity 函数xvip_graph_find_entity根据指定的设备节点(struct device_node),在xdev->entities里找entity,如果找到,就返回对应的的struct xvip_graph_entity的指针。 5. 关键数据 5.1. subdevs 其中subdevs是一个指针,指向(struct v4l2_async_subdev *)的数组(是指针数组),包含了这个设备下的所有subdev的指针,根据遍历xdev->entities填满这个数组。xdev->entities由processedxvip_graph_parse_one()根据设备树找到相关的子设备填充。 5.2. group ID 组ID(struct v4l2_subdev里有成员grp_id。v4l2_subdev_init()里把其初始化为0。Xilinx没有设置grp_id,所以都是0.) 5.3. xvip_graph_notify_ops xvip_graph_notify_ops指向bound和complete函数,如果成功匹配设备,.bound()回调函数将会被调用,当所有的子设备全部被加载完毕之后,.complete() 回调函数就会被调用: 6. 后续任务 还有很多代码可以分析,比如HDMI RX的驱动、TPG的驱动、m2m的驱动。 这样你了解了吗?

    时间:2020-10-23 关键词: Linux v4l2 管道驱动程序 Xilinx

  • 还原最真实的世界,FPGA是怎么做到的?

    还原最真实的世界,FPGA是怎么做到的?

    导言:“影像记录时代,只有真实才能打动人心。” 自从影像记录诞生以来,还原逼真世界的每一寸细节一直便是行业的终极追求。影响图像质量包括分辨率、位深度、帧速率、色域、亮度五个要素,近年来4K/8K 60Hz/120Hz的显示面板逐渐被人耳熟能详,伴随着分辨率、位深度、帧速率升级,色域和亮度也被提出新的要求。 然而事实上,人眼本身就是“奇迹的造物”,可以通过瞳孔的放大缩小感知方寸之间的每一处亮部和暗部,而现实世界则跟随自然的照度不同拥有不同的亮部与暗部细节。 因此,为了能够充分展现每一处细节,HDR(高动态范围)这一显示概念被提出。当然,最终图像仍然是要通过显示面板呈现给观者,其中尤其是大屏显示面板逐渐伴随8K的行业趋势,标配HDR这一技术。 但在激烈的市场竞争之下,大屏显示面板厂商更新迭代速度加快,面板技术也持续更新。这样的背景之下,如何快速适配HDR功能成为了竞争点的关键。 日前,赛灵思(Xilinx)展示了利用FPGA(现场可编程门阵列)器件的创新型TCON(Timing Controller,时序控制器)方案,利用FPGA高效实现供应商和特定面板色彩容量的转换,利用FPGA TCON的IO可编程性适应各种视频接口,以应对瞬息万变的行业。21ic中国电子网受邀参加本次讨论会,赛灵思公司大中华区核心市场事业部市场及业务开发总监酆毅(Bob Feng)现场讲解。 赛灵思公司大中华区核心市场事业部市场及业务开发总监酆毅(Bob Feng) 01 HDR影响着两个关键要素 “HDR是最近三到四年显示和电视技术最热的关键词,芯片、显示面板、PC、系统厂商均参与制定了HDR相关标准”,Bob Feng为记者介绍,与HDR(High-Dynamic Range,高动态范围)相对应的概念自然就是SDR(Standard Dynamic Range,标准动态范围),事实上HDR早已远超显示技术专家和学者研究方向这一范畴,真正渗透入了消费电视领域。 简单来说,HDR可以清晰还原图像更多细节。Bob Feng强调,HDR一直是个非常容易被误解的概念,宽动态很多人会直接联想到高对比度或高亮度,事实上并不是这样的。HDR所覆盖的范围包括宽色域(WCG)和高亮度范围(HLR),基于此二维色度范围与亮度范围的叠加转变为三维概念。 上文中也有提及,影响图像质量包括分辨率、位深度、帧速率、色域、亮度这五个要素,HDR所影响的参数就包括色域和亮度这两个关键参数,实际上在分辨率标准提升的现今,也对这两个关键参数提出新的要求。 在宽色域(WCG)方面,在显示业界2K HD级别的显示的色度范围遵循的是全高清广播标准BT.709(REC.709);而当在4K UHD级别下,则遵循DCI-P3标准色域更广;在8K SHV级别下,则遵循REC2020标准,色域越来越接近人眼。 在高亮度范围(HLR)方面,人眼所能覆盖的范围是0到10000 nits,显示行业现在技术则可达到16亿nits。不过需要注意的是超出人眼识别范围的亮度是没有意义的,因为最终呈现的效果必须是人眼能够辨别的。因此,业界为此制定了3条曲线,被称之为伽马曲线(A.K.A. Gamma Curves),摄像机的采集内容和显示传输的内容,即光电转换和电光转换的过程,二者是相辅相成的。 02 HDR对不同屏幕转换不同 从屏幕技术方面来谈,目前行业主流的显示技术正在以LCD、OLED和Micro LED的序列逐渐迭代。Bob Feng强调,显示技术的迭代最终的目标是更加完整地还原人眼所见,在逐次迭代的过程,也会越来越接近HDR。 LCD本身像素不是自发光的,依赖的是背光。上文也有讲到HDR的一项重要参数就是亮度,LCD背光照明方式也逐渐从边缘LED背光、直下式LED背光转向量子点LED背光mini LED和双电池背光(Dual Cell,叠屏)。 特别需要注意的是mini LED属于LCD的一种过渡态,虽然名字和OLED和Micro LED相近,但仍然是一种依赖背光的显示技术;叠屏则是利用一层背光和一层控光的方式,达成更多的背光分区。 Bob Feng表示,LCD中真正能够表征HDR的只有量子点LED、mini LED和叠屏这三种背光方式的面板,这是因为实现HDR亮度值需要能够提到800-4000 nits,色度尽可能接近DCIP3。 OLED和Micro LED两者则属于自发光的显示技术,本身相似之处很多,每个红绿蓝亚像素都能自身产生光源,而有句老话曾说过“HDR与OLED是绝配”。二者最大的区别在于OLED主要使用有机材料,Micro LED则是使用无机材料使得组件小于100μm,获得更薄的厚度。 不过,由于Micro LED只有在高亮度情况下蓝光eqe才具有明显优势、低电流低亮度下效率无优势以及成本过高和边缘效应等问题还正在解决之中。因此OLED是目前的主流发展方向,不过OLED本身也存在良率的一些问题。 Bob Feng强调,对于显示厂商来说,为了越来越接近人眼所见,就要不断推出新的显示面板技术,但事实上面板厂商正在面临着良率和成本的双重考验。 HDR是如何显示在屏幕上的?在摄像机端,环境光被收束至摄像机中的光电转换过程中,光线被PQ HDR或HLG HDR伽马曲线转换为电信号;在图像端,则需要针对不同屏幕进行电光转换,进行色量转换的这一器件便是TCON(时序控制器)。 Bob Feng为记者做了一个比喻,假设电信号是许多调色桶,TCON芯片便是控制色量调控和色量转换的关键芯片。事实上,LCD、OLED、Micro LED在颜色与电信号的映射上不可能是完全一样的,因此必然会带来转换算法的不同。 03 适配不同屏幕接口的FPGA TCON 正因为不同显示面板,TCON芯片的算法不同,因此在显示技术更新换代之时,厂商必然会遇到TCON设计的挑战。 假设使用传统ASIC/ASSP TCON方法,意味着针对不同分辨率下的LCD、OLED、Dual Cell、Micro LED等不同的屏幕类型,都要针对性设计开模,这主要是因为ASIC的程序是固定或者标准的,不可修改。 值得注意的是,TCON除了包揽列驱动器(Column driver)和行驱动器(Row driver)的色调和色域转换工作以外,还会集成smart TCON等图像缩放功能。 在OLED或Micro LED转变的过程中,本身的良率和成本问题本身并没有解决,还要考虑ASIC/ASSP TCON的适配问题,这无疑无形中又增加了一座“大山”。 在此方面,FPGA的灵活性似乎是“天生”为这种场景而生,针对不同的分辨率下,FPGA TCON所具有的的逻辑可编程性在LCD、OLED、Dual Cell、Micro LED下具有很好的适配性。 Xilinx提出了三种FPGA TCON适配,FHD的情况下使用SPARTAN 6系列产品、UHD下使用KINTEX 7系列产品、8K情况下使用KINTEX UltraSCALE系列产品。Bob Feng为记者介绍,之所以选用不同系列产品,主要是从功耗和成本上考虑。 具体来说,从FHD到8K的迭代中,主频也以4倍速度迭代。FHD下主频大约在150 MHz,SPARTAN则刚好贴合这一数值;UHD主频大约在600 MHz左右,但KINTEX 7无需其他厂家一样使用四像素并行总线,KINTEX 7只需做双像素并行总线,主频可以降到300 MHz,利用一半规模跑所需逻辑;8K方面,KINTEX UltraSCALE的主频甚至可以做到600 MHz。 需要注意的是,使用FPGA TCON的接口灵活性,可以简化整体设计,增强效率。具体来说,传统设计中包括Mobile SoC和TV SoC两颗芯片,但由于定制的AISC/ASSP是没有直接接口可以对接Mobile SoC,TV SoC仅仅是充当了转接的作用,整体的内容和服务均由Mobile SoC提供。 使用FPGA TCON则更加理想,从架构上来看,元器件选择从3芯片变成了2芯片。Bob Feng强调,Xilinx还剔除了一些冗余接口一对一(V-by-One)的选择,为智能电视设计带来极大的简单化和小型化。 在智能电视越来越轻薄化的行业动态下,一般采用面板后贴主芯片和外置芯片两种方式。但无论采用哪种方式,利用一对一(V-by-One)的接口相连,会显得非常臃肿。 基于这样的洞察,赛灵思和赛灵思的合作伙伴深圳视显光电公司推出4种解决方案,囊括了FHD TCON、4K60 TCON、8K60 TCON、8K120 TCON。正如上文所述,只要速度和性能满足这个范围,就可实现不同类型显示屏间的设计转换。 深圳市视显光电技术有限公司的8K@60Hz无损视频播放机在2020年全球同步量产,其使用的方案便是FPGA TCON。根据该公司总经理李兴龙的说法:“FPGA灵活的可编程特性,为我们快速开发新产品,新技术带来了极大的助力。比如我们用FPGA开发了针对视频领域的各种专用传输接口,针对8K应用的HDMI2.1、DP1.4等,我们利用FPGA可编程快速迭代的特点,最早给出了解决方案,可以比我们的竞争对手,或者ASIC方案,更快的推出新产品,这是我们的核心行业竞争力之一。” 对于ASIC/ASSP TCON和FPGA TCON, Bob Feng认为二者是共存关系,ASIC本身具有成本优势必然会长期存在,但FPGA TCON的灵活性和简化性相信在新兴面板技术转型中将发挥充足的优势。

    时间:2020-09-29 关键词: FPGA Xilinx

  • Xilinx 与大陆集团联合打造汽车行业首款量产版自动驾驶 4D 成像雷达

    Xilinx 与大陆集团联合打造汽车行业首款量产版自动驾驶 4D 成像雷达

    2020 年 9 月 24 日,中国北京 —— 自适应和智能计算的全球领先企业赛灵思公司和大陆集团今日宣布,赛灵思将通过 Zynq® UltraScale+™ MPSoC 平台支持大陆集团开发新款高级雷达传感器 (ARS) 540,联手打造汽车行业首款量产版 4D 成像传感器。双方的合作将助力配备 ARS540的新车型实现 SAE J3016 L2 功能,为迈向 L5 自动驾驶系统铺平道路。 图:赛灵思与大陆集团联合打造汽车行业首款用于自动驾驶的量产版 4D 成像雷达 4D 成像雷达能够通过距离 (Range) 、方位 (Azimuth) 、仰角 (Elevation) 和相对速度确定物体位置,以提供详细的驾驶环境信息,这是此前只能采集速度和方位信息的汽车雷达系统前所未有的全新功能。大陆集团的 ARS540 是一款高端长距离 4D 成像雷达,不仅分辨率高,而且探测距离长达 300 米。其 ±60° 的宽视野可实现多假设跟踪 (MHT,即 Multiple Hypothesis Tracking) ,在驾驶过程中提供精确预测,这对处理复杂的驾驶场景至关重要,例如,在桥下检测交通拥堵。此外,ARS540 系统拥有更高的水平分辨率和垂直分辨率,能够检测道路上的潜在危险物体并做出适当响应。此外,通过支持人类驾驶员负责监督车辆控制的 SAE L2 并扩展到完全自主的 L5 全自动驾驶,ARS540 充分展示了这款传感器的应用可扩展能力。 大陆集团雷达项目管理负责人 Norbert Hammerschmidt 表示:“赛灵思 Zynq UltraScale+ MPSoC 平台为我们提供了实现 ARS540 所需的高性能和先进的 DSP 功能,并具有灵活应变的能力和市场领先的网络接口选择,能够以极高的聚合传输速率处理大量的天线数据。大陆集团近期已经赢得欧美领先 OEM 厂商的多项设计,同时还在与全球其他 OEM 厂商持续商讨 ARS540 采用意向。我们为能不断发展与赛灵思的长期合作伙伴关系,并能向市场推出这样有望拯救生命的技术,深感自豪。” 赛灵思车规级 (XA) Zynq UltraScale+ MPSoC 是一款高度灵活的自适应处理器平台,可支持大陆集团的 4D 成像雷达免受多种传感器平台配置的影响,并灵活适应 OEM 厂商的各种规格标准。该器件可编程逻辑中的并行处理功能可提供最佳性能,助力实现 ARS540 4D 传感中至关重要的完全独立的并发处理流水线。此外,大量数字信号处理片 (DSP Slices) 可为实时雷达传感器输入的实现提供硬件加速。 Yole Dévelopement (Yole) 射频设备与技术部技术与市场分析师 Cédric Malaquin 评述道:“4D 成像雷达可提供更远的探测距离、更宽广的视野和更深入的感知,同时还是一种能够为 L2 到 L5 开发者提供相应系统、助其打造更安全驾驶环境的重要传感器。我们预计,4D 成像雷达将首先出现在豪华轿车和自动驾驶出租车上,形成超过 5.5 亿美元的市场规模,并在 2020 年到 2025 年间复合年增长率 (CAGR) 达到 124%。通过合作开发这种全新传感模态,赛灵思与大陆集团这两家富有创新精神的市场领导者迎来了绝佳的市场机遇。” 赛灵思汽车业务高级总监 Willard Tu 补充道:“我们十分荣幸能够为业界首款量产版 4D 成像雷达提供支持。通过将这种先进技术搭载到乘用车中,大陆集团 ARS540 提供的非凡特性,将加速自动驾驶的更广泛采用。大陆集团在雷达领域的长期积淀与赛灵思在自适应芯片领域的丰富经验,共同促成了这一功能极为强大的解决方案。”

    时间:2020-09-24 关键词: 雷达 自动驾驶 Xilinx

  • Xilinx 面向不断壮大的 5G O-RAN 虚拟基带单元市场,推出多功能电信加速器卡

    Xilinx 面向不断壮大的 5G O-RAN 虚拟基带单元市场,推出多功能电信加速器卡

    2020 年 9 月 16 日,中国北京 —— 自适应和智能计算的全球领先企业赛灵思公司今天宣布,面向 5G 网络中的 O-RAN 分布式单元( O-DU )和虚拟基带单元( vBBU )推出 T1 电信加速器卡。该加速卡采用经现场验证的赛灵思芯片以及正在 5G 网络中广泛部署的 IP 开发而成,是行业唯一一款既能运行 O-RAN 前传协议,又能提供 L1 卸载功能的多功能 PCIe 尺寸规格的“二合一”板卡。凭借自身先进的卸载功能,T1 卡大幅减少了之前系统所需的 CPU 核数量。与其它竞争方案相比,T1 卡不仅可以降低系统总功耗和成本,同时还支持 O-DU 提供更好的 5G 性能与服务。 图:赛灵思推出 T1 电信加速器卡 O-DU 和 vBBU 解决方案为广泛的 5G 虚拟化服务提供了开放和标准的平台,使得其市场的需求快速增长。T1 卡是一种外形小巧的单插槽板卡,能够插入到标准的 x86 或非 x86 服务器中,以实现 5G 虚拟化 O-DU 平台要求的实时协议处理性能。此外,该卡卸载的线速及计算密集型功能包括:使用硬化 LDPC 和 Turbo 编解码器的信道编码/解码、速率匹配/解匹配、HARQ 缓存管理等,这些功能有助于释放处理器核使其专注于运行其他业务,真正实现了虚拟化。T1 卡通过生态系统合作伙伴提供了“交钥匙解决方案”,其中包括 O-RAN 前传参考设计和 5G NR L1 参考设计,以及预验证的软件,有效简化了 5G 部署,可以助力运营商、系统集成商以及 OEM 厂商快速进入市场。 将关键的通道编码功能从 CPU 卸载到 T1 卡,与加速前的服务器实现相比,可以将编解码吞吐量分别提高 45 倍和 23 倍。与此同时,T1 卡通过助力占用更少的 CPU 核,可以大幅降低系统成本与总功耗。此外,对于 O-RAN 前传终结,该板卡能通过其 50Gbps 的光口以 100MHz 的占用带宽( OBW )处理 5G NR 4TRX 的多个扇区。前传带宽和 L1 带宽针对最佳可扩展性而匹配;如果需要更多信号塔,则可以通过服务器插入更多板卡。 赛灵思有线与无线事业部( WWG )市场营销副总裁 Dan Mansur 表示:“向网络虚拟化和 O-RAN 发展的趋势,为我们带来了借助赛灵思 T1 电信加速器卡驱动标准网络进一步分解的发展机遇,帮助我们扩张到 5G 市场的每一个细分市场。通过我们的生态系统合作伙伴紧密合作,赛灵思硬件、IP 和软件正在引领 5G O-RAN 网络的创新与实现。” OMDIA 固定和移动基础设施实务主管 Daryl Schoolar 表示:“随着5G 基础设施投资为支持新服务以及需要更大带宽的服务而不断增长,提供一种能够加快系统提速以满足不断增长的规模需求和带宽需求的解决方案显得至关重要。随着运营商对O-RAN 和虚拟化的兴趣与日俱增,赛灵思 T1 电信加速器卡将是一种极富吸引力的解决方案。它不仅可以地满足这一需求,同时也在边缘侧实现了软件、服务等重要方面。” 行业支持 VVDN (北美)销售副总裁 Saurav Gupta 表示:“能够与赛灵思紧密合作共同开发其 T1 电信加速器卡,我们深感自豪。赛灵思长期面向整个行业提供最高端的自适应芯片,为 VVDN 开发前传和 L1 卸载解决方案所使用的业界领先的 5G IP 奠定了坚实基础。” Mavenir 无线电接入业务部高级副总裁兼总经理 Mikael Rylander 表示:“Open RAN参与企业及解决方案的多元化,将促成真正的创新,成为电信行业持续发展的崭新途径。赛灵思推出的这一电信加速器卡系列是 5G Open RAN 的强大补充,其将为硬件赋予强大的灵活应变能力,助力实现与多种 O-RAN 设备的互操作。” 诺基亚边缘计算平台主管 Pasi Toivonen 表示:“我们很高兴看到,赛灵思依托其在数据加速器市场积累的丰富经验,成功扩展到了 5G 电信加速器卡领域。我们诺基亚的 Airframe 设计团队期待继续与赛灵思合作,共同将这些激动人心的新选择和新功能推向不断增长的 5G 市场。” 供货情况 T1 卡现已面向全球客户供货并已提供样品。预计 2021 年初开始批量生产。

    时间:2020-09-16 关键词: 电信 加速器卡 Xilinx

  • 赛灵思(Xilinx)如何实现更出色的工业自动化应用?

    赛灵思(Xilinx)如何实现更出色的工业自动化应用?

      Xilinx All Programmable 平台和解决方案可提供各种性能和系统集成级别,它与 MCU、DSP 和 ASSP 等传统方法相比,可实现更出色的工业自动化和工业成像应用。 Xilinx FPGA 和 Zynq-7000 All Programmable SoC 所具有的处理能力和多样性已突破了原先的限制,可充分满足当前和未来机器视觉、工业网络、电机控制以及其它诸如可编程逻辑控制器和安全监控解决方案等新兴应用的要求。其设计可以快速适应各种发展标准和处理要求,从而可以改进分析能力来满足市场需求,同时可以在最初部署后的很长一段时间内添加各种特性和功能。   (1)通过实现具有技术突破性的系统级集成,可将系统性能提高 15 至 30 倍,并降低材料清单成本   (2)通过使用高级的 28nm HPL 工艺技术,可将整体功耗降低 30%   (3)单芯片 实现方案与定制和实时可重配置功能相结合   (4)通过实时调制可提供有效的电机控制   (5)实时的 1080p 高清图像和视频处理能力   (6)使用实时以太网、即插即用 USB 服务组合,可为工业以太网和现场总线提供广泛的工业标准   (7)现成的、即时可用的开发平台和套件可以快速实现原型设计和市场实现方案   工业成像   Xilinx 工业成像解决方案实现了快速原型开发,简化了开发工作,极大地缩短了高分辨率视频会议、视频监控和机器视觉系统的面市时间。灵活的、可升级 Xilinx FPGA 使得我们能够迅速应对不断变化的图象传感器接口,添加专用成像处理功能,同时还提供了功能强大的、灵活的、定制高分辨率图像和视频处理所需的并行处理功能。   利用 Xilinx 综合成像解决方案为您的设计提供竞争优势。工业视频套件是一种综合开发系统,由带有视频接口的 Spartan® FPGA 开发板、硬件和软件设计工具以及参考设计所组成,可实现轻松、快速开发。一系列广泛的 IP 核包含灵活的图像处理模块、系统级 IP 和工业成像系统专用 IP,可以缩短开发时间,削减成本。   电机控制   Xilinx All Programmable FPGA 和基于 SoC 的解决方案和平台可充分满足当今磁场定向控制 (FOC) 等复杂控制算法所提出的苛刻的时序和性能要求。Xilinx 28nm FPGA 和 Zynq™-7000 All Programmable SoC 与仅在软件处理简单的电机控制和低时钟速率的传统 MCU 和 ASSP 不同,它可以提供卓越的并行处理能力、实时的性能、快速的计算速率以及连接的多样性。此外,Xilinx 器件还通过更紧密的可编程系统集成来降低成本,通过实时的可编程性来减少风险和设计周期,并通过可处理 PID 控制器、Clark/Park 转换和空间矢量 PWM 等计算密集型功能的高性能数字信号处理 (DSP) 来缩短时延。   更高的精确度、性能和效率   (1)通过 Zynq-7000 All Programmable SoC,可将控制回路响应速度提高 30 倍   (2)可以为时间关键性任务提供硬件加速,从而确保了任务实施的确定性   (3)可实现实时的、不间断算法升级和调制转换   (4)易于使用的优化 IP 核库可实现完整的矢量控制   单芯片嵌入式控制      Zynq-7000 All Programammble SoC 具有双核 ARM Cortex™-A9 MPCore 应用级处理器,还可提供将复杂运动算法、调制机制、电机调整、工业以太网、多电机控制、早期总线、用于传感器输入的 ADC 和系统管理等关键性功能和组件集成在一起的单芯片电机控制平台。   作为一款综合全面的可编程逻辑控制器,Zynq-7000 AP SoC 可将 RTOS、通信协议栈和数字 IO 功能集成到单个器件中。   更多应用介绍下载   赛灵思(xilinx)工业自动化解决方案概述(英文版)   xilinx FPGAs在工业中的应用   赛灵思电机控制开发套件简介(英文版)

    时间:2020-09-06 关键词: FPGA 机器视觉 赛灵思 programmable all zynq-7000 Xilinx

  • 赛灵思:汽车驾驶员辅助系统之利用FPGA的处理能力

    赛灵思:汽车驾驶员辅助系统之利用FPGA的处理能力

      作者:Paul ZoraTI,赛灵思公司汽车电子部驾驶员辅助高级系统架构师   过去五年来,汽车产业在驾驶员辅助 (DA) 系统方面取得了显著进步,在切实丰富驾驶体验的同时,为驾驶员提供了宝贵的周边路况信息。本文着眼于如何运用 FPGA 迅速将最新驾驶员辅助创新技术推向市场。   驾驶员辅助技术介绍   自上个世纪 90 年代早期以来,高级 DA 系统开发人员一直在为实现更安全、更舒适的驾驶体验而努力。过去二十年里,超声停车辅助、自适应巡航控制、车道偏离警告系统等 DA 功能已在高端汽车中得到部署和采用。   近来,汽车制造商新增了后视摄像头、盲点检测和环视系统等选项。除超声停车辅助功能外,DA 系统的应用量仍然有限。但据市场调研公司 Strategy AnalyTIcs 预测 DA 系统的应用将在未来十年出现显著增长。   除了政府立法因素和消费者对安全功能的强烈关注,远程传感器和用于提取和解读关键信息的相关处理算法的创新,也在促进 DA 系统应用的增长。随着时间的推移,这些 DA 系统将变得更加复杂,并且从高端车辆进入主流车辆,而 FPGA 处理功能将扮演主要角色。   驾驶员辅助传感技术发展趋势   传感器研发人员借毗邻市场(如手机摄像头)的他山之玉,开发出了不仅能用于汽车环境,还能满足严格成本控制的器件。无独有偶,开发人员使用基于 PC 的工具对复杂处理算法进行了优化,并将其移植到嵌入式平台上。   虽然超声传感技术一直主导市场,IMS Research 研究机构(图 1)认为未来几年将是摄像头传感器的天下。     摄像头传感器的独特之处就是能够同时提供原始输出和经过处理的输出。来自摄像头的原始视频可直接显示给驾驶员,用于确认和评估危险状态,这是其它类型的远程传感器无法企及的(比如雷达) 。   另外(或者说同时) ,视频输出可使用图像分析功能进行处理,提取关键信息,比如行人的位置和运动。开发人员还可在一组摄像头的基础上集成多种消费功能,扩大这种摄像头传感器数据的 “双重用途” ,如图 2 所示。     从这些应用,我们可以总结出一些关于适用于基于摄像头的 DA 系统的处理平台的要求:   • 它们必须同时支持视频处理和图像处理。   • 其中视频处理指的是正确处理原始摄像头数据,并显示给驾驶员;图像处理指运用分析功能从视频流中提取信息(例如运动) 。   • 它们必须为并发功能相关的算法提供并行数据路径。   • 鉴于众多新功能要求百万像素级图像分辨率,连接功能和存储器带宽与原始处理能力同等重要。

    时间:2020-09-05 关键词: DSP FPGA 传感器 传感技术 programmable all Xilinx

  • Xilinx发布2.1版实时视频引擎助OEM加速Smarter广播方案开发

    Xilinx发布2.1版实时视频引擎助OEM加速Smarter广播方案开发

      赛灵思2.1版实时视频引擎(Real-TIme Video Engine)的发布,助力广播设备制造商(OEM)加速Smarter广播解决方案的开发   2013年4月12日,中国北京讯--All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )在2013年美国广播电视设备展览会(NAB 2013)上宣布推出2.1版实时视频引擎(Real-TIme Video Engine(RTVE)),助力广播设备OEM厂商加速开发新一代smarter解决方案。RTVE 2.1运行在赛灵思联盟计划 (Xilinx Alliance Program)认证成员OmniTek公司推出的OZ745 Zynq®-7045 All Programmable片上系统(SoC)基础开发板上。RTVE 2.1是赛灵思All Programmable Smarter Vision解决方案的关键组件,其将Zynq-7000 All Programmable SoC、Vivado® 高层次综合(HLS)与IP integrator软件工具、OpenCV库、SmartCORE™ IP核和硬件开发套件完美整合在一起,用以加速那些要求丰富视频分析功能和极高实时性能应用的开发。   赛灵思公司广播和消费市场总监Ben Runyan表示:“RTVE 2.1是赛灵思与OmniTek公司联合开发的一款综合而全面的视频系统参考设计,用于帮助OEM厂商开发新型专业显示器、数字影院投影仪、路由器、制作切换器、多画面处理器、摄像机以及其它要求高性能视频处理(尤其是多个视频流处理)功能的重要广播设备。 RTVE 2.1采用Zynq-7000 All Programmable SoC架构设计,可实现一款可扩展的解决方案 — 不仅能在单个器件中集成多达8个同步1080p60视频通道,而且采用ARM®双核Cortex™-A9 MPCore™处理器能支持更多功能。此外,RTVE 2.1还成为了填补ASIC和ASSP在视频应用领域日益扩大的市场空白的最佳平台。”   RTVE 2.1参考设计支持多个视频处理流水线、10位色深运行以及完全4:4:4色彩次级采样,现在还采用基于Web的GUI,能更方便地控制参考设计。最新推出的RTVE 2.1还提供了一些提升效率和易用性的增强功能,其中包括:   · 支持多达8个视频通道,在芯片面积不变的情况下提升了系统性能。   · OmniTek可扩展视频处理器(OSVP)结合使用集成逐行扫描/缩放器以及稳健可靠的多端口视频直接存储器访问(VDMA)技术,可最小化资源占用,同时保持高性能。   在NAB展会期间,赛灵思和OmniTek公司在各自展台演示了运行于OmniTek OZ745 Zynq-7000 All Programmable SoC开发平台的RTVE 2.1。如欲了解关于RTVE的更多信息,敬请访问以下网址: http://china.xilinx.com/applicaTIons/smarter-vision/index.htm。   供货情况   RTVE 2.0版本现已。RTVE 2.1版本将于2013年第二季度推出。如需了解更多信息,敬请访问赛灵思广播网页或OmniTek网站。   关于赛灵思Smarter Vision解决方案   赛灵思Smarter Vision解决方案包括各种Smarter系统构建模块(统称SmartCORE™ IP核)。由赛灵思及其生态系统共同开发的SmartCORE IP组合包括面向All Programmable逻辑的IP硬核和针对高性能ARM处理器开发的IP软核。SmartCORE IP能通过Vivado IPI(IP Integrator)快速集成。此外,还能通过Vivado高层次综合工具(HLS)用C、C++或SystemC语言生成新的IP核,现在还采用业界标准的OpenCV库,得到常见操作系统和软件开发环境的支持。丰富的设计套件则进一步提高了Smarter系统设计的生产力。   赛灵思Smarter Vision解决方案采用赛灵思FPGA、3D IC和Zynq-7000 All Programmable SoC。赛灵思All Programmable SoC被设计人员视为理想的平台,能快速推出高度集成的解决方案,不仅支持可编程逻辑的实时像素处理,而且还针对Smarter视频广播、机器视觉和浸入式显示的要求提供基于ARM处理器的分析功能。如需了解关于赛灵思Smarter视觉解决方案的更多信息,敬请访问以下网址:china.xilinx.com/smartervision。   关于赛灵思   赛灵思是All Programmable器件、SoC和3D IC的全球领先供应商。赛灵思公司行业领先的产品与新一代设计环境以及 IP 核完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。如需了解更多信息,敬请访问赛灵思中文网站: http://china.xilinx.com/ 。

    时间:2020-09-04 关键词: oem programmable smarter vision all zynq-7000 Xilinx

  • ADAS要求升级 Xilinx戮力汽车安全设计

    ADAS要求升级 Xilinx戮力汽车安全设计

      先进驾驶辅助系统(ADAS)不再是顶级车驾驶的独享权利。在美国、欧洲法规推助下,废气排放量2,000-3,000cc的中端车种,可望于2014年开始配备ADAS,让ADAS应用规模进一步扩大,ADAS战场瞬间弥漫硝烟。   目前,辅助驾驶系统市场的发展目标是降低成本,提高普及率,并向中低端汽车市场拓展。鉴此,我们认为,在单一平台上做更高程度的系统整合将是主要趋势。这意味着如果在一辆汽车上装有一个或多个摄像头后,它们将用于执行多个辅助驾驶功能。此外,另一些新的趋势也将出现,例如原来已有的被动安全系统或是图像应用市场中,这些都将进一步降低系统的成本。   图 赛灵思公司汽车市场营销经理Alix Coxon   Alix表示,各种车载网络(V2V网络或V2I网络)系统正在兴起,通过这些联网系统可以采集到危险驾驶或意外情况发生时的指示信息,并传达给车辆驾驶者,以便提前采取行动,减少驾驶的风险。   赛灵思在ADAS系统应用的创新举措   当前ADAS系统典型的应用是采用多芯片架构,以提供系统所需要的实时性和高速运算的性能要求。   由于Xilinx Zynq-7000系列全面可编程SoC在同一块芯片中将处理器和FPGA集成于一体,使得系统的BOM成本大约可降低25%,整体功耗降低50%, 性能相比当前许多三芯片的方案(uP+DSP+FPGA)大幅提升130%。另外,该系统的灵活性还允许开发者在同一个平台上建立基于不同功能开发的多系统集成。   Xilinx开发的zynq-7000全面可编程SoC芯片是业界第一款将ARM双核Cortex-A9 MPCore处理系统和可编程逻辑紧密整合在同一个芯片之上的系统级芯片。这样的组合显着提高了性能表现,从而提高了辅助驾驶系统密集型数据处理的实时性。zynq-7000器件的可编程性,使汽车制造商和他们的电子产品供应商可以加快进入市场的时间,专注于产品创新和重新编写他们的产品,以满足不断变化的标准和规范。   Alix强调,与多芯片解决方案相比,采用单一zynq-7000系列SoC芯片可以帮助制造商减少BOM成本。另外,以zynq-7000全面可编程系统芯片为基础的产品,另外由于ARM处理系统和28nm可编程逻辑的紧密结合,使得该SoC芯片的功耗比多芯片更低。   Zynq-7000 全面可编程SoC还将接受比AEC-Q100认证要求更严格的测试,而且将在赛灵思汽车(XA)产品系列旗下推出,确保其满足汽车应用领域通常极其严格的环境要求,包括温度、质量和可靠性要求。   正是由于Zynq-7000 All Programmable SoC芯片的出色功能,赛灵思联盟计划认证成员——视频专业公司Xylon采用其作为LogiADAK Zynq-7000 SoC汽车驾驶员辅助套件的核心。这款实时ADAS优化开发平台使汽车制造商和汽车电子产品供应商能够通过将他们自己的软/硬件IP与高性能可重编程的SoC相结合,集中精力进行产品创新和特性开发,而不必为硬件配置或软件系统而分神,从而创建出独有的差异化驾驶员辅助应用。   LogiADAK Zynq-7000 All Programmable SoC汽车驾驶员辅助套件是同类首款在单个器件中集成了全面可编程软/硬件的解决方案,提供高速软/硬件接口,同时可通过运行在嵌入式ARM处理系统上的软件来实现O/S和应用处理。   汽车安全要求升级 Xilinx All Programmable强化安全设计   Alix指出,先进的辅助驾驶系统技术仍处于不断变化的过程中。技术不断进步,以提升系统的性能表现,有关的标准和消费者的喜好也正在逐步调整和测试中。这意味着这类解决方案需要具有一定的灵活性,以支持整个开发过程中的变化。同时,还要有非常高的计算能力,提供多摄像头的实时处理功能。所有这些都对厂商提出了极大的挑战,幸运的是,赛灵思的全面可编程SOC芯片提供了一个理想的且符合成本效益的解决方案来应对这些挑战。   此外,根据功能安全标准的要求,半导体厂商需要评估他们产品中的每个组成元素,以及它们如何实现系统的安全性能。这并不意味着像赛灵思这样已在其他市场上(如航空航天与国防、工业和医疗应用等)开发过较为严格的功能安全器件的厂商就可以很容易地满足市场的需求。真正的挑战是开发出有效而经济、高效的解决方案。   随着越来越多国家颁布如汽车ADAS相关的法律以及大家对驾驶感知系统的浓厚兴趣,设计师们正面临着提供高性能汽车系统和确保低成本低功耗的双重挑战。这些图像汽车视觉系统必须有效地分析通过ADAS处理功能的不同阶段从多摄像机模式状态下获取的输入信号,如感知能力、环境特征和决策的制定。   赛灵思All Programmable汽车解决方案(如结合ARM 双核Cortex™-A9内核处理系统的Zynq™-7000 All Programmable SoC)将帮助工程师克服以上挑战。这些All Programmable解决方案相比之前的多芯片解决方案具有绝对的优势, 而且具有集成度更高、能发挥出从低端ADAS到高端ADAS跨越的硬件资源和可伸缩性能的最佳水平。   FPGA有望成为未来ADAS主流方案   在中国,市场对辅助驾驶系统的需求正迅猛增长,并且这些技术也在中国本土生产的汽车上被大量应用。目前,德系豪华车型在中国的销量正稳步上升,这些车辆大多数都装备有先进的驾驶辅助系统,这也意味驾驶辅助的新概念正逐步被高端市场所接受。   此外,一些国际汽车零部件供应商正通过当地供应商进入中国市场,同时,当地供应商也正在开发自己的系统,这些市场竞争可能会推动系统成本的降低,以及向中低端市场的渗透,最终扩大驾驶辅助系统的普及率。   另一方面,中国政府是否和其他国家、地区一样,引入一些强制性汽车安全标准和规定,这也是市场发展中非常重要的一个因素。   高级驾驶员辅助系统(ADAS)正在迅速成为新一代中高档汽车的新卖点,目前宝马、奔驰、奥迪等高档汽车已经将ADAS作为标配,国内中档汽车制造商和技术分销商也不甘人后,竞相研发ADAS,以便能在这一快速发展的新兴市场分到一杯羹。目前,实现ADAS的常用方式有DSP、FPGA和MPU三种,但FPGA优秀的多通道高清处理能力有望使它成为未来ADAS的主流实现方式。 本文转摘自电子发烧友网《汽车电子特刊》5月刊   ——电子发烧友网版权所有,转载请注明出处!

    时间:2020-09-04 关键词: 汽车安全 programmable 车载网络 all adas Xilinx

  • Xilinx推出全新OTN SmartCORE IP

      公司进一步强化OTN解决方案组合,填补日益扩大的ASSP和ASIC市场空白   2013年9月25日,中国北京- All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天在ECOC 2013上宣布推出全新OTN SmartCORE™ IP,打造高容量以太网、100G OTN交换平台以及分组光传输系统(P-OTS)。赛灵思SmartCORE IP系列的推出,是赛灵思All Programmable解决方案发展蓝图上的一个战略性产品,可用于创建、差异化、发展智能的400G和Nx100G OTN解决方案,以满足客户对高可用性、低时延、低抖动和高服务质量(QoS)要求的OTN交换平台。   赛灵思公司有线通信总监Gilles Garcia指出:“市场对更高、更有效带宽利用的需求推动了基于OTN交换的Smarter Network的发展。然而,传统ASIC和ASSP解决方案在性能和功能上的不足阻碍了创新。随着我们针对OTN交换优化的SmartCORE IP系列的不断扩展,赛灵思正通过积极投资支持更智能P-OTS网络,从而在不影响性能或功能的状态下,帮助客户开发出高度差异化、小型化、低功耗的All Programmable解决方案。”   全新OTN SmartCORE IP模块针对7系列器件进行了优化,内置有一组支持各种环境的综合应用程序接口(API)——可用于抽象化所有常见复杂功能,有助于无缝集成到客户软件中。   · 100G 1阶多路复用器/多路分配器SmartCORE IP– 这是一个超小型的流量聚合器,可支持多达80个通道ODUj流量的任意组合,可多路复用至高阶ODU4,也可从高阶ODU4实现多路分配。   · 符合OIF标准的100G SAR SmartCORE IP– 80通道分段与重组内核,可将ODUjs分组成数据包流,从而让ODU流量通过数据包交换架构实现交换,协助数据包光传输系统。   · 100GODUMonSmartCORE IP – 双向IP模块用于在多达80个ODUj通道上执行开销插入和提取。结合使用赛灵思128ch OTN开销处理器,它能支持PM监控、TCM监控和/或TCM终端与生成,随后行为插入可在每个ODUj通道上支持6级TCM。   供货情况   用于OTN交换的赛灵思SmartCORE OTN IP核将于2013年9月30日开始供货。更多信息,敬请联系您所在地的赛灵思销售代表,或访问以下网址:http://china.xilinx.com/esp/wired/wired_ip_resources.htm

    时间:2020-09-03 关键词: otn Xilinx

  • Xilinx全新参考设计提供业界首个单芯片400G解决方案

      2014年3月12日,北京——All Programmable技术和器件的全球领先企业赛灵思公司 (NASDAQ: XLNX)今天在第39届美国光纤通讯展览会及研讨会(OFC 2014)上宣布推出最新参考设计,为客户提供了一款针对4x100G OTN转发器和200G OTN交换应用的单芯片解决方案。这些参考设计结合公司的All Programmable 3D IC和SmartCORE™ IP,能为客户打造出一款功能齐全的评估平台,帮助他们开发和评估高度差异化的高带宽OTN应用。请于3月11至13日莅临旧金山OFC大会赛灵思展台(展台号:3245)观看技术演示。   赛灵思公司有线通信事业部总监Gilles Garcia表示:“我们的最新OTN参考设计能满足当今多个100G OTN应用对低时延、高集成度和高性能的需求。赛灵思的单芯片400G OTN解决方案是业界独有的,而且我们结合了这些最新参考设计的评估平台能够让设计人员在开发过程中拥有关键的先发优势,从而提高生产力并缩短产品上市时间。”   最新OTN参考设计可在赛灵思Virtex®-7 VC730 3D IC OTN目标平台上进行评估。参考设计中包括一组支持各种操作系统的综合软件应用程序接口(API),可简化和加速All Programmable Smarter Network的设计:   · 在单个Virtex-71140T 3D IC中集成4x100G转发器——该参考设计演示了全球首款单芯片400G解决方案。设计中的4x100G转发器采用通用控制面来管理四个100G数据流。每个100G数据流支持带统计功能的GFEC,一个可执行段、路径和串联连接监控的开销处理器)和一个简便易用的界面(GUI),以便评估缺陷和性能指标。   · 在单个Virtex-7 1140T 3D IC中集成 2x 100G OTN 交换——该参考设计演示了三个赛灵思SmartCORE IP 核,包括一个100G 1阶多路复用器/多路分配器、一个符合OIF标准的100G SAR和一个100G ODUMon内核(可用于在多达80个ODUj通道上执行开销插入和提取功能的双向IP模块)。这些SmartCORE IP核使设计人员能够构建用于Metro OTN和数据包光传输系统(P-OTS)的单芯片2x100G MuxMapSAR。该参考设计支持段、路径和六级串联的全面监控、100GE客户端缺陷评估,以及ODU 和客户端信号复位,从而可提供多种高级管理功能。   供货情况   现可通过赛灵思所在地销售代表购买此参考设计。   关于赛灵思   赛灵思是All Programmable器件、SoC和3D IC的全球领先供应商。赛灵思公司行业领先的产品与新一代设计环境以及 IP 核完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。

    时间:2020-09-02 关键词: otn programmable all Xilinx

  • Xilinx推出业界首款“软”定义网络解决方案

    Xilinx推出业界首款“软”定义网络解决方案

      2014年4月1日,北京 – All Programmable技术和器件的全球领先企业赛灵思公司 (NASDAQ: XLNX) 今天在拉斯维加斯举行的Interop 2014 网络通讯展会上宣布推出业界首款“软”定义网络(“Softly” Defined Networks)解决方案,将可编程能力和智能化功能从控制层扩展至数据层。全新SDNet软件定义规范环境可实现可编程数据层功能设计,而且功能规范可自动编译到赛灵思的All Programmable FPGA和SoC中。   与采用固定数据层硬件并通过狭窄南向API连接到控制层的传统SDN架构不同,SDNet采用可编程的数据层,支持内容智能和丰富的南向API控制层连接,从而实现了多项突破性创新功能,其中包括:   1、支持独立的线速服务,避免各种协议的复杂性   2、提供以流程为单位的灵活服务   3、支持革命性的创新型“无中断”操作即时升级,同时以100%的线路速率运行   这些独特的功能使电信运营商和多系統运营商(MSO)能够用灵活的方法,提供独特且具差异化的服务,而且不会对现有服务造成任何中断,也无需重新进行硬件质量认证或进行上门服务,这为服务供应商带来了增加营收的潜力,可以前所未有地节省大量资本支出和运营支出,而且可以大幅缩短产品的上市进程。网络设备供应商同样能够通过特性丰富而灵活的SDNet平台获得相同的优势,使他们能够通过部署SDNet环境编程的内容感知式数据层硬件,实现更大的差异化。   SDNet和赛灵思All Programmable FPGA及SoC实现的软定义网络解决方案具有如下更多优势:   1、更佳且高度灵活的服务质量(QoS)   2、流程和会话感知功能   3、全面可编程的硬件数据层和I/O   4、线速支持网络功能虚拟化(NFV),包括各种用户自定义的定制化功能   5、1G到400G之间的可扩展线路速率   斯坦福大学计算机科学系教授Nick McKeown指出:“SDN (软件定义网络)的第一阶段可让数据中心和WAN运营商能利用软件定制和提升网络功能。下一阶段,我们预期会有超越固定功能硬件数据层的功能出现。比如为数据层添加高度可编程性和更先进的功能,通过标准软件API接口访问数据层等,这意味着网络资源能实现更加智能高效的管理,进而加速创新步伐。”   研究機構 Linley Group资深分析师Loring Wirbel表示:“赛灵思推出的软件定义规范环境,能用高层次描述创建和调整网络元素,其影响远远超越了基于OpenFlow协议的SDN。控制层和数据层处理的重要特性可在建立网络节点时被定义。这种工具能让系统架构师指定和部署精确的应用服务,且无需了解底层设备架构或掌握复杂的编程语言。更重要的是, 目前还没有任何设备制造商、OEM厂商和SDN软件专家提供过这样的工具。”   赛灵思公司通信业务部副总裁Hemant Dhulla表示:“赛灵思正将各种全新软件设计技术与All Programmable芯片产品相结合,致力于让新一代更智能网络和数据中心实现更多的可能。SDNet在灵活性、功能和生产力方面取得了革命性突破,加上赛灵思All Programmable器件的高度灵活性,打造出了业界首款针对软定义网络的软件定义数据层解决方案。”   赛灵思将于Interop 2014展会期间在2066号展台演示SDNet解决方案,您也可联系赛灵思当地销售代表获得该演示视频。      关于赛灵思   赛灵思是All Programmable器件、SoC和3D IC的全球领先供应商。赛灵思公司行业领先的产品与新一代设计环境以及 IP 核完美地整合在一起,可满足客户对可编程逻辑乃至可编程系统集成的广泛需求。

    时间:2020-09-02 关键词: SoC programmable all Xilinx

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包