FPGA能为今天许多需要DSP功能的复杂应用提供快速、低成本的解决方案。不过,许多DSP工程师在传统上擅长软件开发,当涉及到硬件时他们可能就不知道该从何下手。基本上,有三种设计方法供DSP工程师加以考虑:采用知识产权(IP)进行设计、采用硬件描述语言(HDL)的传统设计方法、以及使用现在的一些新工具把C语言编译到硬件中。
多年以来,在ASSP、ASIC、DSP、FPGA等芯片的选择问题上,高端通信系统设计师总面临诸多棘手而复杂的难题。
在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘积-积结构相比,具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法,并通过Xilinx ISE在Modelsim下进行了仿真。
尽管H.264/AVC承诺将此已有视频编码标准具有更高的编码效率,它仍为系统架构师、DSP 工程师和硬件设计人员带来了巨大的工程设计挑战。H.264/AVC 标准引入了自 1990 年推出 H.261 之后视频编码标准演进过程中出现的大部分重大改变和算法间断 (algorithmic discontinuities)。
随着Internet的迅猛发展和各种无线业务需求的增加,目前以承载单一话音业务为主的无线通信网已经越来越不适应人们的需要,所以,以大容量、高数据率和承载多媒体业务为目的的第三代移动通信系统(IMT-2000)成为无线通信的发展方向。
介绍3-DES算法的概要;以Xilinx公司SPARTANII结构的XC2S100为例,阐述用FPGA高速实现3-DES算法的设计要点及关键部分的设计。
本文提出了一种使用FPGA 实现误码率测试的设计及实现方法。该设计可通过FPGA 内建的异步串行接口向主控计算机传递误码信息,也可以通过数码管实时显示一段时间内的误码率。文章先介绍了系统构成和工作流程,然后重点分析了关键技术的实现。
在设计大型FPGA信号处理系统时,设计师往往需要很长的仿真时间。FPGA设计工具(例如赛灵思的System Generator for DSP)通过提供稳固的硬件在环路(hardware-in-the-loop)接口,允许用户直接利用FPGA硬件进行设计仿真,从而解决仿真时间过长的问题。这些接口允许用户利用硬件进行部分设计仿真,从而在相当程度上加快了仿真速度(通常可达一个数量级或更多)。同时,利用硬件在环接口还使系统具备了实时FPGA硬件调试和验证功能。
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EP1S25F780C5中。
传统上,降低软件无线电(SDR)硬件的功耗一直是我们工作的重点,但是,显而易见软件也有重要影响,因此,需要一种降低SDR功耗的整体设计方法。一种能发挥SDR功能的测试床能帮我们解决这个问题。
LED点阵显示屏是集微电子技术、计算机技术、信息处理技术于一体的大型显示屏系统。它以其色彩鲜艳,动态范围广,亮度高,寿命长,工作稳定可靠等优点而成为众多显示媒体以及
FPGA的基准时钟为来自DSP输出的32MHz时钟,经过片内数字时钟网络(PLL),可以得到系统所需要的多种时钟。图文混合主要是控制观瞄系统显示屏的显示内容与相应的位置。利用EP2S30F484的内部RAM配置了许多独立的小RAM块,DSP根据不同的控制命令向这些RAM块写入不同的显示内容。FPGA再根据显示位置的分布,以记数的方式在屏幕上控制显示内容输出,达到图文混合。