- 首页
-
阅读
编辑视点
-
随着LED灯作为车灯应用的越来越普及，设计上的灵活性、可维护性等相应的需求也日益高涨，插座型LED灯也就应运而生了。……
-
嵌入式有必要学习RTOS吗，RT-Thread是否更适合你？
通过观察近年来招聘网站的招聘信息，嵌入式工程师的要求中总会多出一条“掌握至少1-2种RTOS”，网友头上也经常“有许多问号”表示，到底有没有必要学RTOS？ ……
-
疫情下，10倍增长的半导体物流成本，“中国芯”之路该怎么走？
“中国芯”之路上，半导体物流环节不容轻视，哪种物流才是国产半导体发展所需的？……
-
- 技术
- 论坛
-
课程
- 外包
- 专栏
- 资源
- 厂商
-
活动
-
活动时间：2020.04.08-2020.04.14
![]()
-
活动时间：2020.04.01-2020.07.31
![]()
-
活动时间：2020.04.01-2020.06.30
![]()
-
活动时间：2020.03.05-2020.03.26
![]()
-
活动时间：2020.03.05-2020.03.25
![]()
-
活动时间：2020.02.25-2020.03.25
![]()
-
活动时间：2020.02.21-2020.05.17
![]()
-
活动时间：2020.02.20-2020.03.31
![]()
-
-
pcb板翘曲的预防方法
印制电路板翘曲的成因，一个方面是所采用的基板(覆铜板)可能翘曲，但在印制电路板加工过程中，因为热应力，化学因素影响，及生产工艺不当也会造成印制电路板产生翘曲。 所以，对于印制电路板厂来说，首先是要预防印制电路板在加工过程中产生翘曲;再就是对于已经出现翘曲的PCB 板要有一个合适、有效的处理方法。 预防印制电路板在加工过程中产生翘曲 1、防止由于库存方式不当造成或加大基板翘曲 (1)由于覆铜板在存放过程中，因为吸 湿会加大翘曲，单面覆铜板的吸湿面积很大，如果库存环境湿度较高，单面覆铜板将会明显加大翘曲。双面覆铜板潮气只能从产品端面渗入，吸湿面积小，翘曲变化 较缓慢。所以对于没有防潮包装的覆铜板要注意库房条件，尽量减少库房湿度和避免覆铜板裸放，以避免存放中的覆铜板加大翘曲。 (2)覆铜板摆放方式不当会加大翘曲。如竖放或覆铜板上压有重物，摆放不良等都会加大覆铜板翘曲变形。 2、避免由于印制电路板线路设计不当或加工工艺不当造成翘曲。 如PCB板导电线路图形不均衡或PCB板两面线路明显不对称，其中一面存在较大面积铜皮，形成较大的应力，使PCB板翘曲，在PCB制程中加工温度偏高或较大热冲击等都会造成PCB板翘曲。对于覆板板库存方式不当造成的影响，PCB厂比较好解决，改善贮存环境及杜绝竖放、避免重压就可以了。对于线路图形存在大面积的铜皮的PCB板，最好将铜箔网格化以减少应力。 3、消除基板应力，减少加工过程PCB板翘曲 由于在PCB加工过程中，基板要多次受到热的作用及要受到多种化学物质作用。如基板蚀刻后要水洗、要烘干而受热，图形电镀时电镀是热的，印绿油及印标识字符后要用加热烘干或用UV光烤干，热风喷锡时基板受到的热冲击也很大等等。这些过程都可能使PCB板产生翘曲。 4、波峰焊或浸焊时，焊锡温度偏高，操作时间偏长，也会加大基板翘曲。对于波峰焊工艺的改进，需电子组装厂共同配合。 由于应力是基板翘曲的主因，如果在覆铜板投入使用前先烘板(也有称焗板)，多家PCB厂都认为这种做法有利于减少PCB板的翘曲。 烘板的作用是可以使基板的应力充分松弛，因而可以减少基板在PCB制程中的翘曲变形。 焗板的方法是：有条件的PCB厂是采用大型烘箱焗板。投产前将一大叠覆铜板送入烤箱中，在基板玻璃化温度附近温度下将覆铜板烘烤若干小时到十几小时。用经过焗板的覆铜板生产的PCB板，其翘曲变形就比较小，产品的合格率高了许多。对于一些小型PCB厂，如没有那么大型的烘箱可以将基板切小后再烘，但烘板时应有重物压住板，使基板在应力松弛过程能保持平整状态。烘板温度不宜太高，过高温度基板会变色。也不宜太低，温度太低需很长时间才能使基板应力松弛。
-
已经贴片的PCB板过锡炉的方法
人工成本节节攀升的今天，加工厂都害怕接有后焊的单，虽然现在已经是贴片元件成为主流，但电子产品往往都多少需要后焊一些插件料，就这些插件料的后焊，搞得大家都很头大。今天介绍一种提高插件料后焊效率的方法，希望能正在为后焊头大的你以后头不用现在这么大。 其实红胶工艺是可以提高后焊效率的，这种工艺方法做的人还比较多，只要是做贴片加工的都知道，让我们来先看看红胶工艺是怎么做的。 红胶工艺顾名思义，就是用红胶来进行贴片，开钢网的时候不是开元件的焊盘位置，而是在元件中间位置开一个槽，刷上红胶，然后上SMT把元件打上去，这样元件就被红胶粘在PCB板上，插上插件料后在过锡炉，元件的焊盘就会上锡焊好。 图一 红胶工艺示意图 红胶工艺会存在一些问题：从图一可以看出，红胶会有一定的厚度，其硬化的过程中会把元件顶高，这样就容易让元件的焊盘和PCB板上的焊盘存在间隙，一旦存在间隙，就容易出现上锡不良形成虚焊;另外红胶过了锡炉后会变得非常硬，如果需要更换元件进行维修等工作就会很麻烦;再就是红胶在过锡炉的时候温度过高容易脱件，尤其是IC更容易发生。 今天介绍的这种方法可以避免红胶工艺的这些问题，先看几张图。 图二 一个治具 图二的治具上面有一些孔和槽：孔是需要进行后焊的位置，插件料的管脚可以从这些孔里面穿出来，把治具放到锡炉上面时，只有这些孔的位置可以接触到焊锡;槽对应的是PCB贴片后各种元件，元件大的就挖大点，元件小的就挖小点，这样贴好贴片元件的PCB板就可以平整的放在治具上面。 图三 适用治具的PCB板 图三中每个PCB板上面有两个体积大一点的芯片，一个接近正方形，一个长方形，用这两个芯片和图二中的槽进行匹配，就知道贴好贴片元件的PCB板在治具上是如何放平的了。 图四 治具放入已贴片PCB的底面 图四是贴好贴片元件的板放到治具上后底面的样子，可以很清楚的看到露出来的都是插件元件的焊盘过孔，元件的管脚从焊盘过孔中穿过来，把这面放到锡炉上面，是不是就可以一下把所有的插件料都焊好了? 图五 治具放入已贴片PCB的背面 再来看下背面，不用我解释大家都知道这样可以很轻松的进行插件了。这种方法可以让后焊效率显著上升，不过插件料的焊盘附近不能有其它贴片料，如果过近的话这个焊盘就不能开孔露出来，需要后面人工补焊。
-
射频开关模块功能电路PCB板的设计
随着现代无线通信系统的发展，移动通信、雷达、卫星通信等 通信系统对收发切换开关的开关速度、功率容量、集成性等方面有了更高的要求, 因此研究总线技术，开发满足军方特殊要求的总线模块，具有十分重要的意义，我们将利用虚拟仪器思想，将硬件电路以软件的方式实现，以下设计的 射频开关可以由计算机直接控制，可以很方便地与总线测试系统集成，最大限度的发挥计算机和微电子技术在当今测试领域中的应用，具有广阔的发展前景。 1 VXI总线接口电路的设计与实现 VXIbus 是VMEbus在仪器领域的扩展，是计算机操纵的模块化自动仪器系统。它依靠有效的标准化，采用模块化的方式，实现了系列化、通用化以及VXIbus仪器 的互换性和互操作性，其开放的体系结构和PlugPlay方式完全符合信息产品的要求。它具有高速数据传输、结构紧凑、配置灵活、电磁兼容性好等优点，，因此系统组建和使用非常方便，应用也越来越广泛，已逐渐成为高性能测试系统集成的首选总线。 VXI 总线是一种完全开放的、适用于各仪器生产厂家的模块化仪器背板总线规范。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基 器件在应用中所占比例最大(约70%)。VXIbus寄存器基接口电路主要包括：总线缓冲驱动、寻址和译码电路、数据传输应答状态机、配置及操作寄存器组 四个部分。四个部分中除总线缓冲驱动采用74ALS245芯片来实现外，其余部分都用FPGA来实现。采用一片FLEX10K 芯片EPF10K10QC208-3和一片EPROM芯片EPC1441P8，利用相应软件MAX+PLUSⅡ来进行设计与实现。 1.1 总线缓冲驱动 该 部分完成对VXI背板总线中的数据线、地址线和控制线的缓冲接收或驱动，以满足VXI规范信号的要求。对于A16/D16器件，只要实现背板数据总线 D00～D15的缓冲驱动。根据VXI总线规范的要求，此部分采用两片74LS245实现，用DBEN*(由数据传输应答状态机产生)来选通。 1.2 寻址和译码电路 寻址线包括地址线A01～A31、数据选通线DS0*和DS1*、长字线LWORD*。控制线包括地址选通线AS*和读/写信号线WRITE*。 本电路的设计采用MAX+PLUSⅡ的原理图设计方式。利用元件库里的现有元件进行设计,采用了两片74688和一片74138。 该 功能模块对地址线A15～A01及地址修改线AM5～AM0进行译码。当器件被寻址时，接收地址线及地址修改线上的地址信息，并将其与本模块上硬件地址开 关设置的逻辑地址LA7～LA0相比较，如果AM5～AM0上逻辑值为29H或2DH(由于是A16/D16器件)，地址线A15、A14均为1，并且 A13～A06上的逻辑值与模块的逻辑地址相等时，该器件被寻址选通(CADDR*为真)。接着其结果被送往下一级译码控制，通过对地址A01～A05进 行译码选中模块在16位地址空间的寄存器。 1.3 数据传输应答状态机 数据传输总线是一组高速异步并行数据传输总线，是VMEbus系统信息交换的主要组成部分。数据传输总线的信号线可分为寻址线、数据线、控制线三组。 该部分的设计采用MAX+PLUSⅡ的文本输入设计方式。由于DTACK*的时序比较复杂，所以采用AHDL语言来进行设计，通过状态机实现。 该 功能模块对VXI背板总线中的控制信号进行组态，为标准数据传输周期提供时序及控制信号(产生数据传输使能信号DBEN*，总线完成数据传输所需的应答信 号DTACK*等)。在进行数据传输时，系统控制者首先对模块进行寻址，并将相应的地址选通线AS*，数据选通线DS0*、DS1*以及控制数据传输方向 的WRITE*信号线等设置为有效电平。当模块检测到地址匹配及各控制线有效后，驱动DTACK*为低电平，以此向总线控制者确认已经将数据放置在数据总 线上(读周期)或已经成功地接收到数据(写周期)。 1.4 配置寄存器 每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。 VXI总线器件的基本配置寄存器有：识别寄存器、器件类型寄存器、状态寄存器、控制寄存器。 该部分电路的设计采用MAX+PLUSⅡ的原理图设计方式，利用74541芯片，其创建的功能模块。 ID、 DT、ST寄存器都是只读寄存器，控制寄存器为只写寄存器。本设计中，VXI总线主要用于控制这批开关的通断，所以，只要向通道寄存器中写入数据就可以控 制继电器开关的吸和或断开状态，查询继电器状态也是从通道寄存器中读取数据即可。根据模块设计需要，在其相应各数据位写入适当的内容，从而能够对功能模块的射频开关进行有效控制。 2 模块功能电路板的设计 每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。 射 频电路的频率范围约为10kHz到300GHz。随着频率的增加，射频电路表现出不同于低频电路和直流电路的一些特性。因此，在设计射频电路的板时 就需要特别注意射频信号给板所带来的影响。本射频开关电路是由VXI总线控制的，在设计中为减少干扰，在总线接口电路部分与射频开关功能电路间采用 排线连接，以下主要介绍射频开关功能电路部分PCB板的设计。 2.1元器件的布局 电磁 兼容性(EMC)是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。对于射频电路PCB设计而言，电磁兼容性要求每个电路模块尽量不产生电磁 辐射，并且具有一定的抗电磁干扰能力。而元器件的布局直接影响到电路本身的干扰及抗干扰能力。也直接影响到所设计电路的性能。布局总的原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。元器件的合理布局也是合理布线的一个前提，因此应该综合考虑。在本设计中，继电器是用于转换射频信号的通道，故应将继电器尽量贴近信号输入端与输出端，以此来尽量减短射频信号线的走线长度，为下一步的合理布线做出考虑。此外，本射频开关电路是由VXI总线控制，射频信号对VXI总线控制信号的影响也是布局时必须考虑的问题。 2.2 布线 在基本完成元器件的布局后，就要开始布线，布线的基本原则为：在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。 对于射频电路，信号线的走向、宽度、线间距的不合理设计，可能造成信号传输线之间的交叉干扰;另外，系统电源自身还存在噪声干扰，所以在设计射频电路PCB时一定要综合考虑，合理布线。 布 线时，所有走线应远离PCB板的边框(2mm左右)，以免PCB板制作时造成断线或有断线的隐患。电源线要尽可能宽，以减少环路电阻，同时，使电源线、地 线的走向和数据传递的方向一致，以提高抗干扰能力。所布信号线应尽可能短，并尽量减少过孔数目;各元器件间的连线越短越好，以减少分布参数和相互间的电磁 干扰;对于不相容的信号线应尽量相互远离，而且尽量避免平行走线，而在正反两面的信号线应相互垂直：布线时在需要拐角的地方应以135度角为宜，避免拐直 角。 以上设计中，PCB板采用四层板，为减小射频信号对VXI总线控制信号的影响，故将两种信号走线分别放在中间两层，且射频信号线用接地过孔带屏蔽。 2.3 电源线和地线 在 射频电路PCB设计中的布线需要特别强调的是电源线与地线的正确布线。电源和地线方式的合理选择是仪器可靠工作的重要保证。射频电路的PCB板上相当多的 干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。根据PCB板电流的大小，电源线、地线线条设计的要尽量粗而短，减少环路电阻。同时使电源 线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。在条件允许的情况下尽量采用多层板，四层板比双面板噪声低20dB，六层板又比四层板噪 声低10dB。 在本文设计的四层PCB板中，顶层和底层两层均设计为地线层。这样无论中间层哪一层为电源层，电源层和地线层这两个层彼此靠近的物理关系，形成了一个很大的去耦电容，减少了地线所带来的干扰。 地线层采用大面积铺铜。大面积铺铜主要有以下几个作用： (1)EMC.对于大面积的地或电源铺铜，会起到屏蔽作用。 (2)PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。 (3)信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。 (4)散热，特殊器件安装要求铺铜等等。 3 结论 VXI 总线系统是一种在世界范围内完全开放的、适用于多厂商的模块化仪器总线系统，是目前世界上最新的仪器总线系统。以上主要介绍了基于VXI总线的射频开关模 块的研制。介绍了总线接口的设计以及射频开关模块功能电路部分PCB板的设计。射频开关由VXI总线控制，增加了开关操作的灵活性，使用方便。
-
如何调试新设计的电路板
对于刚拿回来的新PCB板，我们首先要大概观察一下，板上是否存在问题，例如是否有明显的裂痕，有无短路、开路等现象。如果有必要的话，可以检查一下电源跟地线之间的电阻是否足够大。 然后就是安装元件了。相互独立的模块，如果您没有把握保证它们工作正常时，最好不要全部都装上，而是一部分一部分的装上(对于比较小的电路，可以一次全部装上)，这样容易确定故障范围，免得到时遇到问题时，无从下手。一般来说，可以把电源部分先装好，然后就上电检测电源输出电压是否正常。如果在上电时您没有太大的把握(即使有很大的把握，也建议您加上一个保险丝，以防万一)，可考虑使用带限流功能的可调稳压电源。先预设好过流保护电流，然后将稳压电电源的电压值慢慢往上调，并监测输入电流、输入电压以及输出电压。如果往上调的过程中，没有出现过流保护等问题，且输出电压也达到了正常，则说明电源部分OK。反之，则要断开电源，寻找故障点，并重复上述步骤，直到电源正常为止。 接下来逐渐安装其它模块，每安装好一个模块，就上电测试一下，上电时也是按照上面的步骤，以避免因为设计错误或/和安装错误而导致过流而烧坏元件。 寻找故障的办法一般有下面几种： ①测量电压法。首先要确认的是各芯片电源引脚的电压是否正常，其次检查各种参考电压是否正常，另外还有各点的工作电压是否正常等。例如，一般的硅三极管导通时，BE结电压在0.7V左右，而CE结电压则在0.3V左右或者更小。如果一个三极管的BE结电压大于0.7V(特殊三极管除外，例如达林顿管等)，可能就是BE结就开路。 ②信号注入法。将信号源加至输入端，然后依次往后测量各点的波形，看是否正常，以找到故障点。有时我们也会用更简单的办法，例如用手握一个镊子，去碰触各级的输入端，看输出端是否有反应，这在音频、视频等放大电路中常使用(但要注意，热底板的电路或者电压高的电路，不能使用此法，否则可能会导致触电)。如果碰前一级没有反应，而碰后一级有反应，则说明问题出在前一级，应重点检查。 ③当然，还有很多其它的寻找故障点的方法，例如看、听、闻、摸等。“看”就是看元件有无明显的机械损坏，例如破裂、烧黑、变形等;“听”就是听工作声音是否正常，例如一些不该响的东西在响，该响的地方不响或者声音不正常等;“闻”就是检查是否有异味，例如烧焦的味道、电容电解液的味道等，对于一个有经验的电子维修人员来说，对这些气味是很敏感的;“摸”就是用手去试探器件的温度是否正常，例如太热，或者太凉。一些功率器件，工作起来时会发热，如果摸上去是凉的，则基本上可以判断它没有工作起来。但如果不该热的地方热了或者该热的地方太热了，那也是不行的。一般的功率三极管、稳压芯片等，工作在70度以下是完全没问题的。70度大概是怎样的一个概念呢?如果你将手压上去，可以坚持三秒钟以上，就说明温度大概在70度以下(注意要先试探性的去摸，千万别把手烫伤了)。
-
驱动电源为何怕硫
LED在生活中处处可见，有显示屏的，也有照明的，但是有很多人不知道LED灯需要LED驱动器来驱动，LED光源怕硫，这是因为含硫的气体会通过其多孔性结构的硅胶或支架缝隙，与光源镀银层发生硫化反应。LED光源出现硫化反应后，产品功能区会黑化，光通量会逐渐下降，色温出现明显漂移;硫化后的硫化银随温度升高导电率增加，在使用过程中，极易出现漏电现象;更严重的状况是银层完全被腐蚀，铜层暴露。由于金线二焊点附着在银层表面，当支架功能区银层被完全硫化腐蚀后，金球出现脱落，从而出现死灯。下面来介绍驱动器的相关知识。 驱动电源 LED灯具里面有五十多种原物料，这些物料里面也可能含有硫、氯和溴元素。在密闭、高温的环境中，这些硫、氯和溴元素可能会挥发成气体并腐蚀LED光源。因此照明厂有责任和义务提供无硫环境给LED光源。 LED灯具中可能含有含硫/氯/溴的物料： 1. 电源：LED内置电源里面有二三十种原物料，其中的PCB板、含硫橡胶的电源线以及橡胶类的绝缘包装塑料、含有卤素阻燃剂的塑料、电子元器件，可能含有硫、氯和溴元素。电源发热时，这些材料会挥发出含硫氯溴气体，含硫氯溴气体与含氮水汽结合时，会生成腐蚀性的有害气体，对LED造成腐蚀。 2. PCB板：市面上生产的线路板均有一定含量的硫元素残留，尽管PCB线路板生产厂家在制程工艺中会清洗板材，消除含硫化学溶剂的残留，但普通的生产工艺较难完全清洗干净。 3. 含硫橡胶的电源线以及橡胶类的绝缘包装塑料：硫化橡胶可在-65~250℃温度范围内长期保持弹性，并具有优良的电气性能和化学稳定性，能防水、耐臭氧、耐气候老化，加之用法简单、工艺适用性强，因此广泛应用于电子行业，作为电子元件的涂覆、灌封、包装材料。 4. 含卤素阻燃剂物料：印刷线路板，外壳，塑胶、铝基板绝缘层：PBB、PBDE、TBBP-A、PCB、六溴十二烷、三溴苯酚、短链氯化石蜡等卤素化合物经常作为阻燃剂，应用于印刷线路板，外壳，塑胶等物料。这些物料受热到一定温度时，会挥发出含卤气体，含卤气体与含氮水汽结合时，会生成腐蚀性的有害气体，对LED造成腐蚀。另根据许多科学研究显示，卤素系阻燃剂已经成为日常环境中到处扩散的污染物，在燃烧与加热过程中会释放有害物质，威胁到人类身体的健康、环境和下一代子孙。卤素系阻燃剂的使用于LED环保性能相违背。因此金鉴检测建议LED材料供应商尽量选用无卤阻燃剂物料。 5. 锡膏助焊剂：助焊剂里的活化剂成分通常含有少数卤素或有机酸成分，它作用能迅速消除被焊金属表面的氧化膜，降低焊料的表面张力，使焊料迅速铺展在被焊金属表面。而卤素通常使用的是溴/氯，能使银变成黑色溴化银/氯化银。 6. 油墨：PCB板上的绿油、铝基板上的白油、字符、灯具和散热器上的油漆都可能含硫。这是因为油漆中原油中有硫化物，其成分十分复杂，有元素硫、硫化氢、硫醇类、硫醚类、二硫化物等。其中活性硫化物，如硫化氢、硫醇和单质硫等能与银直接起化学反应。油漆原油中含有油田水，会含有氯化钠、氯化镁和氯化钙等盐类。在原油加工中，氯化镁和氯化钙很容易受热水解，生成具有强烈腐蚀性的氯化氢。因此金鉴检测建议LED材料供应商选用无硫或低硫原油作为油漆料。以上就是LED驱动器与硫的相关技术知识，如果要从事相关行业，需要设计人员有雄厚的知识储备，还需要积累大量的项目开发经验。
-
如何设计LED开关电源的板子
随着科学技术的发展，LED技术也在不断发展，为我们的生活带来各种便利，为我们提供各种各样生活信息，造福着我们人类，但是谁知道如何设计LED开关电源PCB板?在开关电源设计中，如果PCB板设计不当会辐射过多电磁干扰。电源工作稳定的PCB板设计现总结其中七步绝招：通过对各个步骤中所需注意的事项进行分析，按步就章轻松做好PCB板设计! 一、从原理图到PCB的设计流程 建立元件参数->输入原理网表->设计参数设置->手工布局->手工布线->验证设计->复查->CAM输出。 二、参数设置 相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。 三、元器件布局 实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声;由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，因此，在设计印制电路板的时候，应注意采用正确的方法。每一个开关电源都有四个电流回路： (1)、电源开关交流回路 (2)、输出整流交流回路 (3)、输入信号源电流回路 (4)、输出负载电流回路 输入回路通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用;类似地，输出滤波电容也用来储存来自输出整流器的高频能量，同时消除输出负载回路的直流能量。所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源;如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为50ns.这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路，每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可短。 建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下： ◆放置变压器◆设计电源开关电流回路◆设计输出整流器电流回路◆连接到交流电源电路的控制电路◆设计输入电流源回路和输入滤波器设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则： (1)首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小则散热不好，且邻近线条易受干扰。电路板的最佳形状矩形，长宽比为3:2或4:3，位于电路板边缘的元器件，离电路板边缘一般不小于。 (2)放置器件时要考虑以后的焊接，不要太密集。 (3)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接，去耦电容尽量靠近器件的。 (4)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 (5)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 (6)布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起。 (7)尽可能地减小环路面积，以抑制开关电源的辐射干扰。 四、布线开关电源中包含有高频信号 PCB上任何印制线都可以起到天线的作用，印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。 在地线设计中应注意以下几点： 1、正确选择单点接地通常，滤波电容公共端应是其它的接地点耦合到大电流的交流地的唯一连接点，同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上，主要是考虑电路各部分回流到地的电流是变化的，因实际流过的线路的阻抗会导致电路各部分地电位的变化而引入干扰。在本开关电源中，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而采用一点接地，即将电源开关电流回路中的几个器件的地线都连到接地脚上，输出整流器电流回路的几个器件的地线也同样接到相应的滤波电容的接地脚上，这样电源工作较稳定，不易自激。做不到单点时，在共地处接两二极管或一小电阻，其实接在比较集中的一块铜箔处就可以。 2、尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏，因此要确保每一个大电流的接地端采用尽量短而宽的印制线，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，如有可能，接地线的宽度应大于3mm，也可用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。进行全局布线的时候，还须遵循以下原则： (1)、布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修(注：指在满足电路性能及整机安装与面板布局要求的前提下)。 (2)、设计布线图时走线尽量少拐弯，印刷弧上的线宽不要突变，导线拐角应≥90度，力求线条简单明了。 (3)、印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即让某引线从别的电阻、电容、三极管脚下的空隙处“钻” 过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。因采用单面板，直插元件位于top面，表贴器件位于bottom面，所以在布局的时候直插器件可与表贴器件交叠，但要避免焊盘重叠。 3.输入地与输出地本开关电源中为低压的DC-DC，欲将输出电压反馈回变压器的初级，两边的电路应有共同的参考地，所以在对两边的地线分别铺铜之后，还要连接在一起，形成共同的地。 五、检查 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错;另外每次修改过走线和过孔之后，都要重新覆铜一次。 六、复查根据“PCB检查表” 内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。 七、设计输出输出光绘文件的注意事项 a. 需要输出的层有布线层(底层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(底层阻焊)、钻孔层(底层)，另外还要生成钻孔文件(NCDrill) b. 设置丝印层的Layer时，不要选择PartType，选择顶层(底层)和丝印层的Outline、Text、Linec.在设置每层的Layer 时，将Board Outline选上，设置丝印层的Layer时，不要选择PartType，选择顶层(底层)和丝印层的Outline、Text、Line.d.生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改。 以上就是LED开关电源PCB板设计的相关知识，相信随着科学技术的发展，未来的LED灯回越来越高效，使用寿命也会由很大的提升，为我们带来更大便利。
-
高效的LED驱动器
在科技高度发展的今天，电子产品的更新换代越来越快，LED灯的技术也在不断发展，为我们的城市装饰得五颜六色。本文介绍的是一款高效的LED驱动器，它可以在90VAC至265VAC的输入电压范围内提供12V输出电压、0.3A输出电流的驱动。该LED驱动器采用了Power Integrations的LinkSwitch-II系列IC中的LNK605DG器件。 该器件所使用的拓扑结构是运行于非连续导通模式下的隔离反激。输出电流控制完全从初级侧检测，因此无需使用次级反馈元件。在初级侧也无需检测外部电流，而是在IC内部进行，从而进一步减少了元件和损耗。LNK605DG也可提供各种复杂的保护功能，包括环路开环或输出短路条件下自动重新启动。精确的迟滞热关断可确保PCB板平均温度在所有条件下均处于安全范围内。 在LED照明应用中，终端客户可以体验到驱动器的多种性能属性，包括启动时间和不同驱动器之间的一致性。在此设计中，LNK605DG器件可以确保不同驱动器之间的一致性，其输出恒流容差低于±10%，启动时间快速，低于5 ms，从而实现瞬时开启性能，使用寿命长，可靠性高。 电路分析 LinkSwitch-II器件由集成控制器以及700V功率MOSFET构成，用于LED驱动器或充电器应用。LinkSwitch-II配置为应用于单级非连续导通模式反激式拓扑结构，提供初级侧调节的恒压和恒流输出。 1、输入滤波 AC输入供电由桥式整流器BR1进行整流。整流后的DC由大容量电容C1和C2进行滤波。电感L1、C1和C2组成一个π型滤波器，对差模传导EMI噪声进行衰减。这种配置与PowerIntegrations变压器的E-shield™技术相结合，使得本设计在无需使用Y电容的情况下能够满足EMI标准EN55015 B级要求，并具有较大的裕量。变压器构造也能够实现很好的EMI可重复性。保险电阻RF1在电源出现故障时提供保护。此电阻通常需要选择绕线式电阻，以在初次连接到AC而输入电容充电时能够承受住瞬间功率耗散。 2、LinkSwitch-II初级 LNK605DG器件(U1)集成了功率开关器件、振荡器、CC/CV控制引擎、启动以及保护功能。集成的700 V功率MOSFET可在通用输入AC应用中提供充足的电压裕量。该器件在启动期间通过退耦电容C4从旁路引脚获得供电。经整流和滤波的输入电压加在T1初级绕组的一端。U1中集成的700 V功率MOSFET驱动变压器初级绕组的另一侧。D1、R3、R4和C3组成RCD-R箝位电路，对漏感引起的漏极电压尖峰进行限制。二极管D2、C5和 R10产生初级偏置电源。此电压从变压器偏置绕组产生，通过D2和R10向旁路引脚供应偏置电流。LNK605DG的偏置供电是可选的。如果电路结构为使用偏置电源供电(与此设计相同)，空载功耗将降低到50 mW以下。 3、输出整流 变压器的次级绕组由D3进行整流;选择肖特基势垒二极管以提高效率，并由C7进行滤波。在此应用中，C7使用的是陶瓷电容，由于其工作环境温度较高，因此工作寿命比电解电容更长。电阻R1和C6用来衰减高频振铃，降低二极管电压应力。虽然LED在生活中处处可见，但是LED也还有一些不足需要我们的设计人员拥有更加专业的知识储备，这样才能设计出更加符合生活所需的产品。
-
LED的PCB板技术解析
现在大街上随处可见的LED显示屏，还有装饰用的LED彩灯以及LED车灯，处处可见LED灯的身影，LED已经融入到生活中的每一个角落。在我们一般的LED电源设计的过程中，一般都把PCB板的物理设计放在最后一个环节，如果设计方法不当，PCB可能会辐射过多的电磁干扰，造成电源工作不稳定，以下针对各个步骤中所需注意的事项进行分析： 一、从原理图到PCB的设计流程 建立元件参数->输入原理网表->设计参数设置->手工布局->手工布线->验证设计->复查->CAM输出。 二、参数设置 相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为8mil。焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起皮，而是走线与焊盘不易断开。 三、元器件布局 实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声;由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，因此，在设计印制电路板的时候，应注意采用正确的方法。每一个开关电源都有四个电流回路： (1).电源开关交流回路(2).输出整流交流回路(3).输入信号源电流回路(4).输出负载电流回路输入回路通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用;类似地，输出滤波电容也用来储存来自输出整流器的高频能量，同时消除输出负载回路的直流能量。所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源;如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。 电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为50ns。这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路，每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下：放置变压器;设计电源开关电流回路;设计输出整流器电流回路;连接到交流电源电路的控制电路;设计输入电流源回路和输入滤波器。设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则： (1)首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小则散热不好，且邻近线条易受干扰。电路板的最佳形状矩形，长宽比为3：2或4：3，位于电路板边缘的元器件，离电路板边缘一般不小于2mm。(2)放置器件时要考虑以后的焊接，不要太密集。 (3)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接， 去耦电容尽量靠近器件的VCC。(4)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 (5)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(6)布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起。(7)尽可能地减小环路面积，以抑制开关电源的辐射干扰。 四、布线 开关电源中包含有高频信号，PCB上任何印制线都可以起到天线的作用，印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。 根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。在地线设计中应注意以下几点： 1.正确选择单点接地通常，滤波电容公共端应是其它的接地点耦合到大电流的交流地的唯一连接点，同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上，主要是考虑电路各部分回流到地的电流是变化的，因实际流过的线路的阻抗会导致电路各部分地电位的变化而引入干扰。在本开关电源中，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而采用一点接地，即将电源开关电流回路(中的几个器件的地线都连到接地脚上，输出整流器电流回路的几个器件的地线也同样接到相应的滤波电容的接地脚上，这样电源工作较稳定，不易自激。做不到单点时，在共地处接两二极管或一小电阻，其实接在比较集中的一块铜箔处就可以。 2.尽量加粗接地线。若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏，因此要确保每一个大电流的接地端采用尽量短而宽的印制线，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，如有可能，接地线的宽度应大于3mm，也可用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。进行全局布线的时候，还须遵循以下原则： (1).布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修(注：指在满足电路性能及整机安装与面板布局要求的前提下)。(2).设计布线图时走线尽量少拐弯，印刷弧上的线宽不要突变，导线拐角应≥90度,力求线条简单明了。 (3).印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。因采用单面板，直插元件位于Top面，表贴器件位于Bottom面，所以在布局的时候直插器件可与表贴器件交叠，但要避免焊盘重叠。 3.输入地与输出地本开关电源中为低压的DC-DC，欲将输出电压反馈回变压器的初级，两边的电路应有共同的参考地，所以在对两边的地线分别铺铜之后，还要连接在一起，形成共同的地。 五、检查 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错;另外每次修改过走线和过孔之后，都要重新覆铜一次。 六、复查 根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。 七、设计输出 这里我们要提醒的是关于在PCB设计中输出光绘文件的注意事项：我们需要输出的层有布线层(底层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(底层阻焊)、钻孔层(底层)，另外还要生成钻孔文件(NC Drill);设置丝印层的Layer时，不要选择Part Type，选择顶层(底层)和丝印层的Outline、Text、Linec. 在设置每层的Layer时，将Board Outline选上，设置丝印层的Layer时，不要选择Part Type，选择顶层(底层)和丝印层的Outline、Text、Line;生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改。以上就是LED技术的相关知识，相信随着科学技术的发展，未来的LED灯回越来越高效，使用寿命也会由很大的提升，为我们带来更大便利。
-
如何用TDR来测试PCB板的线路阻抗
前面已经讲了TDR的原理以及如何确定TDR的分辨率。那么，我们要正确测量PCB板上的线路阻抗，还有哪些需要注意的地方呢？ 1、阻抗测试的行业标准 之前贴过好多张阻抗测试的图片，重新再贴一张给大家看看。阻抗并不是想象中稳定的直线，而是波澜起伏。在前端和后端会受到探头或者开路的影响，中间由于生产制程的关系，也会有波动。 那么，我们怎么判断测试结果呢？怎么确定生产的PCB阻抗是否满足要求呢？首先来看看IPC规范，IPC2557A建议的测量区间是DUT的30%~70%区间。 再来看看Intel以及现在主流板厂的测试习惯，为了避开Launch区域以及反射区域的影响，测试区间建议是DUT的50%到70%区域。 用TDR来测试线路阻抗，我们首先要了解测试区间的要求，才能准确理解测量得到的结果。 2、探头对阻抗测试结果的影响 通常来说，TDR测试的时候，会用以下几种探头： 其中，板厂通常会用手持探棒点测，Probe的影响呈现感性。SI实验室常用SMA来连接测试线缆，SMA在阻抗测试中可能呈现容性。两种探头对测试结果的影响如下图所示： 由于Probe的感性或者容性影响，最终DUT的测试结果会有一点点的偏差。
-
揭露ORICO NVME M.2固态硬盘盒外观、性能面纱
ORICO此次推出的NVME M.2固态硬盘盒与以往同系列产品相同，皆具透明特色，本文将从开箱开始，逐步为大家揭开NVME M.2固态硬盘盒的外观、性能面纱。 开箱： 产品包装是全塑封纸盒包装(图中无塑封因为拍照需要被我撕掉了)，纸盒上可以直观地看到硬盘盒的整体模样，散热片为红色(这款硬盘盒散热片共有银红蓝黑4种颜色可选)，采用type-c接口，支持UASP协议，最高速度为10Gbps，TCM2-C3是这款硬盘盒的产品型号，另外图中还有PICC中国人保保额30万美元的标志，不知是否专门为此系列硬盘盒投保的。 包装背面表格写明此款硬盘盒的具体技术参数，比如产品尺寸为108x34x11.5mm，支持容量最大为2TB，传输速率为USB 3.1 GEN2 10Gbps等。值得一提的是背面还印刷有69条形码以及挂孔，让人联想到这款产品可以直接进入超市商场货架进行线下销售。如图1-4 拆封后取出硬盘盒主体以及内部全部附件，有硬盘盒一只，USB-A2C数据线一根，USB-C2C数据线一根，说明书一份，官方联系单一张，螺丝刀一把，固盘螺柱和螺丝各一，导热贴一只。如图5 硬盘盒呈现细长条状，握感圆滑，上秤称重约为32g，感觉很轻。与5.5'手机、传统2.5'HDD硬盘盒比较显得很小。如图6-8 硬盘盒正面外观，印入眼帘的就是这个大红散热片，感觉很具有视觉冲击力，好似说道我就是这么风骚。散热片上有四颗螺丝可以拆卸，便于自己更换散热片。如图9 硬盘盒背面对于喜爱透明装备的人来说是一道风景线，里面PCB板清晰可见。如图10 硬盘盒端面是USB type-c母座，数据线就是通过这个口进行读写的。如图11 从数据口那端用手指滑动上下盖，硬盘盒轻松打开，这个过程是免工具的。打开后可以看到PCB板另一面，PVM2-C3-R1.1估计就是PCB板的版本号了，同时尾端可以看到一个LED灯，这个就是硬盘盒的工作指示灯。散热片背面也是带颜色的。如图12 再来张大点的图看看，PCB板上有四个孔，这四个孔是对应2230，2242，2260，2280规格SSD固态硬盘进行尾端支撑紧固用的。如图13 PCB板背面为黑色板，显得沉稳大气，布局紧凑，走线整齐，可以看到诸多电子元器件，核心元器件全部都在这一面了，本款硬盘盒主控芯片使用的是智微JMS583，( JMS583主控支持TRIM，UASP，10Gbps传输速率)，USB 3.1 GEN2 10Gbps速率就是靠它实现的。如图14-15 取出一片此硬盘盒的好搭档NVME M.2 SSD出来，注意本硬盘盒只支持NVME规格M.2硬盘，能正常使用的M.2硬盘需要满足两点要求：1、支持NVME协议，这个需要参见硬盘技术参数。2、支持M KEY，简单区分KEY类别方法是1个缺口是M KEY，2个缺口是B KEY。有些特殊产品支持B+M 双KEY也可以。如图16 将M.2 SSD安装至PCB板的步骤，安装时先将接口处插入，尾端会翘起，这时再将尾端往下按直到和PCB板齐平，然后上紧固螺柱和螺丝。如图17-18 安装完SSD后再将PCB板和SSD放入塑料盒中，合体完成。如图19 插入安装win10系统的电脑后，硬盘盒尾部亮蓝色指示灯，此时待机状态并不闪烁，在读写状态时才会闪烁。如图20 如果硬盘盒里安装的SSD是全新盘的话，则需要先在磁盘管理器中初始化，然后分区才能正常使用，具体步骤见图21-24 经过初始化分区后电脑中识别了固态硬盘并显示盘符，识别如图25 用CrystalDiskInfo 8.1查看下M.2硬盘初始信息，接口显示为UASP(NVME)如图26 然后用常见的SSD速度测试软件AS SSD Benchmark 2.0和CrystalDiskMark 6.1进行测试，首先用附带的USB-C2C数据线将硬盘盒连接至电脑USB3.1 GEN2口测试，得到图示测试结果如图27-28 用附带的USB-A2C数据线将硬盘盒连接至电脑USB3.1 GEN2口测试，得到图示测试结果如图29-30 再用附带的USB-A2C数据线将硬盘盒连接至电脑USB3.1 GEN1口测试，得到图示测试结果如图31-32 最后用CrystalDiskInfo 8.1再次查看下M.2硬盘信息，发现硬盘温度升高15摄氏度如图33 用实际文件拷贝，读取近800MB/S，写接近500MB/S，基本是一条直线读写很稳定，具体见动图如图34-35 由以上测评可知，NVME M.2固态硬盘盒优点小巧轻便，传输速率可达10Gbps，可与目前市场上主流USB接头相连接，缺点在于长时间使用将存在较大温度升高情形。
-
掌握了这些要点成就一块高品质PCB板
大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。 微电子领域的两大难点在于高频信号和微弱信号的处理,在这方面PCB制作水平就显得尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才能做出一块好的PCB板呢?根据我们以往的经验,想就以下几方面谈谈自己的看法： 一、要明确设计目标 接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸准确无误即可,如有中负载线和长线,就要采用一定的手段进行处理, 减轻负载,长线要加强驱动,重点是防止长线反射。 当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。 当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。 对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。 此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。 二、了解所用元器件的功能对布局布线的要求 我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是 ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视。 三、元器件布局的考虑 元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。 高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的 ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加，可使系统速度大为降低.象移位寄存器，同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。 四、对布线的考虑 随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的板子需要设计，这里将介绍高速线的一些基本概念。 传输线： 印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL。 集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。 有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗(50～80Ω)所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。 当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。 严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的.对有较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。 1、决定是否采用传输线的基本因素有以下五个： 它们是： (1)系统信号的沿速率， (2)连线距离 (3)容性负载(扇出的多少)， (4)电阻性负载(线的端接方式); (5)允许的反冲和过冲百分比(交流抗扰度的降低程度)。 2、传输线的几种类型 (1)同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。 (2)印制板上的微带线 微带线是一根带状导(信号线)，与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为： (3)印制板中的带状线 带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗为： 3、端接传输线 在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主要是为了获得最好的电性能，包括驱动分布负载而采用的。 有时为了节省电源消耗，对端接的电阻上再串接一个104电容形成交流端接电路，它能有效地降低直流损耗。 在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻(一般为10～75Ω)来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。 串联端接时串联电阻的值与电路(驱动门)输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是，这可以通过使用多余串联端接传输线的方法加以克服。 4、非端接传输线 如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟(信号在传输线上往返一次的时间)比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15%。最大开路线长度近似为： Lmax 式中：tr为上升时间 tpd为单位线长的传输延迟时间 5、几种端接方式的比较 并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分布，而不象串联端接中那样必须把负载集总在线的终端。 串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，信号能量小串扰也就小。 做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于 Z0较大而省功耗，对印制电路板的走线有如下原则要求： (1)所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。 (2)设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线。 (3)印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率;较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间憎大。由于负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2.5cm以内.以免出现很大的振铃。 (4)对于双面板(或六层板中走四层线).电路板两面的线要互相垂直，以防止互相感应产主串扰。 (5)印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。 (6)如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。
-
电源意外关闭，MCU会做出怎样的反应？
对于主电源掉电后需要继续工作一段时间来用于数据保存或者发出报警的产品，我们往往都能够看见产品PCB板上有大电容甚至是超级电容器的身影。大容量的电容虽然能延时系统掉电，使得系统在电源意外关闭时MCU能继续完成相应操作，而如果此时重新上电，却经常遇到系统无法启动的问题。那么这到底是怎么回事呢?遇到这种情况又该如何处理呢? 一、上电失败问题分析 1. 上电缓慢引起的启动失败 对于需要进行掉电保存或者掉电报警功能的产品，利用大容量电容缓慢放电的特性来实现这一功能往往是很多工程师的选择，以便系统在外部电源掉电的情况下，依靠电容的储能来维持系统需要的重要数据保存及安全关闭的时间。此外，在不需要掉电保存数据的系统中，为了防止电源纹波、电源干扰及负载变比引起供电电压的波动，在电源输出端也需要并接一个适当的滤波电容。 电路中增加电容，虽然使系统在某些方面能满足设计要求，但是由于电容的存在，系统的上电时间也会相应的延长，下电时由于电容放电缓慢，下电时间也会更长。而上下电时间的延长，对于MCU来说，往往会带来意外的致命缺点。 比如某系列的MCU，就经常能遇到客户反馈说系统在掉电后重新上电，系统启动失败的问题，一开始工程师以为是软件的问题，花费了很大的时间和精力来找BUG，问题仍然没有很好的得到解决。后来查翻手册发现，发现该系列的MCU对于上电时间是有一定要求的(其实几乎所有品牌的MCU都有上下电时序要求)。 图1：上电要求 从图1我们可以看出，芯片输入电源从200mV以下为起点上升到VDD的时间tr，手册要求是最长不能超过500ms。而电路中的大电容乃至超级电容，显然会大大拉长这个上电时间，对于没有详细选择参数的电源设计来说，这个时间甚至可能会远远大于500ms。这样的话就不能很好地满足芯片的上电时间要求，从而导致系统无法启动，或者器件内部上电时序混乱而引起器件闩锁的问题。 所以电源的上电缓慢对于MCU处理器来说，有时也是一个“头痛”问题，那么如何有效的解决上电缓慢这个问题呢?先别急，我们再来说说系统下电缓慢带来的问题。而且下电缓慢引起的问题，比上电时间过长的问题更普遍。 2. 下电缓慢引起的启动失败 其实上面提到的上电图中，还有一个至关重要的参数，那就是图中的twait。我们可以从图中看到twait的最小数值为12μs。这个参数的含义就是说，在上电之前，芯片的输入电源需保持在200mV以下至少12μs的时间。这个参数就要求我们的电路在掉电后，如果需要对系统重新上电的话，必须让芯片的输入电源电压至少有12μs的时间是在200mV以下。换个角度表述就是：在下电后，必须让MCU的供电电压降到200mV以下才能再次上电(12μs很短，几乎可以忽略)，系统才能可靠运行。 由于电路中存在大电容，系统负载又小，导致电路下电缓慢，当我们再次上电时，芯片电源电压此时可能还没有降到200mV 以下，如下图2所示： 图2：缓慢掉电再上电示意图 由于电路中存在较大的电容，在系统掉电后，系统负载不能很快的泄放能量时，就会出现MCU等数字器件掉电缓慢的情况。此时重新上电的话，由于不符合上文提到的降到200mV以下 12μs以上的要求，芯片内部就没有及时“归零”。对MCU等数字器件来说，这是一种不确定的状态，此时再对系统进行重新上电的操作，就容易造成MCU逻辑混乱，从而出现器件闩锁，系统不能启动的情况。 掉电缓慢也会导致MCU等数字器件内部掉电时序的混乱，特别是对于需要多路电源的MCU处理器，它们对于上电时序和掉电时序有更高的要求，内部时序的混乱会引起器件闩锁，系统无法启动。这也是为什么很多产品重启时，系统往往无法启动。 因此我们可以看出，系统上电或下电缓慢都有可能会造成MCU无法启动或者启动异常的情况，那么如何对缓慢的上电放电过程进行干预，提升上电斜率，缩短掉电时间呢? 二、解决方案推荐 当遇到系统启动失败的问题时，请先使用示波器检查器件的供电引脚是不是存在上电缓慢，掉电缓慢，不彻底的情况。当遇到该情况时，可以选择在电路中搭配使用广州周立功单片机科技有限公司研发的小体积、低内阻的电源调理模块：QOD-ADJ。 该模块可以保证在系统上电时，当电压达到额定电压的约70%-75%左右才开启输出，此后输出跟随输入，相当于给系统一个极快上电的电源。下电时，该模块可以对电容残存电压自动放电，可以在极短的时间内到达100mV以下，从而解决短时间内再次上电时系统处于锁死状态的问题。正所谓是上电下电两不误!使系统上下电都能稳定可靠。 图3：QOD-ADJ模块 QOD-ADJ具有以下功能： 在系统电源开启时的快速上电，提升上电斜率; 电源关断时使容性负载快速放电到近0V的状态; 可外部控制的单通道负载开关; 使用简单方便，串入需要控制的电路中即可。 三、产品使用示例 使用下图4所示电路进行对我们的产品进行测试： 图4：测试电路图 当VIN=5V，Cin=2.5F(超级电容)，CL=100μF，RL=10Ω时的上电曲线和掉电曲线如图5图6输入端2.5F超级电容及负载10Ω下电曲线所示。 图5：输入端2.5F超级电容及负载10Ω上电曲线 图6：输入端2.5F超级电容及负载10Ω下电曲线 1. 显著缩短上电时间 由上面两图可以清楚的看出因为有超级电容的存在，VIN的上电曲线(蓝色曲线)爬升缓慢，而经过模块之后(Vout红色曲线)显著缩短了上电时间，使后级电路能在短时间内达到一种确定的状态。 2. 显著加快掉电速度 由图可以看出在系统掉电时，由于有超级电容的存在，模块前端(蓝色曲线)掉电速度，异常缓慢，经过模块之后(红色曲线)能显著加快放电速度，使得后级电路在极短的时间内到达一种确定的状态。 系统中的器件对于电源的上下电有严格的要求，在产品的设计当中，要关注核心器件的上下电要求，包括上下电的时序，斜率等，不合理的设计往往会引起系统上电无法启动等异常情况。
-
怎样做一块好的PCB板
大家都知道理做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板，请别小看这一过程，有很多原理上行得通的东西在工程中却难以实现，或是别人能实现的东西另一些人却实现不了，因此说做一块PCB板不难，但要做好一块PCB板却不是一件容易的事情。 微电子领域的两大难点在于高频信号和微弱信号的处理，在这方面PCB制作水平就显得尤其重要，同样的原理设计，同样的元器件，不同的人制作出来的PCB就具有不同的结果，那么如何才能做出一块好的PCB板呢?根据我们以往的经验，想就以下几方面谈谈自己的看法： 一:要明确设计目标 接受到一个设计任务，首先要明确其设计目标，是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板，只要做到布局布线合理整齐，机械尺寸准确无误即可，如有中负载线和长线，就要采用一定的手段进行处理，减轻负载，长线要加强驱动，重点是防止长线反射。 当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。 当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。 对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。 此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。 二。了解所用元器件的功能对布局布线的要求 我们知道,有些特殊元器件在布局布线时有特殊的要求,比如LOTI和APH所用的模拟信号放大器,模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上,小信号放大部分还专门加有屏蔽罩,把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺, 功耗大发热厉害,对散热问题必须在布局时就必须进行特殊考虑,若采用自然散热,就要把GLINK芯片放在空气流通比较顺畅的地方,而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件,有可能对电源造成严重的污染这一点也应引起足够的重视. 三. 元器件布局的考虑 元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。 高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加，可使系统速度大为降低。象移位寄存器，同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。 四,对布线的考虑 随着OTNI和星形光纤网的设计完成,以后会有更多的100MHz以上的具有高速信号线的板子需要设计,这里将介绍高速线的一些基本概念。 1.传输线 印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。 有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗(50～80Ω)所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。 当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。 严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的。对有较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。1决定是否采用传输线的基本因素有以下五个。它们是： (1)系统信号的沿速率， (2)连线距离 (3)容性负载(扇出的多少)， (4)电阻性负载(线的端接方式); (5)允许的反冲和过冲百分比(交流抗扰度的降低程度)。 2.传输线的几种类型(1) 同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。 (2)印制板上的微带线 微带线是一根带状导(信号线).与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的,则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为：[!--empirenews.page--] 式中：【Er为印制板介质材料的相对介电常数 6为介电质层的厚度 W为线的宽度 t为线的厚度 单位长度微带线的传输延迟时间,仅仅取决于介电常数而与线的宽度或间隔无关。 (3)印制板中的带状线 带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的,那么线的特性阻抗也是可控的,带状线的特性阻抗乙为 式中：b是两块地线板间的距离 W为线的宽度 t为线的厚度 同样,单位长度带状线的传输延迟时间与线的宽度或间距是无关的;仅取决于所用介质的相对介电常数。 3.端接传输线 在一条线的接收端用一个与线特性阻抗相等的电阻端接,则称该传输线为并联端接线。它主要是为了获得最好的电性能,包括驱动分布负载而采用的。 有时为了节省电源消耗,对端接的电阻上再串接一个104电容形成交流端接电路,它能有效地降低直流损耗。 在驱动器和传输线之间串接一个电阻,而线的终端不再接端接电阻,这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻(一般为10～75Ω)来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线,无地平面的电路板和大多数绕接线等。 串联端接时串联电阻的值与电路(驱动门)输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是,这可以通过使用多余串联端接传输线的方法加以克服。 4.非端接传输线 如果线延迟时间比信号上升时间短得多,可以在不用串联端接或并联端接的情况下使用传输线,如果一根非端接线的双程延迟(信号在传输线上往返一次的时间)比脉冲信号的上升时间短,那么由于非端接所引起的反冲大约是逻辑摆幅的15%。最大开路线长度近似为： Lmax 式中：tr为上升时间 tpd为单位线长的传输延迟时间 5.几种端接方式的比较 并联端接线和串联端接线都各有优点,究竟用哪一种,还是两种都用,这要看设计者的爱好和系统的要求而定。 并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间,又不会影响它的信号边沿速度,但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时,负载可经分支短线沿线分布,而不象串联端接中那样必须把负载集总在线的终端。 串联端接方法使电路有驱动几条平行负载线的能力,串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍,而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大,但是,串联端接线的串扰比并联端接线的要小,其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅,因而开关电流也只有并联端接的开关电流的一半,信号能量小串扰也就小。 二PCB板的布线技术 做PCB时是选用双面板还是多层板,要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz,最好选用以聚四氟乙烯作为介质层的印制电路板,因为它的高频衰耗要小些,寄生电容要小些,传输速度要快些,还由于Z0 较大而省功耗,对印制电路板的走线有如下原则要求 (1)所有平行信号线之间要尽量留有较大的间隔,以减少串扰。如果有两条相距较近的信号线,最好在两线之间走一条接地线,这样可以起到屏蔽作用。 (2) 设计信号传输线时要避免急拐弯,以防传输线特性阻抗的突变而产生反射,要尽量设计成具有一定尺寸的均匀的圆弧线。 印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算,印制电路板上的微带线的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗, 线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑,一般选择68Ω左右的阻抗值比较合适,因为选择68Ω的特性阻抗,可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率;较大的阻抗固然可以使消耗功率减少,但会使传输延迟时间憎大。由于负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大,所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是,分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2.5cm以内.以免出现很大的振铃。 (4)对于双面板(或六层板中走四层线).电路板两面的线要互相垂直,以防止互相感应产主串扰。 (5)印制板上若装有大电流器件,如继电器、指示灯、喇叭等,它们的地线最好要分开单独走,以减少地线上的噪声,这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去,而且这些独立的地线还应该与整个系统的接地点相连接。 (6)如果板上有小信号放大器,则放大前的弱信号线要远离强信号线,而且走线要尽可能地短,如有可能还要用地线对其进行屏蔽。
-
PCB板制作注意事项
1.原理图常见错误：(1)ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上;c. 创建元件时pin方向反向，必须非pin name端连线。 (2)元件跑到图纸界外：没有在元件库图表纸中心创建元件。 (3)创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global.(4)当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误：(1)网络载入时报告NODE没有找到：a. 原理图中的元件使用了pcb库中没有的封装;b. 原理图中的元件使用了pcb库中名称不一致的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pinnumber 为e，b，c， 而pcb中为1，2，3.(2)打印时总是不能打印到一页纸上：a. 创建pcb库时没有在原点;b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb， 然后移动字符到边界内。 (3)DRC报告网络被分成几个部分：表示这个网络没有连通，看报告文件，使用选择CONNECTEDCOPPER查找。 另外提醒朋友尽量使用WIN2000， 减少蓝屏的机会;多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。 布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。 必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
-
集成系统PCB板设计的新技术
概述 目前的电子设计大多是集成系统级设计,整个项目中既包含硬件整机设计又包含软件开发。这种技术特点向电子工程师提出了新的挑战。首先,如何在设计早期将系统软硬件功能划分得比较合理,形成有效的功能结构框架,以避免冗余循环过程;其次,如何在短时间内设计出高性能高可靠的PCB板。因为软件的开发很大程度上依赖硬件的实现,只有保证整机设计一次通过,才会更有效的缩短设计周期。本文论述在新的技术背景下,系统板级设计的新特点及新策略。 众所周知,电子技术的发展日新月异,而这种变化的根源,主要一个因素来自芯片技术的进步。半导体工艺日趋物理极限,现已达到深亚微米水平,超大规模电路成为芯片发展主流。而这种工艺和规模的变化又带来了许多新的电子设计瓶颈,遍及整个电子业。板级设计也受到了很大的冲击,最明显的一个变化是芯片封装的种类极大丰富,如BGA,TQFP,PLCC等封装类型的涌现;其次,高密度引脚封装及小型化封装成为一种时尚,以期实现整机产品小型化,如：MCM技术的广泛应用。另外,芯片工作频率的提高,使系统工作频率的提高成为可能。 而这些变化必然给板级设计带来许多问题和挑战。首先,由于高密度引脚及引脚尺寸日趋物理极限,导致低的布通率;其次,由于系统时钟频率的提高,引起的时序及信号完整性问题;第三,工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此,我们不难看出,PCB板设计有以下三种趋势： · 高速数字电路(即高时钟频率及快速边沿)的设计成为主流。 · 产品小型化及高性能必须面对在同一块板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。 · 设计难度的提高,导致传统的设计流程及设计方法,以及PC上的CAD工具很难胜任当前的技术挑战,因此,EDA软件工具平台从UNIX转移到NT平台成为业界公认的一种趋势。 高速数字系统PCB板解决方案 一般情况下,当信号的互连延迟大于边沿信号翻转阀值时间的20%时,板上的信号导线就会显示出传输线效应,即连线不再是显示集总参数的单纯的导线性能,而是呈现分布参数效应,这种设计即为高速设计。 在高速数字系统设计中,设计者必须解决由寄生参数所导致的错误翻转及信号失真问题-即时序和信号完整性问题。目前这也是高速电路设计者必须解决的瓶颈问题。 传统的物理规则驱动 我们可以发现在传统的高速电路设计中,电气规则设定和物理规则设定是分开的。这就带来了以下的缺陷： · 在设计早期工程师不得不花费很多精力进行详尽的前后端(即,逻辑建立-物理实现)分析,以规划出满足电气需求的物理布线策略。 ·高速效应是一个复杂的课题,不能简单的通过布线长度及并行线的控制达到预期的效果。 · 设计者必然会面对这样的困境,带有假象成分的物理规则在实际布线中根本不适用,他不得不反复进行规则修改,使其具有实用价值。 · 当布线完成之后,可以用后验证工具进行分析。但如果发现问题,工程师必须返回到设计中,进行结构或规则的调整。这是一个循环的冗余过程。必然会影响产品上市时间。 · 当设计中仅有几根或几十根关键线网时,物理规则驱动可以很好的完成设计任务;但当设计中几百根,甚至几千根线网时,物理规则驱动的方法就根本无法胜任设计任务。 电子技术的发展呼唤新方法、新工具出现,来解决设计面临的瓶颈问题。为解决物理规则驱动高速设计的缺陷,业界从事高速数字电路设计EDA工具研发的有识之士,在三年前提出了实时电气规则驱动物理布局布线的构想,从设计思想上对高速数字设计流程进行了改革。 全新的电气规则驱动：互连综合 · 互联综合是实时电气规则驱动方法的一个典型术语,即在物理布局布线过程中,互联综合器实时根据电气规则约束条件,进行分析,提取出满足设计者要求的布线策略,使设计一次通过成功。这种方法通过互联综合将电气需求和物理实现精确的集成起来,从根本上消除物理规则驱动方法的缺陷。 互联综合流程如下： · 在工具中输入噪声约束及时序约束规则; · 时序控制布局,使之满足时序约束要求; · 执行信号完整性预优化; · 板级综合,确保关键线网满足电气需求; · 完成普通线网的布线; · 布线综合优化。 通过电气规则驱动的方法就能有效的在设计布局布线之前进行质量评估,检测信号失真情况,确定匹配的线网拓扑结构及恰当的终端匹配结构和阻值。在完成布局布线后,可进行后验证,用软件示波器直观的检测波形。对于这时所发现的时序及失真问题,可用布线综合优化功能予以解决。 黄金工具组合及设计流程 现在有许多EDA 厂商均可以提供高速系统PCB设计的EDA工具,帮助用户在这一领域中有效的提高设计质量,缩短设计周期。在应用电气规则驱动方法的EDA系统板级工具中最具代表性的当数美国Mentor Graphics公司ICX软件包。它最早提出了互联综合概念,也是目前业界最成熟的工具组合。该软件包有目前业界流行的即插即用的特点,它可以集成在许多厂商的PCB经典EDA设计流程中。 混合信号设计解决方案 由于设计小型化成为时尚,消费者需要高性能、低价位的商品,厂商为适应市场竞争,要求研发人员在尽可能短的时间内,开发出不同种类、不同功能配置的高性能低成本的产品,占领市场。这就带给设计者许多新的设计挑战。例如：在同一块基板上利用数模混合技术,甚至射频技术,来实现设计小型化及提高产品功能的目的。风靡世界的手机就是一个最典型的例子。 业界同样已有相应的解决方案-设计小组、并行设计、派生及设计复用是最典型的策略。 · 传统的串行设计 即电子工程师在完成全部前端电路设计之后,转交给物理板级设计者完成后端实现。设计周期是电路设计及板级设计时间之和。 新颖的并行设计 在小型化成为设计主流思想及混合技术被广泛采纳之后,串行设计方法就有些落伍了。我们必须从设计方法上进行革新,同时利用功能强大的EDA工具来辅助设计者进行设计,才能适应及时上市的要求。众所周知,我们每个人不可能成为所有领域的专家,也不可能在短时间内将所有工作完成得最好、最快。设计小组的概念,在这种背景下提出,并得以广泛的应用。目前许多公司均采取设计小组的方法,合作进行产品开发。[!--empirenews.page--] 即根据设计复杂程度及功能模块的不同,将整个设计划分成不同功能BLOCK块,由不同的设计开发人员并行进行逻辑电路和PCB板设计;然后在设计顶层,将各个BLOCK块最终的设计结果,以“器件”的方式调入,合成一块整板设计。这种方法称为PCB板设计复用。 通过这种方法我们不难看出,它可以极大的缩短设计周期,设计时间仅为用时最多的BLOCK块的设计时间和后端接口连接处理的时间之和。 工具标准化和第三方工具集成 目前有许多厂商从事电子设计自动化(EDA)工具的开发工作,如Cadence,Synopsis,Mentor Graphics为主要的EDA工具供应商;除此之外,还有许多其他EDA厂商。EDA所涉及的领域很广泛,包括网络、通信、计算机、航天航空等。产品则涉及系统板极设计、系统数字/中频模拟/数模混合/射频仿真设计、系统IC/ASIC/FPGA的设计/仿真/验证、软硬件协同设计等。任何一家EDA供应商均很难提供满足各类用户的不同设计需求的最强的设计流程。从市场占有来看,Cadence的强项产品为IC板图设计和服务,Synopsis的强项产品为逻辑综合,Mentor Graphics的强项产品为PCB设计和深亚微米IC设计验证和测试等。 毫无疑问,现代电子设计越来越依赖EDA工具和技术,EDA厂商则采用产品标准化的方法来适应用户的这种需求,许多设计者在他的设计流程中采取多家公司的强项产品,组成最佳的设计流程。 各EDA厂商纷纷提高自己的强项产品的兼容性和集成第三方产品的能力,来适应用户的潜在需求。 派生技术 以民用产品为主的厂商,为适应不同层次用户的需求,往往需要开发不同功能、不同档次的产品去占有市场。过去针对不同功能的产品开发,我们经常采用不同的设计流程来分别实现,即用不同设计数据生产不同功能的板子来实现产品。缺点是成本加大及设计周期延长,同时增加了产品人为的不可靠因素。 现在许多厂家采用派生技术来解决以上问题,即用同一个设计流程数据派生出不同功能系列的产品,从而达到降低成本、提高质量的目的。 为了适应用户的这种需求,许多EDA 厂商均在自己的产品中增加了派生规则检查(DRC)功能,如：Mentor Graphics的Board Station,Zuken-Redac等,以Board Station为例,它提供了完整的,从前端电路设计的派生功能模块分配,到后端的物理布局规则检查、产生不同派生产品的元器件清单表、生产加工数据、光绘数据及加工装配图等,从而彻底结束了这类设计困扰。
-
PCB板设计中蛇形走线有什么作用
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理;最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。 高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据)，一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽，线长，铜厚，板层结构有关，但线过长会增大分布电容和分布电感，使信号质量，所以时钟IC引脚一般都接RC端接，但蛇形走线并非起电感的作用，相反的，电感会使信号中的上升元中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍，信号的上升时间越小就越易受分布电容和分布电感的影响。 因为应用场合不同具不同的作用，如果蛇形走线在电脑板中出现，其主要起到一个滤波电感的作用，提高电路的抗干扰能力，电脑主机板中的蛇形走线，主要用在一些时钟信号中，如 CIClk，AGPClk，它的作用有两点：1、阻抗匹配 2、滤波电感。对一些重要信号，如INTEL HUB架构中的HUBLink，一共13根，跑233MHz，要求必须严格等长，以消除时滞造成的隐患，绕线是唯一的解决办法。一般来讲，蛇形走线的线距>=2倍的线宽。PCI板上的蛇行线就是为了适应PCI 33MHzClock的线长要求。若在一般普通PCB板中，是一个分布参数的 LC滤波器，还可作为收音机天线的电感线圈，短而窄的蛇形走线可做保险丝等等。
-
射频开关模块功能电路PCB板的设计
随着现代无线通信系统的发展，移动通信、雷达、卫星通信等 通信系统对收发切换开关的开关速度、功率容量、集成性等方面有了更高的要求, 因此研究总线技术，开发满足军方特殊要求的总线模块，具有十分重要的意义，我们将利用虚拟仪器思想，将硬件电路以软件的方式实现，以下设计的 射频开关可以由计算机直接控制，可以很方便地与总线测试系统集成，最大限度的发挥计算机和微电子技术在当今测试领域中的应用，具有广阔的发展前景。 1 VXI总线接口电路的设计与实现 VXIbus 是VMEbus在仪器领域的扩展，是计算机操纵的模块化自动仪器系统。它依靠有效的标准化，采用模块化的方式，实现了系列化、通用化以及VXIbus仪器 的互换性和互操作性，其开放的体系结构和PlugPlay方式完全符合信息产品的要求。它具有高速数据传输、结构紧凑、配置灵活、电磁兼容性好等优点，，因此系统组建和使用非常方便，应用也越来越广泛，已逐渐成为高性能测试系统集成的首选总线。 VXI 总线是一种完全开放的、适用于各仪器生产厂家的模块化仪器背板总线规范。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基 器件在应用中所占比例最大(约70%)。VXIbus寄存器基接口电路主要包括：总线缓冲驱动、寻址和译码电路、数据传输应答状态机、配置及操作寄存器组 四个部分。四个部分中除总线缓冲驱动采用74ALS245芯片来实现外，其余部分都用FPGA来实现。采用一片FLEX10K 芯片EPF10K10QC208-3和一片EPROM芯片EPC1441P8，利用相应软件MAX+PLUSⅡ来进行设计与实现。 1.1 总线缓冲驱动 该 部分完成对VXI背板总线中的数据线、地址线和控制线的缓冲接收或驱动，以满足VXI规范信号的要求。对于A16/D16器件，只要实现背板数据总线 D00～D15的缓冲驱动。根据VXI总线规范的要求，此部分采用两片74LS245实现，用DBEN*(由数据传输应答状态机产生)来选通。 1.2 寻址和译码电路 寻址线包括地址线A01～A31、数据选通线DS0*和DS1*、长字线LWORD*。控制线包括地址选通线AS*和读/写信号线WRITE*。 本电路的设计采用MAX+PLUSⅡ的原理图设计方式。利用元件库里的现有元件进行设计,采用了两片74688和一片74138。 该 功能模块对地址线A15～A01及地址修改线AM5～AM0进行译码。当器件被寻址时，接收地址线及地址修改线上的地址信息，并将其与本模块上硬件地址开 关设置的逻辑地址LA7～LA0相比较，如果AM5～AM0上逻辑值为29H或2DH(由于是A16/D16器件)，地址线A15、A14均为1，并且 A13～A06上的逻辑值与模块的逻辑地址相等时，该器件被寻址选通(CADDR*为真)。接着其结果被送往下一级译码控制，通过对地址A01～A05进 行译码选中模块在16位地址空间的寄存器。 1.3 数据传输应答状态机 数据传输总线是一组高速异步并行数据传输总线，是VMEbus系统信息交换的主要组成部分。数据传输总线的信号线可分为寻址线、数据线、控制线三组。 该部分的设计采用MAX+PLUSⅡ的文本输入设计方式。由于DTACK*的时序比较复杂，所以采用AHDL语言来进行设计，通过状态机实现。 该 功能模块对VXI背板总线中的控制信号进行组态，为标准数据传输周期提供时序及控制信号(产生数据传输使能信号DBEN*，总线完成数据传输所需的应答信 号DTACK*等)。在进行数据传输时，系统控制者首先对模块进行寻址，并将相应的地址选通线AS*，数据选通线DS0*、DS1*以及控制数据传输方向 的WRITE*信号线等设置为有效电平。当模块检测到地址匹配及各控制线有效后，驱动DTACK*为低电平，以此向总线控制者确认已经将数据放置在数据总 线上(读周期)或已经成功地接收到数据(写周期)。 1.4 配置寄存器 每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。 VXI总线器件的基本配置寄存器有：识别寄存器、器件类型寄存器、状态寄存器、控制寄存器。 该部分电路的设计采用MAX+PLUSⅡ的原理图设计方式，利用74541芯片，其创建的功能模块。 ID、 DT、ST寄存器都是只读寄存器，控制寄存器为只写寄存器。本设计中，VXI总线主要用于控制这批开关的通断，所以，只要向通道寄存器中写入数据就可以控 制继电器开关的吸和或断开状态，查询继电器状态也是从通道寄存器中读取数据即可。根据模块设计需要，在其相应各数据位写入适当的内容，从而能够对功能模块的射频开关进行有效控制。 2 模块功能电路板的设计 每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。 射 频电路的频率范围约为10kHz到300GHz。随着频率的增加，射频电路表现出不同于低频电路和直流电路的一些特性。因此，在设计射频电路的板时 就需要特别注意射频信号给板所带来的影响。本射频开关电路是由VXI总线控制的，在设计中为减少干扰，在总线接口电路部分与射频开关功能电路间采用 排线连接，以下主要介绍射频开关功能电路部分PCB板的设计。 2.1元器件的布局 电磁 兼容性(EMC)是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。对于射频电路PCB设计而言，电磁兼容性要求每个电路模块尽量不产生电磁 辐射，并且具有一定的抗电磁干扰能力。而元器件的布局直接影响到电路本身的干扰及抗干扰能力。也直接影响到所设计电路的性能。布局总的原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。元器件的合理布局也是合理布线的一个前提，因此应该综合考虑。在本设计中，继电器是用于转换射频信号的通道，故应将继电器尽量贴近信号输入端与输出端，以此来尽量减短射频信号线的走线长度，为下一步的合理布线做出考虑。此外，本射频开关电路是由VXI总线控制，射频信号对VXI总线控制信号的影响也是布局时必须考虑的问题。[!--empirenews.page--] 2.2 布线 在基本完成元器件的布局后，就要开始布线，布线的基本原则为：在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。 对于射频电路，信号线的走向、宽度、线间距的不合理设计，可能造成信号传输线之间的交叉干扰;另外，系统电源自身还存在噪声干扰，所以在设计射频电路PCB时一定要综合考虑，合理布线。 布 线时，所有走线应远离PCB板的边框(2mm左右)，以免PCB板制作时造成断线或有断线的隐患。电源线要尽可能宽，以减少环路电阻，同时，使电源线、地 线的走向和数据传递的方向一致，以提高抗干扰能力。所布信号线应尽可能短，并尽量减少过孔数目;各元器件间的连线越短越好，以减少分布参数和相互间的电磁 干扰;对于不相容的信号线应尽量相互远离，而且尽量避免平行走线，而在正反两面的信号线应相互垂直：布线时在需要拐角的地方应以135度角为宜，避免拐直 角。 以上设计中，PCB板采用四层板，为减小射频信号对VXI总线控制信号的影响，故将两种信号走线分别放在中间两层，且射频信号线用接地过孔带屏蔽。 2.3 电源线和地线 在 射频电路PCB设计中的布线需要特别强调的是电源线与地线的正确布线。电源和地线方式的合理选择是仪器可靠工作的重要保证。射频电路的PCB板上相当多的 干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。根据PCB板电流的大小，电源线、地线线条设计的要尽量粗而短，减少环路电阻。同时使电源 线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。在条件允许的情况下尽量采用多层板，四层板比双面板噪声低20dB，六层板又比四层板噪 声低10dB。 在本文设计的四层PCB板中，顶层和底层两层均设计为地线层。这样无论中间层哪一层为电源层，电源层和地线层这两个层彼此靠近的物理关系，形成了一个很大的去耦电容，减少了地线所带来的干扰。 地线层采用大面积铺铜。大面积铺铜主要有以下几个作用： (1)EMC.对于大面积的地或电源铺铜，会起到屏蔽作用。 (2)PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。 (3)信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。 (4)散热，特殊器件安装要求铺铜等等。 3 结论 VXI 总线系统是一种在世界范围内完全开放的、适用于多厂商的模块化仪器总线系统，是目前世界上最新的仪器总线系统。以上主要介绍了基于VXI总线的射频开关模 块的研制。介绍了总线接口的设计以及射频开关模块功能电路部分PCB板的设计。射频开关由VXI总线控制，增加了开关操作的灵活性，使用方便。
-
Dialog推出具有系统在线编程功能的可配置混合信号IC
高度集成电源管理、AC/DC电源转换、充电和蓝牙低功耗技术供应商Dialog半导体公司(德国证券交易所交易代码：DLG)日前宣布，推出可配置混合信号IC(CMIC)GreenPAK™ SLG46824和SLG46826，这是继Dialog收购CMIC技术开创者和市场领导者Silego Technology公司后首次推出CMIC新品。 SLG46826和SLG46824是市场上首款采用简单的I2C串行接口支持系统在线编程的CMIC。通过允许将一个未编程的GreenPAK芯片安装在PCB板上，在系统内对非易失性内存(NVM)进行编程，简化了开发流程，轻松实现系统设计。该灵活性还为生产环节带来便利，可以在生产线上通过对非易失性内存进行编程，轻松地为器件修改配置或添加功能。该器件上的NVM支持1,000次擦/写次数。此外，SLG46826包括2 kbits的EEPROM仿真存储器，可以替代客户板上的一个兼容I2C的串行EEPROM，支持备份配置数据、校验和一个序列号的存储。 这两款CMIC均采用2.0 x 3.0 mm 20引脚STQFN封装，具有低功耗模拟和数字资源，如模拟比较器(ACMP)、内部基准电压、上电复位和更先进的数字资源，如多功能宏单元。使用内部低功耗基准电压运行低功耗模拟比较器，对于两个连续监测外部信号的ACMP，其典型功耗仅为2.5 μA。此外，2.048 kHz振荡器在运行时仅消耗几百纳安电流，非常适合看门狗定时器应用，或其他需要低速振荡器并始终运行的设计。上电复位模块一直运行，确保器件能够在任何功率上升速度下正确初始化，而且在3.3 V电源电压下仅消耗100 nA 电流。 这些器件还具有双电源供电能力，为在两个电压之间转换信号提供了更多优势。 Dialog半导体公司副总裁兼可配置混合信号业务部总经理John Teegen表示：“这两款芯片是我们首批能够在系统内编程的GreenPAK器件，可以在系统内编程的灵活性和可多次编程的优势，使它们成为GPAK产品系列的卓越新成员。先进的功能和超低功耗将为广泛的电池供电的应用带来重要价值，并拓展所支持的应用范围。” 目标应用包括： 消费类电子 •物联网(IoT)设备、可穿戴设备、智能标签 •智能手机、平板电脑、笔记本电脑 •PC及其外设 •耳机、头戴式耳机 •智能建筑、智能电视、机顶盒 商用和工业电子 •服务器 •嵌入式计算 •医疗设备
-
PCB板上的晶振器件解析
现在的电路板是基本上都离不开晶振，那么什么是晶振呢?提起晶振，很多电源电子工程师想必都不会陌生。晶振算是电子圈的“C”位玩家，是经常被提起的重要器件，原因在于它无处不在。但是你知道PCB板上的晶振都有哪些吗?本篇文章将带你全面地了解小晶振的大奥秘，快来看看吧。 晶振在电路板上的作用相关重要，如果把整个电路板比如成我们人类，一个人需要正常运行，必须具备大脑，心脏，血液同时工作。而晶振在电路板中的角色就充当着心脏的角色，我们往往看到很多电路板中，一个“巨型黑色”的IC芯片旁边总会有不同频率的晶振“守候”在一旁。这就不难解释为什么说晶振是电路板中的心脏元器件呢?晶振需要正常起振，供IC芯片接收，IC芯片才能工作运行，而IC芯片可想而知就相当于人类的大脑。 为什么宁可选择超小型化的贴片晶振，也始终没有人设计将IC芯片和晶振合并，这样将会更大程度减小电路板的空间。答案也不难解释，如若电路板中的晶振发生损坏，可以在不拆解IC芯片的情况下，直接更换晶振;反之，同时替换芯片和晶振将是多么的复杂繁琐，且增加成本。 晶振分为无源晶振和有源晶振，在电路板中，无源晶振需要外部的电容电阻等元器件来助起振;有源晶振内部芯片内置起振芯片，无需外部元器件助起振。所以从图中，可以看到晶振外部密密麻麻的贴着众多的电容电阻等元器件，可想而知图中的贴片晶振则为无源晶振。 上图是一块蓝牙模块的参考图，12MHZ，24MHZ，26MHZ，32MHZ都是蓝牙模块中会应用到的频点。众多通讯设备，GPS等26M晶振应用最为广泛。原来小小个被赋予如此重要的角色竟是电路板中的心脏元器件—晶振。 我们都知道，晶振在电子产品中的使用率达到80%，然而晶振是一种频率元器件，因此不同频率的晶振，在电路板中的功效也是大不相同。要说晶振频率有多少种，我们无法义正言辞的告诉大家，晶振厂家永远都能满足大家对晶振频率的需求。一个新的晶振频率需要反反复复的测试和检验，才能正式交货。 可以用功能强大，和非常神秘来形容我们的晶振，因为你永远也不能明确晶振的作用到底是什么，只有在不同的平台，不同的频率，才会得知较终晶振的功能。我们身边的电脑周边电子产品用到的晶振数量也是非常可观的，从电脑主板，音响，键盘，鼠标，显示器等都有晶振的运用。 1.主机主板使用晶振频率 电脑主板常用的晶振封装在这个晶振小型化趋势的时代并没有得到太大的改变，没有人要求电脑主板超轻薄超小型化，因此49/SMD晶振依然是电脑主板较佳的选择，在满足自动贴片机焊接的便捷之时，与当今超小型化的3225晶振，3225晶振相比，电脑主板对49SMD晶振选择的成本也是得到稳稳的控制。14.318MHZ、24.576、25MHZ、27MHZ晶振是电脑主板常用的晶振频率，匹配一款RTC时钟晶振32.768K，通常电脑主板使用的晶振不超过2-3颗，给时钟提供信号的32.768K晶振是必不可少的。 2.显示器使用晶振频率 显示器也内置晶振，且对晶振的精度要求非常严格，如若晶振的频率偏差过大，会直接造成显示器无法开机被正常点亮，常用的晶振频率包括8M/14.31818MHZ、12.000MHZ、24.000MHZ、28.224MHZ 3.蓝牙使用晶振频率 16M晶振是蓝牙较常用的频率，蓝牙对晶振封装有着严格的要求，因此使得成本剧增，3225贴片晶振，2520贴片晶振是蓝牙较佳的晶振封装选择，高端蓝牙对对晶振有着超轻薄化的要求，2016贴片晶振，2012贴片晶振也是较适合的。 4.光驱使用晶振频率 如今电脑主机的光驱也被取代，因此光驱常用的晶振频率33.8688MHz，16.9344MHz，18.432MHz中前两者在市场也是少儿见之的。 5.更多电脑周边 无线模块：25M 2.5G/3G/4G：40M，44M，32M，14.7456M 网络传输ADSL：12.288MHz，35.328MHz，50.000MHz 6.总结 任何的电子类产品都需要稳定的频率才能够正常运行，同时，除此电脑周边产品对晶振的应用需求之大以外，晶振也被常用于：智能手机、平板电脑、蓝牙、数码产品、LED显示屏、汽车电子以及高端的航空事业领域。应用于不同的产品要求都有所不同，晶体行业在几年来也在随着各种智能产品的横空出世，不断的发生改变，以满足电子行业的市场需求，从以前的大体积插件转变为如今的超小超薄型贴片晶体。精度越来越小，使产品变得更加稳定。这就是晶振的相关介绍，希望对使用的人有一定参考价值。
-
PCB布线的一些总结
电路的快速发展，让我们的工程师越来越需要创新精神，更要在实践中不断总结经验，PCB布线，就是铺设通电信号的道路连接各个器件，这好比修道路，连接各个城市通汽车，道路建设要求一去一回两条线，PCB布线同样道理，需要形成一个两条线的回路，对于低频电路角度上讲，是回路，对于高速电磁场来讲，是传输线，最常见的如差分信号线。比如USB、网线等。 差分信号线，是连接器件信号的理想模型。 对信号要求越高的，越要靠近差分信号线。 一块板子器件非常多，若都按差分线布，一是PCB的面积太大，二是要布2N条线，工作量太大，难度也很大，于是人们针对实际需求提出了多层PCB的概念，最典型的就是双面PCB板。把底部一层作为公共的参考回路，这样布线只需要布N+1根即可，PCB版面也大大缩小。 每个layout工程师对layout都有自己的理解方式，同一块PCB，不同的layout工程师会画出不同的效果，在不影响PCB的性能的前提下，元器件的placement和layout是否美观这就是看layout工程师的能力了，可以说一位优秀的layout工程师就是一个艺术家! 下图为VPX机箱板卡的TOP丝印层： 可以看出从器件排布来看，一些芯片的滤波退耦电容都紧靠芯片周围，FPGA挂的几颗DDR尽量也都靠近FPGA，并且排布整齐，打开TOP层：是否就感觉很复杂很高端的样子了? 归根到底，PCBlayout再好看，前提得把功能，性能跑通了，否则就是渣。像这种系统级板卡，硬件成本上万，能把功能实现就不错了，从老手来讲，看到你的的元器件导入以后，基本就可以估计出板卡layout需要多长时间，板卡不是层数越多越牛逼，层数多的有些时候是为了照顾敏感信号才加的，有可能一层才有几根线，为什么有些时候别人布板用四层，你却用六层，你有没有考虑过你对有些信号的布线长度是信号线还是传输线，是否会受干扰等方面考虑。 一般情况下，板卡优先看布局是否模块化，整齐的前提是要保证敏感信号是否是经过优先处理的整体器件的摆放是否整齐，都是要看时间的，有经验的会在布局初期的时候就把敏感信号的走向，走层，器件第一管腿朝向，阻容方向，焊接时板卡过机器的的方向，板卡出问题时器件维修时对周围器件的影响都考虑在内。 一般常见的丝印呀，注释呀，测试点呀等等的放置位置也体现了基本功，对于那些同一板卡用了多个相同的电路的，我只想说这只是调整移动间距分分钟就能实现的，高手高在哪里，同样是板卡，还是看谁的性能稳定，出板速度快。 一般PCB基本设计流程如下：前期准备-----PCB结构设计-----PCB布局-----布线-----布线优化和丝印-----网络和DRC检查和结构检查-----制版。 PCB布线的顺序： 布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了，在PCB的设计过程中，布线一般有这么三种境界的划分： (1)首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。 (2)其次是电器性能的满足，这是衡量一块 印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。 (3)接着是美观，假如你的布线布通了，也没有什么影响电器性能的地方， 但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。 PCB布线原则： (1)关键的线尽量短而粗，并在两边加上保护地。 (2)关键信号应预留测试点，以方便生产和维修检测用 (3)任何信号线都不要形成环路，如不可避免，环路应尽量小;信号线的过孔要尽量少; (4)通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。 (5)预先对要求比较严格的线(如高频线)进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 (6)振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零; (7)尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射;(要求高的线还要用双弧线) (8)原理图布线完成后，应对布线进行优化;同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 (9)一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系 是：地线>电源线>信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路， 即构成一个地网来使用(模拟电路的地则不能这样使用) PCBLayout工程师设计完成的PCB板，看能否符合如下要求，符合条数越多，设计水平越厉害： 1、功能运行正常; 2、满足EMC测试要求; 3、PCB性价比高; 4、布局、布线整洁美观; 5、设计时间短，工作效率高; 对于高频、大电流方面的PCB布线，比如开关电源等，最忌讳的就是驱动信号被输出强电流、强电压干扰。MOS管的驱动信号，很容易受输出强电流的影响，两者要保持一定的距离，不要靠的太近。模拟音响时代，运放放大倍数过高，就会出现自激效应，原因同MOS管一样。 PCB布线的载体是PCB板，一般参考地跟PCB板边离1mm附近，信号线离参考地边缘1mm附近，这样把信号都约束在PCB板内，可以降低EMC辐射，当对PCB设计还没有概念的，就多想想我们日常的道路，两者完全一致。 总之，单单讲PCB的层数和速率是不能评定技术厉害与否，当器件数量多、信号速率高等相同的条件下，能以面积越小，层数越少，设计生产成本越低的板子完成设计，并保证良好的电气性能和布局布线美观。做到这些，相对比较厉害。当我们的社会更加发展迅速的时候，就需要工程师不断总结经验，不断创新。
