-
灿芯半导体运用Cadence数字设计实现和Signoff工具 提升了4个SoC设计项目的质量并缩短了上市时间
Cadence今天宣布灿芯半导体(Brite Semiconductor Corporation)运用Cadence® 数字设计实现和signoff工具，完成了4个28nm系统级芯片(SoC)的设计，相比于先前的设计工具，使其产品上市时间缩短了3周。通过使用Cade
Cadence今天宣布灿芯半导体(Brite Semiconductor Corporation)运用Cadence® 数字设计实现和signoff工具，完成了4个28nm系统级芯片(SoC)的设计，相比于先前的设计工具，使其产品上市时间缩短了3周。通过使用Cade
