-
基于DSP Builder的16阶FIR滤波器实现
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域．而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的设计流程，设计一个16阶的FIR低通滤波器，并完成了软硬件的仿真与验证。结果表明，该方法简单易行，可满足设计要求，它验证了采用DSP Builder实现滤波器设计的独特优势。
-
基于DSP Builder的16阶FIR滤波器实现
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域．而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的设计流程，设计一个16阶的FIR低通滤波器，并完成了软硬件的仿真与验证。结果表明，该方法简单易行，可满足设计要求，它验证了采用DSP Builder实现滤波器设计的独特优势。
-
基于DSP Builder的脑电信号小波处理
1 引言 脑电信号EEG(Electroencephalograph)是人体一种基本生理信号，具有重要的临床诊断和医疗价值。南于脑电信号自身具有非平稳性随机的特点，因此，对其实时滤波具有相当难度。自从Berger 1929年发现脑电信号
-
基于DSP Builder的脑电信号小波处理
基于DSP Builder的脑电信号小波处理
-
基于DSP Builder的Chirp信号源设计
设计分析了Chirp函数在时域和频域内的一般特点和解析公式。提出首先在Altera DSP开发工具DSP Builder中实现直接数字合成器(DDS)模块，根据Chirp函数特定的输入／输出(线性和非线性)关系，计算出当前输入字与输出频率的对应关系；然后设计控制字子模块产生DDS模块的频率控制字，驱动DDS产生不同的输出频率，通过在Matlab的Simu-link环境下的仿真验证，得出不同时刻输出的频谱图，验证了该设计能很好地实现Chirp信号源。
-
基于DSP Builder的Chirp信号源设计
设计分析了Chirp函数在时域和频域内的一般特点和解析公式。提出首先在Altera DSP开发工具DSP Builder中实现直接数字合成器(DDS)模块，根据Chirp函数特定的输入／输出(线性和非线性)关系，计算出当前输入字与输出频率的对应关系；然后设计控制字子模块产生DDS模块的频率控制字，驱动DDS产生不同的输出频率，通过在Matlab的Simu-link环境下的仿真验证，得出不同时刻输出的频谱图，验证了该设计能很好地实现Chirp信号源。
-
基于DSP Builder的正弦信号源优化设计及其FPGA实现
实现信号源常用的方法是频率合成法，其中直接数字频率合成法是继直接频率合成法和间接频率合成法之后，随着电子技术迅速发展的第三代频率合成技术。DDS是一种全数字技术，它从相位概念出发直接合成所需频率，它具有频
-
基于DSP Builder的正弦信号源优化设计及其FPGA实现
实现信号源常用的方法是频率合成法，其中直接数字频率合成法是继直接频率合成法和间接频率合成法之后，随着电子技术迅速发展的第三代频率合成技术。DDS是一种全数字技术，它从相位概念出发直接合成所需频率，它具有频
-
基于Matlab/DSP Builder多波形信号发生器的设计
1 引言 传统的波形发生器多采用模拟分立元件实现，产生的波形种类要受到电路硬件的限制，体积大，灵活性和稳定性也相对较差。采用FPGA器件直接实现多种波形信号发生器，配以相应的外围器件实现的波形发生器具
-
基于Matlab/DSP Builder多波形信号发生器的设计
1 引言 传统的波形发生器多采用模拟分立元件实现，产生的波形种类要受到电路硬件的限制，体积大，灵活性和稳定性也相对较差。采用FPGA器件直接实现多种波形信号发生器，配以相应的外围器件实现的波形发生器具
-
DSP Builder工具8.0（Altera）
Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。
