高速数据采集系统中精确时标的CPLD实现方法
开发了基于DSP和ADS8364的数据采集处理系统。该系统主要由信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块、Flash存储器模块和CAN总线通信模块组成。它能够在板卡上实现信号的采集、前端处理和存储,并
开发了基于DSP和ADS8364的数据采集处理系统。该系统主要由信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块、Flash存储器模块和CAN总线通信模块组成。它能够在板卡上实现信号的采集、前端处理和存储,并
基于嵌入式系统的银行评价器设计方案
基于嵌入式系统的银行评价器设计方案
基于嵌入式系统的银行评价器设计方案
在电路设计中,I2C总线是比较常用的两线式串行通信方式,大多数的CPU都擅长于并口操作,不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制,在分析I2C总线常用工作模式的基础上,设计实现工作于主机模式的,以CPID完成I2C总线开始信号、结束信号的输出,以及并行数据到I2C总线模式串行数据转换或I2C模式串行数据到并行数据转换的I2C接口模块。采用该模块,可以使不具备I2C总线接口的CPU通过并口方便地控制I2C总线设备,简化系统程序设计。
摘要:为精确地输出正弦波、调幅波、调频波、PSK、ASK等信号及保证信号的高可靠性,设计出一种新型的正弦信号发生器。该正弦信号发生器以可编程逻辑器件CPLD和单片机AT89S52为基础,采用数字频率合成DDS技术实现频率
摘要:为了实现对武器系统模拟信号的采集和数据分析,根据PC/104总线的数据采集系统的设计思想,数据采集卡以A/D转换器、CPLD和FIFO相结合来实现信号的连续采集与数据传输的控制。A/D转换器实现信号的采样保持和模
一款基于S3C2440A的银行评价器的设计
一款基于S3C2440A的银行评价器的设计
一款基于S3C2440A的银行评价器的设计
为精确地输出正弦波、调幅波、调频波、PSK、ASK等信号及保证信号的高可靠性,设计出一种新型的正弦信号发生器。该正弦信号发生器以可编程逻辑器件CPLD和单片机AT89S52为基础,采用数字频率合成DDS技术实现频率合成功能,结合高速D/A器件AD9713使得输出频率维持在1 k~10 MHz范围内,步进为100 Hz,且通过对CPLD采用相应的数字控制算法实现调频FM,调幅AM和键控PSK、ASK数字调制功能。测试结果表明,设计的正弦信号发生器输出信号稳定度优于10-4,在频率范围内50 Ω的负载上输出正弦波电压幅度稳定在6±0.6 V,波形无明显失真,系统的整体性能良好。
摘要: 介绍了一种基于CPLD和MT8880的远程控制及语音通信的解决方案。给出了系统的原理框图和关键电路, 并对关键电路的工作原理进行了说明; 最后给出了系统主机控制器中关键模块的QUARTUS II设计图及基于VHDL语言
引言 检测系统的可重构设计是检测技术的发展方向。可重构设计是指利用可重用的软硬件资源,根据不同的应用需求,灵活地改变自身体系结构的设计方法。对于检测系统而言,可重构可以分为软件可重构和硬件可重
摘要:FPGA可以通过串行接口进行配置。本文对传统的配置方法进行了研究,并从更新配置文件的方法入手,提出了利用处理机通过网络更新的方法,给出了一个用CPLD和Flash对FPGA进行配置的应用实例。 关键词:现场可编程
摘要:可编程控制器(PLD)自20世纪60年代末出现以来,就以其灵活、高效、可靠性高等优点受到设计者的青睐。而CPLD是20世纪90年代推出的一种复杂的PLD,其主要特征是集成规模大于1000门以上的可编程逻辑器件。它以其
摘要: 介绍了一种跟踪雷达数字化多模式调制单元的设计方案, 给出了使用CPLD和DDS芯片AD9857 (数字正交上变频器) 来生成调制信号的实现方法, 同时以脉内相位编码信号和非线性调频信号为例, 给出了其软件实现方法,
摘要:随着数字化生活的到来,数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统,以可编程逻辑器件实现的数据采集系统具有时钟频
摘要:随着数字化生活的到来,数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统,以可编程逻辑器件实现的数据采集系统具有时钟频