-
基于DSP Builder的16阶FIR滤波器实现
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域．而使用VHDL或VerilogHDL语言进行设计的难度较大。提出一种采用DSP Builder实现FIR滤波器的设计方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的设计流程，设计一个16阶的FIR低通滤波器，并完成了软硬件的仿真与验证。结果表明，该方法简单易行，可满足设计要求，它验证了采用DSP Builder实现滤波器设计的独特优势。
-
LMS自适应滤波器在激波报靶系统中的应用
前言 由空气动力学原理，当超音速运动的物体，由于运动速度大于局部声速时会产生激波，弹道声波是超声速弹丸飞行时冲击空气分子所形成的激波（ Shock waves）。采用激波原理进行报靶是一项具有挑战性的技术，它利
-
LMS自适应滤波器在激波报靶系统中的应用
前言 由空气动力学原理，当超音速运动的物体，由于运动速度大于局部声速时会产生激波，弹道声波是超声速弹丸飞行时冲击空气分子所形成的激波（ Shock waves）。采用激波原理进行报靶是一项具有挑战性的技术，它利
-
新一代CPLD及其应用
近年来，随着集成芯片制造技术的发展，可编程逻辑器件（PLD）在速度和集成度两方面得到了飞速提高。由于它具有功耗低、体积小、集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，
-
基于56F8O13 DSP的FIR滤波器设计
0 引言 数字滤波器是一种用来过滤时间离散信号的数字系统，通过对抽样数据进行数学处理来达到频域。滤波的目的。根据其单位冲激响应函数的时域特性可分为两类：无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波
-
新一代CPLD及其应用
近年来，随着集成芯片制造技术的发展，可编程逻辑器件（PLD）在速度和集成度两方面得到了飞速提高。由于它具有功耗低、体积小、集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点，
-
新一代CPLD及其应用
新一代CPLD及其应用
-
基于56F8O13 DSP的FIR滤波器设计
0 引言 数字滤波器是一种用来过滤时间离散信号的数字系统，通过对抽样数据进行数学处理来达到频域。滤波的目的。根据其单位冲激响应函数的时域特性可分为两类：无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波
-
基于56F8O13 DSP的FIR滤波器设计
0 引言 数字滤波器是一种用来过滤时间离散信号的数字系统，通过对抽样数据进行数学处理来达到频域。滤波的目的。根据其单位冲激响应函数的时域特性可分为两类：无限冲激响应(IIR)滤波器和有限冲激响应(FIR)滤波
-
级联信号处理器的FPGA实现
摘要：现代通信系统中，数字化已成为发展的必然趋势，数字信号处理则是数字系统中的重要环节。在数字信号处理方面提出一种级联信号处理器的FPGA实现方案，用以取代昂贵的专用数字处理芯片。首先对级联信号处理器做了
