-
从RTL到GDSII：数字IC后端EDA工具链横向对比
把一颗数字ASIC从RTL描述变成 Foundry 可流片的GDSII，需经历综合、扫描链拼接、Floorplan、Place & Route（P&R）、时钟树综合（CTS）、填充与物理验证——这一整套流程即数字后端（Backend）工具链。本文横向对比当前主流的商业工具链与新兴开源工具链，帮你在选型时看清差异与适用场景。
-
从RTL到GDSII：12nm工艺下的时钟树综合与时序收敛避坑指南
在12nm先进工艺节点下，芯片设计面临诸多挑战，时钟树综合与时序收敛是其中关键环节。若处理不当，极易导致设计周期延长、成本增加甚至流片失败。本文将结合实际案例，分享12nm工艺下时钟树综合与时序收敛的避坑经验。
-
从网表到GDSII：后端布局布线中的时序收敛高级技巧
在数字芯片设计进入纳米级工艺后，时序收敛（Timing Closure）已成为后端布局布线（P&R）的核心挑战。某7nm AI加速器项目曾因时序违例导致三次流片失败，最终通过系统优化时钟树与布局策略实现时序收敛。本文结合Synopsys IC Compiler II与Cadence Innovus的实战经验，深度解析后端设计中实现时序收敛的六大高级技巧。
