-
Intel Quartus下PCIe Gen3 IP集成与调试实战
在Altera/Intel FPGA（Arria 10、Stratix 10/V系列）上实现PCIe Gen3 x4/x8接口，通常依赖PCI Express Hard IP。本文按实战顺序，讲解IP配置、顶层例化、BIOS识别验证及常见链路训练失败的排查方法。
-
Intel Quartus部分重配置（PR）设计流程与动态功能切换
在通信基站或工业控制等需要“7x24小时”运行的高可靠性系统中，传统FPGA整体重配置意味着业务中断。Intel Quartus部分重配置（Partial Reconfiguration, PR）技术允许你在系统运行时，动态切换FPGA内部特定区域的逻辑功能，而其他区域（如PCIe接口、时钟管理）保持毫秒级不间断运行。本文将基于Quartus Prime Pro流程，详解如何实现这一“热插拔”式硬件更新。
