PCB布局 - 21ic电子网

当前位置：首页 > PCB布局

你了解PCB的层数与电磁兼容有什么关系吗？

你知道CB的层数与电磁兼容吗?对于PCB设计中，电磁兼容是不可忽略的一个重要环节，同时也是工程师们比较头疼的环节。不必担忧，本文将分享PCB层数设计以及每层如何进行合理布局，理论结合实践的方式论述了如何减少耦合源传播途径等方面减少传导耦合与辐射耦合所引起的电磁干扰，提高电磁兼容性。一、绪论电子产品很多可靠性和稳定性的问题是有电磁兼容性设计不过关所导致的。常见的问题有信号的失真，信号噪音过大，工作过程中信号不稳定，系统容易死机，系统易受环境干扰，抗干扰能力差等。电磁兼容性设计是一项相当复杂的技术，设计到电磁学等方面的知识。本文从层设计和层布局方面论述一些经验性的技巧，给电子工程师提供一些参考。二、层数的配置 PCB板的层主要有電源层、地层和信号层，层数就是各个层数量的总和。在设计过程中，第一步是对所有的源和地，以及各种信号进行统筹和分类，在分类的基础进行部署和设计。一般情况下不同的电源要分不同的层，不同的地也要有相应的地平面。各种特殊信号，如时钟高、频信号等需要单独设计层，而且需要增加地平面，对特殊信号进行屏蔽，以提高电磁兼容性。当让成本也是要考虑的因素之一，在设计过程中要在系统的电磁兼容性和成本之间找到一个平衡点。电源层的设计首先要考虑的是电源的类型和数量。如果是只有一个电源供电，可以考虑单一电源层。在对电源要求高的情况下也可以有多个电源层对不同层的器件供电。如果是有多个电源，可以考虑设计多个电源层，也可以在同一电源层对不同的电源进行分割。分割的前提是电源之间没有交叉，如果有交叉，则必须设计多个电源层。信号层层数的设计要考虑到所有信号的特性。特殊信号的分层，屏蔽是要有限考虑的问题。一般情况下是先用设计软件进行设计，然后根据具体细节进行修改。信号密度和特殊信号的完整性都必须是层数设计必须考虑的问题。对于特殊信息，在必要的情况下一定要设计地平面层作为屏蔽层。在通常情况下，如果不是纯粹考虑成本，不建议设计单面板或双面板。因为单面板和双面板虽然加工简单成本低，但是在信号密度比较高和信号结构比较复杂的情况下，比如高速数字电路或者模数混合电路，由于单面板没有专门的参考地线层，使得回路面积增大，辐射增强。由于缺乏有效的屏蔽，系统的抗干扰能力也降低。三、PCB板层的布局设计确定完信号和层之后，各个层的布局也是需要科学设计的。PCB板设计中层的布局设计遵循如下原则： 1.将电源层平面与相应的地平面相邻。这样设计的目的是形成耦合电容，并与PCB板上的去耦电容共同作用，降低电源平面的阻抗，同时获得较宽的滤波效果。 2.参考层的选择非常重要，从理论上电源层和地层平面都能作为参考层，但是地平面层一般可以接地，这样屏蔽效果要比电源层好很多，所以一般情况下优先选择地平面作为参考平面。 3.相邻两层的关键信号不能跨分割区。否则会形成较大的信号环路，产生较强的辐射和耦合。 4.要保持地平面的完整性，不能在地平面走线，如果信号线密度实在太大，可以考虑在电源层的边缘走线。 5.在高速信号，试中信号，高频信号等关键信号的下面设计地线层，这样信号环路的路径最短，辐射最小。 6.高速电路设计过程中必须考虑如何处理电源的辐射和对整个系统的干扰。一般情况下要使电源层平面的面积小于地平面的面积，这样地平面可以对电源起屏蔽作用。一般要求电源平面比地平面缩进2倍的介质厚度。如果要减小电源层的缩进，就要使介质的厚度尽量小。多层印制板的布局设计中要遵循的一般原则： 1.电源层平面应靠近接地平面，并且设计在接地平面之下。 2.布线层应设计与整块金属平面相邻。 3. 数字信号和模拟信号要有隔离设计，首先要避免数字信号和模拟信号在同一个层，如果避免不了，可以采用模拟信号和数字信号分区域布线，用开槽等方式将模拟信号区和数字信号区隔离。对模拟电源和数字电源也一样。尤其是数字电源，辐射非常大，一定要隔离并屏蔽。 4.在中间层的印制线条形成平面波导，在表面层形成微带线，两者传输特性不同。 5.时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路。 6.不同层所含的杂散电流和高频辐射电流不同，布线时，不能同等看待。四、结语通过层数设计和层的布局可以大大地提高PCB板的电磁兼容性。层数设计主要要考虑电源层和地线层、高频信号、特殊信号、敏感信号。层的布局主要要考虑各种耦合、地线及电源线布局、时钟及高速信号布局、模拟信号与数字信息布局。以上就是CB的层数与电磁兼容解析，希望能给大家帮助。

时间：2020-10-21 关键词： PCB 电磁兼容 pcb布局
关于PCB设计上开关电源电感的摆放，值得你学习

你知道PCB设计上开关电源电感的摆放吗?用于电压转换的开关稳压器使用电感来临时存储能量。这些电感的尺寸通常非常大，必须在开关稳压器的印刷电路板(PCB)布局中为其安排位置。这项任务并不难，因为通过电感的电流可能会变化，但并非瞬间变化。变化只可能是连续的，通常相对缓慢。开关稳压器在两个不同路径之间来回切换电流。这种切换非常快，具体切换速度取决于切换边缘的持续时间。开关电流流经的走线称为热回路或交流电流路径，其在一个开关状态下传导电流，在另一个开关状态下不传导电流。在 PCB 布局中，应使热回路面积小且路径短，以便最大限度地减小这些走线中的寄生电感。寄生走线电感会产生无用的电压失调并导致电磁干扰(EMI)。图 1. 用于降压转换的开关稳压器(带如虚线所示的关键热回路)。图 1 所示为一个降压调节器，其中关键热回路显示为虚线。可以看出，线圈 L1 不是热回路的一部分。因此，可以假设该电感器的放置位置并不重要。使电感器位于热回路以外是正确的——因此在第一个实例中，安放位置是次要的。不过，应该遵循一些规则。不得在电感下方(PCB 表面或下方都不行)、在内层里或 PCB 背面布设敏感的控制走线。受电流流动的影响，线圈会产生磁场，结果会影响信号路径中的微弱信号。在开关稳压器中，一个关键信号路径是反馈路径，其将输出电压连接到开关稳压器 IC 或电阻分压器。还应注意，实际线圈既有电容效应，也有电感效应。第一个线圈绕组直接连接到降压开关稳压器的开关节点，如图 1 所示。结果，线圈里的电压变化与开关节点处的电压一样强烈而迅速。由于电路中的开关时间非常短且输入电压很高，PCB 上的其他路径上会产生相当大的耦合效应。因此，敏感的走线应该远离线圈。图 2. 带有线圈安放位置的 ADP2360 降压转换器的示例电路。图 2 所示为 ADP2360 的示例布局。在本图中，图 1 中的重要热回路标为绿色。从图中可见，黄色反馈路径离线圈 L1 有一定距离。它位于 PCB 的内层。一些电路设计者甚至不希望线圈下的 PCB 中有任何铜层。例如，它们会在电感下方提供切口，即使在接地平面层中也是如此。其目标是防止线圈下方接地平面因线圈磁场形成涡流。这种方法没有错，但也有争论认为，接地平面要保持一致，不应中断： 1、用于屏蔽的接地平面在不中断时效果最佳。 2、PCB 的铜越多，散热越好。 3、即使产生涡流，这些电流也只能局部流动，只会造成很小的损耗，并且几乎不会影响接地平面的功能。因此，同意接地平面层，甚至是线圈下方，也应保持完整的观点。总之，我们可以得出结论，虽然开关稳压器的线圈不是临界热回路的一部分，但不在线圈下方或靠近线圈处布敏感的控制走线却是明智的。PCB 上的各种平面——例如，接地平面或 VDD 平面(电源电压)——可以连续构造，无需切口。以上就是PCB设计上开关电源电感的摆放解析，希望能给大家帮助。

时间：2020-10-21 关键词：开关稳压器 pcb布局技巧 pcb布局
RF电路PCB布局设计时导致电路故障的具体原因分析

本文将会介绍RF电路PCB布局设计时可能会忽视的问题，探讨了每种失误导致电路故障的原因，并给出了如何避免这些设计缺陷的建议。本文以FR-4电介质、厚度0.0625in的双层PCB为例，电路板底层接地。工作频率介于315MHz到915MHz之间的不同频段，Tx和Rx功率介于-120dBm至+13dBm之间。电感方向当两个电感(甚至是两条PCB走线)彼此靠近时，将会产生互感。第一个电路中的电流所产生的磁场会对第二个电路中的电流产生激励(图1)。这一过程与变压器初级、次级线圈之间的相互影响类似。当两个电流通过磁场相互作用时，所产生的电压由互感LM决定：上式中，YB是向电路B注入的误差电压，IA是作用于电路A的电流。LM对电路间距、电感环路面积(即磁通量)以及环路方向非常敏感。因此，正确排列所有电感的方向才能在紧凑电路布局和降低耦合之间取得最佳平衡。图1：磁力线由图1的磁力线可以看出互感与电感排列方向有关。若要使电路B的电流环路平行于电路A的磁力线，需对电路B的方向进行调整，尽量使两个电路的电感互相垂直。图2：两种不同的PCB布局图2中所示为两种不同的PCB布局，其中一种布局的元件排列方向不合理(L1和L3)，另一种的方向排列则更为合适。应遵循原则电感间距应尽可能远;电感排列方向成直角，使电感之间的串扰降至最小。引线耦合如同电感排列方向会影响磁场耦合一样，如果引线彼此过于靠近，也会影响耦合。这种布局问题也会产生所谓的互感。RF电路最关心问题之一即为系统敏感部件的走线，例如输入匹配网络、接收器的谐振槽路、发送器的天线匹配网络等。返回电流通路须尽可能靠近主电流通道，将辐射磁场降至最小。这种布局有助于减小电流环路面积。返回电流的理想低阻通路通常是引线下方的接地区域，即将环路面积有效限制在电介质厚度乘以引线长度的区域。但是，如果接地区域被分割开，则会增大环路面积。对于穿过分割区域的引线，返回电流将被强制通过高阻通路，大大提高了电流环路面积。这种布局还使电路引线更容易受互感的影响。：完整的大面积接地有助于改善系统性能对于一个实际电感，引线方向对磁场耦合的影响也很大。如果敏感电路的引线必须彼此靠近，最好将引线方向垂直排列，以降低耦合。如果无法做到垂直排列，则可考虑使用保护线。可能存在的磁力线耦合应遵循原则引线下方应保证完整接地;敏感引线应垂直排列;如果引线必须平行排列，须确保足够的间距或采用保护线。接地过孔 RF电路布局的主要问题通常是电路的特征阻抗不理想，包括电路元件及互联方式。引线覆铜层较薄时，就相等于电感线，会与邻近的其它引线形成分布电容。引线穿过过孔时，也会表现出电感和电容特性。过孔电容主要源于过孔焊盘侧的覆铜与地层覆铜之间构成的电容，它们之间由一个相当小的圆环隔开。另外一个影响源于金属过孔本身的圆柱。寄生电容的影响一般较小，通常只会造成高速数字信号的边沿变差。过孔的最大影响是相应的互联方式所引起的寄生电感。因为RF PCB设计中，大多数金属过孔尺寸与集总元件的尺寸相同，可利用简单的公式估算电路过孔的影响：上式中，LVIA为过孔的集总电感;h为过孔高度，单位为英寸;d为过孔直径，单位为英寸。：PCB横截面用于估算产生寄生影响的过孔结构寄生电感往往对旁路电容的连接影响很大。理想的旁路电容在电源层与地层之间提供高频短路，但是，非理想过孔则会影响地层和电源层之间的低感通路。典型的PCB过孔(d=10mil、h=62.5mil)大约等效于一个1.34nH电感。如果敏感电路共用过孔，例如π型网络的两个臂，则会产生其它问题。比如，放置一个等效于集总电感的理想过孔，等效原理图则与原电路设计有很大区别。与共用电流通路的串扰一样，导致互感增大，加大串扰和馈通。：理想架构与非理想架构应遵循原则确保对敏感区域的过孔电感建模;滤波器或匹配网络采用独立过孔;较薄的PCB覆铜会降低过孔寄生电感的影响。接地与填充接地或电源层定义了一个公共参考电压，通过低阻通路为系统的所有部件供电。按照这种方式均衡所有电场，产生良好的屏蔽机制。直流电流总是倾向于沿着低阻通路流通。同理，高频电流也是优先流过最低电阻的通路。所以，对于地层上方的标准PCB微带线，返回电流试图流入引线正下方的接地区域。按照上述引线耦合部分所述，割断的接地区域会引入各种噪声，进而通过磁场耦合或汇聚电流而增大串扰。：尽可能保持地层完整，否则返回电流会引起串扰填充地也称为保护线，通常将其用于电路中很难铺设连续接地区域或需要屏蔽敏感电路的设计中(图8)。通过在引线两端，或者是沿线放置接地过孔(即过孔阵列)，增大屏蔽效应。请不要将保护线与设计用来提供返回电流通路的引线相混合，这样的布局会引入串扰。图8：RF系统设计中须避免覆铜线浮空，特别是需要铺设铜皮的情况下覆铜区域不接地(浮空)或仅在一端接地时，会制约其有效性。有些情况下，它会形成寄生电容，改变周围布线的阻抗或在电路之间产生“潜在”通路，从而造成不利影响。简而言之，如果在电路板上铺设一块覆铜(非电路信号走线)来确保一致的电镀厚度，覆铜区域应避免浮空，因为它们会影响电路设计。最后，确保考虑天线附近任何接地区域的影响。任何单极天线都将接地区域、走线和过孔作为系统均衡的一部分，非理想均衡布线会影响天线的辐射效率和方向(辐射模板)。因此，不应将接地区域直接放置在单极PCB引线天线的下方。应遵循原则尽量提供连续、低阻的接地区域;填充线的两端接地，并尽量采用过孔阵列;RF电路附近不要将覆铜线浮空，RF电路周围不要铺设铜皮;如果电路板包括多个地层，信号线从一侧过度到另一侧时，最好铺设一个接地过孔。你了解以上内容了吗，赶紧收藏起来吧。

时间：2020-07-18 关键词： rf电路 pcb布局
Littelfuse推出 SIDACtor保护晶闸管，使CVBS信号线避免由于过压瞬变而损坏

大功率密度、小尺寸、表面贴装SOD-123FL解决方案可简化PCB设计 Littelfuse, Inc.今日推出首款PxxxxS4xLRP系列SIDACtor®保护晶闸管，该器件提供可靠的解决方案用以保护复合视频消隐同步 (CVBS)信号线路和端口避免由于过压瞬变而损坏。6V工作电压和100A 5/310µs浪涌峰值电流能力以及较低的额定结电容，P0080S4BLRP为各种具有数据线路的设备提供理想的保护。 PxxxxS4xLRP系列提供紧凑的表面贴装解决方案，简化了PCB布局的设计过程。 PxxxxS4xLRP系列SIDACtor保护晶闸管 PxxxxS4xLRP系列SIDACtor保护晶闸管的典型应用包括： ·电视/摄像机CVBS电缆 ·数据通信 ·机顶盒(STB) ·RS-485, RS-232数据线 ·CAN总线 “针对这些应用，峰至峰信号电压在1.1V之内，驱动器IC Vcc电压低于5V，因此一般推荐采用电压高于6V的保护组件。”Littelfuse电子业务部SIDACtor保护晶闸管产品经理Jack Tung表示。 “凭借6V的最低工作电压和100A 5/310µS的浪涌峰值电流能力，PxxxxS4xLRP系列产品可满足这一要求，并且其结电容低于30pF，非常适合4.43MHz CVBS信号。” PxxxxS4xLRP系列SIDACtor保护晶闸管具备下列关键优势： ·相比市面上现有的解决方案，其尺寸更小，功率密度更高，因此是紧凑型产品设计的首选。 ·它具备6V的工作电压、100A 10/700µS、4kV的浪涌峰值电流能力以及低于30pF的结电容，非常适合低压信号线保护应用，例如4.43MHz CVBS信号、RS-484、RS-323数据线路或CAN总线。 ·紧凑的表面贴装SOD-123FL封装可简化将其纳入PCB布局的设计过程。供货情况 PxxxxS4xLRP系列SIDACtor保护晶闸管采用3,000只装SOD-123FL卷带封装。

时间：2019-03-13 关键词： littelfuse 晶闸管 pcb布局
PCB布局的关键！教你一次搞定PCB布局

　　目前的交换式稳压器和电源设计更精巧、性能也更强大，但其面临的挑战之一，在于不断加速的开关频率使得PCB设计更加困难。PCB布局正成为区分一个开关电源设计好坏的分水岭。本文将就如何在第一次就实现良好PCB布局提出建议。　　以一个将24V降为3.3V的3A交换式稳压器为例。乍看之下，一个10W稳压器不会太困难，所以设计师通常会忍不住直接进入建构阶段。　　不过，在采用像美国国家半导体的Webench等设计软件后，我们可观察该构想实际上会遭遇哪些问题。输入上述要求后，Webench会选出该公司‘SimplerSwitcher’系列的LM25576(一款包括3AFET的42V输入组件)。它采用的是带散热垫的TSSOP-20封装。　　Webench选项包括对体积或效率的设计最佳化，这些均为单一选项。即高效率要求低开关频率(降低FET内的开关损耗)。因此需要大容量的电感和电容，因而需更大PCB空间。　　注意：最高效率是84%，且此最高效率是当输入-输出间的压差很低时实现的。此例中，输入/输出比率大于7。一般情况，用两个级降低级-级比率，但透过两个稳压器得到的效率不会更好。　　接着，我们选择最小PCB面积的最高开关频率。高开关频率最可能在布局方面产生问题。随后Webench产生包含所有主动和被动组件的电路图。　　电路设计　　参考图1的电流通路：把FET在导通状态下流经的通路标记为红色；把FET在关断状态下的回路标记为绿色。我们观察到两种不同情况：两种颜色区域和仅一种颜色的区域。我们必须特别关注后一种情况，因为此时电流在零以及满量程电压间交替变化。这些均为高di/dt区域。图1　　高di/dt的交流电在PCB导线周围产生大量磁场，该磁场是该电路内其它组件甚至同一或邻近PCB上其它电路的主要干扰源。由于假设公共电流路径不是交流电，因此它不是关键路径，di/dt的影响也小得多。另一方面，随着时间变化，这些区域的负载更大。本例中，从二极管阴极到输出以及从输出地到二极管阳极是公共通路。当输出电容充放电时，该电容具有极高的di/dt。连接输出电容的所有线路必须满足两个条件：由于电流大，它们要宽；为最小化di/dt影响，它们必须尽量短。图2　　事实上，设计师不应采用把导线从Vout和接地引至电容的所谓传统布局方法。这些导线应是流经大交流电的。将输出和接地直接连至电容端子是更好的方法。因此，交替变化的电流仅展现在电容上。连接电容的其它导线现在流经的几乎是恒定电流，且与di/dt相关的任何问题都已被解决。图3　　接地设计是另一个经常发生误解之处。只是简单地在‘level2’放置一个地平面并将全部接地连接连至其上并不会获得好的结果。图4　　让我们看看为什么。我们的设计范例显示，有高达3A的电流必须从接地流回到源端(一个24V汽车电池或一个24V电源)。在二极管、COUT、CIN和负载的接地连接处会有大电流。而交换式稳压器的接地连接流经的电流小。同样情况也适用于电阻分压器的接地参考。若上述全部接地接脚都连至一个地平面，我们会遇到接地弹跳(groundbouncing)。虽然很小，但电路中的感应点(如藉以获得反馈电压的电阻分压器)将不会有稳定的参考接地。这样，整个稳压精密度将受到极大影响。实际上，我们甚至会从隐藏在level2的地平面中得到‘震铃(ringing)’，而该震铃非常难以定位。　　另外，大电流连接必须用到连接地平面的过孔，而过孔是另一个干扰和噪声源。把CIN接地连接作为电路输入和输出侧所有大电流接地导线的星节点是更好的方案。星节点连接地平面及两个小电流接地连接(IC和分压器)。图5　　现在地平面很洁净：没有大电流、没有地弹跳。所有大电流地是以星型与CIN地连接起来的。所有设计师必须做的是使接地导线(全部在PCB的第一层)尽可能短而粗。在这种背景下，若节省铜，基本上不会获得好结果。　　节点阻抗　　应检查高阻抗节点，因为它们很容易被干扰。　　最关键节点是IC的反馈接脚，其讯号取自电阻分压器。FB接脚是放大器(如LM25576)或比较器的输入(如采用磁滞稳压器的场合)。在两种情况，FB点的阻抗都相当高。因此，电阻分压器应放置在FB接脚的右侧，从电阻分压器中间连一条短导线到FB。从输出到电阻分压器的导线是低阻抗，且可用较长导线连至电阻分压器。此处的重点是布线方法而非导线长度。　　其它节点就不是如此关键了。所以不必忧虑开关节点、二极管、COUT、开关IC的VIN接脚或CIN。　　布线技巧　　布线手法会为电阻分压器带来差别。该导线从COUT连至电阻分压器，其接地回到COUT。我们必须确保该回路不会形成一个开放区域。开放区域会产生接收天线的作用。若我们能保证导线下的地平面是没被干扰的，则由导线和其下的接地以及level1和level2间形成的区域应是不受干扰的。现在，我们可得知为何接地不应放在level4，因为距离显着增加了。　　另一种方式是电阻分压器的地连接可布线至level1，使两条导线平行并尽可能靠近以使区域更小。这些观察适用于讯号流经的全部导线：传感器连接、放大器输出、ADC或音讯功率放大器的输入。对每个模拟讯号，都要处理得使其不太容易导入噪声。　　只要有可能，就尽量最小化开放区域的这个要求，对低阻抗导线也同样适用；在这种情况下，我们有一个向PCB其它部份或其它设备发射干扰讯号的潜在源(天线)。注意：就开放区域来说是越小越好。　　以下两条导线也很关键：从IC的开关输出到二极管和电感节点；从二极管到该节点。这两条导线都有很高的di/dt：无论是开关导通还是二极管流过电流，所以导线应尽可能短而粗。从节点到电感以及从电感到COUT的导线就不那么关键。在本例中，电感电流相对恒定且变化缓慢。我们要做的是确保它是低阻抗点以最小化压降。　　实际布局　　我们看一下好的布局(下面)。主要组件是一款与外接FET一起使用的MSOP-8封装控制器。　　观察CIN附近的空间。注意：该电容的接地点直接连至二极管阳极。你无法使‘电源地’内的导线过短!FET[SW]应向上移动几毫米以缩短阴极-电感-FET导线。　　COUT区域是看不到的。但我们可观察到电阻分压器(FB1-FB2)非常接近该IC。FB2与另一个地平面连接，IC的地接脚也一样处理。利用三个过孔把‘讯号’地连至地平面，而‘电源’地也是利用三个过孔连接PCB的GND接脚。这样，‘讯号’地就不会‘看’到‘电源’地的任何接地弹跳。　　若你遵循几个简单规则(本文仅讨论了其中一些)，则你的PCB布局将不会遇到麻烦。在动手布局前，仔细思考PCB布局将事半功倍，有助于节省处理开关电源异常所需花费的时间。

时间：2019-03-11 关键词：电源技术解析 pcb布局
非隔离式开关电源的PCB布局考虑

一个良好的布局设计可优化效率，减缓热应力，并尽量减小走线与元件之间的噪声与作用。这一切都源于设计人员对电源中电流传导路径以及信号流的理解。当一块原型电源板首次加电时，最好的情况是它不仅能工作，而且还安静、发热低。然而，这种情况并不多见。开关电源的一个常见问题是“不稳定”的开关波形。有些时候，波形抖动处于声波段，磁性元件会产生出音频噪声。如果问题出在印刷电路板的布局上，要找出原因可能会很困难。因此，开关电源设计初期的正确PCB布局就非常关键。电源设计者要很好地理解技术细节，以及最终产品的功能需求。因此，从电路板设计项目一开始，电源设计者应就关键性电源布局，与PCB布局设计人员展开密切合作。一个好的布局设计可优化电源效率，减缓热应力；更重要的是，它最大限度地减小了噪声，以及走线与元件之间的相互作用。为实现这些目标，设计者必须了解开关电源内部的电流传导路径以及信号流。要实现非隔离开关电源的正确布局设计，务必牢记以下这些设计要素。布局规划对一块大电路板上的嵌入dc/dc电源，要获得最佳的电压调节、负载瞬态响应和系统效率，就要使电源输出靠近负载器件，尽量减少PCB走线上的互连阻抗和传导压降。确保有良好的空气流，限制热应力；如果能采用强制气冷措施，则要将电源靠近风扇位置。另外，大型无源元件(如电感和电解电容)均不得阻挡气流通过低矮的表面封装半导体元件，如功率MOSFET或PWM控制器。为防止开关噪声干扰到系统中的模拟信号，应尽可能避免在电源下方布放敏感信号线；否则，就需要在电源层和小信号层之间放置一个内部接地层，用做屏蔽。关键是要在系统早期设计和规划阶段，就筹划好电源的位置，以及对电路板空间的需求。有时设计者会无视这种忠告，而把关注点放在大型系统板上那些更“重要”或“让人兴奋”的电路。电源管理被看作事后工作，随便把电源放在电路板上的多余空间上，这种做法对高效率而可靠的电源设计十分不利。对于多层板，很好的方法是在大电流的功率元件层与敏感的小信号走线层之间布放直流地或直流输入/输出电压层。地层或直流电压层提供了屏蔽小信号走线的交流地，使其免受高噪声功率走线和功率元件的干扰。作为一般规则，多层PCB板的接地层或直流电压层均不应被分隔开。如果这种分隔不可避免，就要尽量减少这些层上走线的数量和长度，并且走线的布放要与大电流保持相同的方向，使影响最小化。图1a和1c分别是六层和四层开关电源PCB的不良层结构。这些结构将小信号层夹在大电流功率层和地层之间，因此增加了大电流/电压功率层与模拟小信号层之间耦合的电容噪声。图中的1b和1d则分别是六层和四层PCB设计的良好结构，有助于最大限度减少层间耦合噪声，地层用于屏蔽小信号层。要点是：一定要挨着外侧功率级层放一个接地层，外部大电流的功率层要使用厚铜箔，尽量减少PCB传导损耗和热阻。功率级的布局开关电源电路可以分为功率级电路和小信号控制电路两部分。功率级电路包含用于传输大电流的元件，一般情况下，要首先布放这些元件，然后在布局的一些特定点上布放小信号控制电路。大电流走线应短而宽，尽量减少PCB的电感、电阻和压降。对于那些有高di/dt脉冲电流的走线，这方面尤其重要。图2给出了一个同步降压转换器中的连续电流路径和脉冲电流路径，实线表示连续电流路径，虚线代表脉冲(开关)电流路径。脉冲电流路径包括连接到下列元件上的走线：输入去耦陶瓷电容CHF；上部控制FET QT；以及下部同步FET QB，还有选接的并联肖特基二极管。图3a给出了高di/dt电流路径中的PCB寄生电感。由于存在寄生电感，因此脉冲电流路径不仅会辐射磁场，而且会在PCB走线和MOSFET上产生大的电压振铃和尖刺。为尽量减小PCB电感，脉冲电流回路(所谓热回路)布放时要有最小的圆周，其走线要短而宽。高频去耦电容CHF应为0.1μF~10μF，X5R或X7R电介质的陶瓷电容，它有极低的ESL(有效串联电感)和ESR(等效串联电阻)。较大的电容电介质(如Y5V)可能使电容值在不同电压和温度下有大的下降，因此不是CHF的最佳材料。图3b为降压转换器中的关键脉冲电流回路提供了一个布局例子。为了限制电阻压降和过孔数量，功率元件都布放在电路板的同一面，功率走线也都布在同一层上。当需要将某根电源线走到其它层时，要选择在连续电流路径中的一根走线。当用过孔连接大电流回路中的PCB层时，要使用多个过孔，尽量减小阻抗。图4显示的是升压转换器中的连续电流回路与脉冲电流回路。此时，应在靠近MOSFET QB与升压二极管D的输出端放置高频陶瓷电容CHF。图5是升压转换器中脉冲电流回路的一个布局例子。此时关键在于尽量减小由开关管QB、整流二极管D和高频输出电容CHF形成的回路。图5，本图显示的是升压转换器中的热回路与寄生PCB电感(a)；为减少热回路面积而建议采用的布局(b)。图6和图7(略)提供了一个同步降压电路的例子，它强调了去耦电容的重要性。图6a是一个双相12VIN、2.5VOUT/30A(最大值)的同步降压电源，使用了LTC3729双相单VOUT控制器IC。在无负载时，开关结点SW1和SW2的波形以及输出电感电流都是稳定的(图6b)。但如果负载电流超过13A，SW1结点的波形就开始丢失周期。负载电流更高时，问题会更恶化(图6c)。在各个通道的输入端增加两只1μF的高频陶瓷电容，就可以解决这个问题，电容隔离开了每个通道的热回路面积，并使之最小化。即使在高达30A的最大负载电流下，开关波形仍很稳定。高DV/DT开关区图2和图4中，在VIN(或VOUT)与地之间的SW电压摆幅有高的dv/dt速率。这个结点上有丰富的高频噪声分量，是一个强大的EMI噪声源。为了尽量减小开关结点与其它噪声敏感走线之间的耦合电容，你可能会让SW铜箔面积尽可能小。但是，为了传导大的电感电流，并且为功率MOSFET管提供散热区，SW结点的PCB区域又不能够太小。一般建议在开关结点下布放一个接地铜箔区，提供额外的屏蔽。如果设计中没有用于表面安装功率MOSFET与电感的散热器，则铜箔区必须有足够的散热面积。对于直流电压结点(如输入/输出电压与电源地)，合理的方法是让铜箔区尽可能大。多过孔有助于进一步降低热应力。要确定高dv/dt开关结点的合适铜箔区面积，就要在尽量减小dv/dt相关噪声与提供良好的MOSFET散热能力两者间做一个设计平衡。功率焊盘形式注意功率元件的焊盘形式，如低ESR电容、MOSFET、二极管和电感。图8a(略)和8b(略)分别给出了不合理和合理的功率元件焊盘形式。对于去耦电容，正负极过孔应尽量互相靠近，以减少PCB的ESL。这对低ESL电容尤其有效。小容值低ESR的电容通常较贵，不正确的焊盘形式及不良走线都会降低它们的性能，从而增加整体成本。通常情况下，合理的焊盘形式能降低PCB噪声，减小热阻，并最大限度降低走线阻抗以及大电流元件的压降。大电流功率元件布局时有一个常见的误区，那就是不正确地采用了热风焊盘(thermal relief)，如图8a(略)所示。非必要情况下使用热风焊盘，会增加功率元件之间的互连阻抗，从而造成较大的功率损耗，降低小ESR电容的去耦效果。如果在布局时用过孔来传导大电流，要确保它们有充足的数量，以减少阻抗。此外，不要对这些过孔使用热风焊盘。图9(略)是有多个板上电源的应用，这些电源共享相同的输入电压轨。当这些电源互相不同步时，就需要将输入电流走线隔离开来，以避免不同电源之间耦合公共阻抗噪声。每个电源拥有一个本地的输入去耦电容倒是不太关键。对于一只PolyPhase单输出转换器，为每个相做一个对称布局有助于热应力的均衡。布局设计实例图10(略)是一个设计实例，它是一个3.5V~14V，最大输出1.2V/40A的双相同步降压转换器，使用了LTC3855 PolyPhase电流模式步进降压控制器。在开始PCB布局前，一个好的习惯是在逻辑图上用不同颜色特别标示出大电流走线、高噪声的高dv/dt走线，以及敏感的小信号走线。这种图将有助于PCB设计者区分开各种走线。图11(略)是这个1.2V/40A电源的功率元件层上的功率级布局例子。图中，QT是高侧控制MOSFET，QB是低侧同步FET。可选择增加QB的接地面积，以获得更多的输出电流。在功率元件层的下方，放了一个实心的电源地层。控制电路布局使控制电路远离高噪声的开关铜箔区。对降压转换器，好的办法是将控制电路置于靠近VOUT+端，而对升压转换器，控制电路则要靠近VIN+端，让功率走线承载连续电流。如果空间允许，控制IC与功率MOSFET及电感(它们都是高噪声高热量元件)之间要有小的距离(0.5英寸~1英寸)。如果空间紧张，被迫将控制器置于靠近功率MOSFET与电感的位置，则要特别注意用地层或接地走线，将控制电路与功率元件隔离开来。图12(略)是LTC3855电源的较好的隔

时间：2019-03-05 关键词：开关电源电源技术解析 pcb布局
基于移相控制的多路输出降压变换器提升EMI性能的PCB布局优化

作者：德州仪器Gavin Wang 电源设计工程师通常在汽车系统中使用一些DC/DC降压变换器来为多个电源轨提供支持。然而，在选择这些类型的降压转换器时需要考虑几个因素。例如，一方面需要为汽车信息娱乐系统/主机单元选择高开关频率DC/DC变换器(工作频率高于2 MHz)，以避免干扰无线电AM频段;另一方面，还需要通过选择相对较小的电感器来减小解决方案尺寸。此外，高开关频率DC/DC降压变换器还可以帮助减少输入电流纹波，从而优化输入电磁干扰(EMI)滤波器的尺寸。然而，对于正在尝试创建最新汽车系统的大型汽车原始设计制造商(ODM)来说，符合所要求的EMI标准至关重要。这些要求非常严格，制造商必须遵守诸多标准，如国际无线电干扰特别委员会(CISPR) 25标准。在很多情况下，如果制造商不符合标准，汽车制造商就无法接受相应的设计。因此，对于DC/DC降压转换器的EMI性能提升，PCB布局至关重要。而要获得良好的EMI性能，优化大电流功率回路，减小寄生参数对于环路的影响是关键。以LMR14030-Q1构成的两路输出降压转换器DC/DC降压变换器为例，如图1和图2所示的两种不同的印刷电路板(PCB)布局。红线显示的是功率回路在布局中的流动方式。图1中功率回路的流动方向呈U型，而图2中的流动方向呈I型。这两种布局是汽车和工业应用系统中最常见的布局。那么，哪一种布局更好呢? 图 1：U型布局图 2：I型布局传导EMI被分为差模和共模两种类型，差模噪声源自电流变化率(di/dt)，而共模噪声则源自电压变化率(dv/dt)。而无论是di/dt还是dv/dt, EMI性能的关键点在于如何尽量减小寄生电感。图3是降压变换器的等效电路。大多数设计人员都知道如何尽量减小高频回路中Lp1、Lp3、Lp4和Lp5的寄生电感，但忽略了Lp2和Lp6。对于两种不同的布局U型和I型，U型布局的Lp2和Lp6上的寄生电感相较于I型布局更小。在U型布局中，减小开关管Q1导通时的功率回路也将有助于提高EMI性能。图 3：降压变换器等效电路为了验证最佳布局，测量EMI数据显得至关重要。图4和图5对一个两路输出的变换器传导EMI进行了对比。同时，该电路采用移相控制，减小输入电流纹波，从而优化输入滤波器。从测试结果可以看出，U型布局的EMI性能优于I型布局的EMI性能，尤其是在高频的部分。图 4：移相控制下的U型EMI性能图 5：移相控制下的I型EMI性能加入EMI滤波器可以有效地提高EMI性能。图6所示为一款简化版EMI滤波器，其中包括一个共模(CM)滤波器和一个差模(DM)滤波器。一般来说，差模滤波器的噪声小于30MHz，共模滤波器的噪声范围为30MHz至100MHz。两个滤波器都会影响EMI需要限制的整个频段。图7和图8分别对带有共模滤波器和差模滤波器的传导性EMI进行了对比。U型布局可以符合CISPR 25 3类标准，而I型布局则不符合。图 6：简化的EMI滤波器图 7：采用差模和共模滤波器的U型布局的EMI性能图 8：采用差模和共模滤波器的I型布局的EMI性能本文比较了移相控制下的双路输出降压变换器两种不同的PCB布局，可以看出，U型布局的EMI性能优于I型布局。

时间：2018-11-30 关键词：电源技术解析 dc/dc降压变换器 ti德州仪器 pcb布局
优化PCB布局可提升转换器性能

对于开关模式转换器而言，出色的印制电路板(PCB)布局对获得最佳系统性能至关重要。若PCB设计不当，则可能造成以下后果：对控制电路产生太多噪声而影响系统的稳定性；在PCB迹线上产生过多损耗而影响系统效率；造成过多的电磁干扰而影响系统的兼容性。ZXLD1370是一款多拓扑开关模式LED驱动控制器，每个不同的拓扑结构中都嵌有外部开关器件。该LED驱动器适用于降压、升压或降压-升压模式。本文将以ZXLD1370器件为例，讨论PCB设计的考虑因素并提供相关建议。考虑迹线宽度对于开关模式的电源电路，主开关和相关功率器件载有大电流。用于连接这些器件的迹线具有与其厚度、宽度和长度相关的电阻。电流流经迹线时产生的热量不仅会降低效率，而且会使迹线的温度上升。为了限制温升，确保迹线宽度足以应对额定开关电流非常重要。以下方程显示了温升与迹线横截面积之间的关系。内部迹线：I=0.024×dT0.44×A0.725外部迹线：I=0.048×dT0.444×A0.725其中：I=最大电流(A)；dT=高于环境的温升(℃)；A=横截面积(mil2)。表1显示了相对电流容量的最小迹线宽度。这是基于1oz/ft2 (35μm)铜箔在迹线温度升高20oC下的统计结果。表1：外部迹线宽度与电流容量(20oC温升)。对于用表贴器件设计的开关模式功率转换器应用而言，PCB上的铜面亦可用作功率器件的散热器。因传导电流引起的迹线温升应被降到最低。建议把迹线温升限制在5oC以下。表2显示了相对电流容量的最小迹线宽度。这是基于1oz/ft2 (35μm)铜箔在迹线温度升高5oC下的统计结果。表2：外部迹线宽度与电流容量(5oC温升)。考虑迹线布局必须合理设计迹线布局，才能达到ZXLD1370 LED驱动器的最佳性能。以下指引可以让基于ZXLD1370的应用设计无论是在降压模式还是升压模式下都能获得最大性能。降压模式图1显示了ZXLD1370在降压模式下工作的典型原理图。主要开关回路由Q1、D1、L1及输入去耦电容C3、由LED形成的负载、输出滤波电容C5和检测电阻组成。图1：ZXLD1370降压LED驱动器的原理图。C2是ZXLD1370的去耦电容电源轨。要保障ZXLD1370的稳定工作，C3应以最短的PCB迹线长度，直接与ZXLD1370的VIN和GND脚相连。为说明开启和关闭阶段的电流方向，图2对原理图进行重新绘制，将开关电路放在了原理图的右边。图2：ZXLD1370降压LED驱动器的开关电流回路。在开启阶段(Q1开启)，关闭阶段遗留的电感电流将流过主开关Q1。开关电流路径的突变将使导线(在图中以紫色突出显示，即Q1漏极和D1阴极之间的导线、Q1源极和C3之间的导线以及D1和C3之间的导线)内产生较大的电流变化(di/dt)。在关闭阶段(Q1关闭)，开启阶段存储的电感电流将流过续流整流器D1。开关电流路径的突变将使紫色突出显示的相同导线内产生较大的电流变化(di/dt)。由开关产生的尖峰电压的大小与突出显示的迹线的电阻和寄生电感有关。要把开关产生的尖峰电压降到最低，就需要确保这些迹线够短、够宽。图3显示了具备所有功率器件的降压PCB布局。该布局示例具有以下特点：尽可能使Q1、D1和C3之间的迹线达到最短，这有助于减少迹线的电阻和寄生电感产生的噪声；所有迹线都位于PCB的同一侧，这有助于减少任何经由过孔产生的噪声。图3：ZXLD1370降压LED驱动器的PCB布局示例。升压模式图4显示了ZXLD1370在升压模式下工作的典型原理图。主要开关回路由Q1、D1、感应电阻R1、L1及输入去耦电容C3、由LED形成的负载和输出滤波电容器C5组成。图4：ZXLD1370升压LED驱动器的原理图。C2是ZXLD1370的电源轨去耦电容。为确保ZXLD1370稳定工作，C3应以最短的PCB迹线长度，直接与ZXLD1370的VIN的GND脚相连。为说明开启及关闭阶段的电流方向，图5对原理图进行重新绘制，将开关电路放在了原理图的右边。图5：ZXLD1370升压LED驱动器的开关电流路径。在开启阶段(Q1开启)，关闭阶段存储的电感电流将流过主开关Q1。开关电流路径的突变将使导线(在图中以紫色突出显示，即Q1漏极和D1阴极之间的导线、Q1源极和C5之间的导线以及D1和C5之间的导线)内产生较大的电流变化(di/dt)。在关闭阶段(Q1关闭)，开启阶段保存的电感电流将通过不受限制的整流器D1。开关电流路径的突然转变亦会使同一组导体内的高电流(di/dt)发生改变，在图中以紫色显示。由开关产生的尖峰电压的大小与突出显示的迹线的电阻和寄生电感有关。要把开关产生的尖峰电压降到最低，就要确保这些迹线够短、够宽。图6显示了具备所有功率器件的升压PCB布局。该布局示例具有以下特点：尽可能使Q1、D1和C5之间的迹线达到最短，这有助于减少迹线的电阻及寄生电感产生的噪声；所有迹线都位于PCB的同一侧，这有助于减少经由任何过孔产生的噪声。图6：ZXLD1370升压LED驱动器的PCB布局示例。本文小结对于所有开关稳压器而言，精心的PCB布局对确保良好工作和降低辐射和传导噪声都至关重要。ZXLD1370在任何工作模式下都是如此。通过把布线长度减到最低，就可以避免产生较大的di/dt。打造出色PCB布局的关键在于了解电流路径并借此进行设计。设计人员亦可计算出如何进一步利用迹线围绕功率器件，以获得良好的散热布局。

时间：2018-09-28 关键词：电源技术解析开关稳压器 led驱动器 pcb布局
DAC34H84 二次谐波性能优化与PCB布局建议

1. 引言DAC34H84 是一款由德州仪器（TI）推出的四通道、16 比特、采样 1.25GSPS、功耗1.4W高性能的数模转换器。支持625MSPS 的数据率，可用于宽带与多通道系统的基站收发信机。由于无线通信技术的高速发展与各设备商基站射频拉远单元（RRU/RRH）多种制式平台化的要求，目前收发信机单板支持的发射信号频谱越来越宽，而中频频率一般没有相应提高，所以中频发射DAC 发出中频（IF）信号的二次谐波（HD2）或中频与采样频率 Fs混叠产生的信号（Fs-2*IF）离主信号也越来越近，因此这些非线性杂散越来越难被外部模拟滤波器滤除。这些杂散信号会降低发射机的SFDR 性能，优化DAC 输出的二次谐波性能也就变得越来越重要。2. 二次谐波的产生在理想状态下，DAC 的输出状态发生变化时，它应该从当前值直接跳变到期望的新值。但是实际上当DAC 输出状态改变时，如下图所示，是可能会引起过冲与下冲现象的。图1 DAC 输出状态切换这种现象是由 DAC 内部电流源相邻走线的互容效应以及状态变化时内部开关切换不同步引起的。互容效应会在电流源线路上引入相邻线路的电流，形成串扰从而形成过冲或下冲脉冲。图2 Three bit binary DAC如上图所示，以3 bit 的 binary DAC 为例，在进行代码 011 到 100 状态切换时，需要同时切换 3 个电流源开关，此时就可能会产生上述过冲与下冲现象。图 3 脉冲对正弦信号的影响这些过冲与下冲脉冲将会产生 DAC 输出信号的谐波。以正弦波二次谐波的产生为例，如上图所示 DAC 在成形正弦信号时，由过冲与下冲效应引起的脉冲信号数量在一个周期内正好是两次，从而产生了此正弦信号的二次谐波。改善 DAC 二次谐波性能的方法主要有两种：1.通过 DAC 模拟输出端合理的 PCB布局来优化。2.使用数字预失真算法产生一个幅度相同，相位相差180 度的信号来抵消 DAC的谐波。本文主要介绍第一种方法。DAC 的 HD2 性能可以通过良好的 PCB走线布局来优化。现在的 RRU收发信机采用的都是DAC+IQ 调制器的解决方案。DAC 的模拟输出端口与IQ 调制器的模拟输入端口之间的 PCB布局会直接影响系统的线性性能。如果拥有良好的PCB 走线布局，DAC+IQ 调制器的谐波性能会相对单独的 DAC 有所提高。PCB 布局在为了满足等长线要求时，通常会采用多个连续U 字的蛇型绕线法。这些 U字形在高中频时会形成互感效应。此外 DAC 的模拟输出端口与IQ 调制器的模拟输入端口电阻的位置会影响阻抗连续性，从而引起回波。以上两个效应都会影响DAC 的谐波性能。DAC 的 2 次冲击响应模型如下：h(t) =A + B*x(t) + C*x²(t)假设通过 DAC I+路的信号为 x(t)=k*cos(ωt)那么 h(t) = A + Bk*cos(ωt) + Ck*cos²(ωt)= A + Bk*cos(ωt) + Ck* [cos(2ωt)+1]/2= A + 0.5*Ck + Bk*cos(ωt) + 0.5*Ck* cos(2ωt)2 次谐波可以表示为0.5*Ck* cos(2ωt)2 次谐波的回波为 Dk*cos(2ωt+φ)= Dk*[cos(2ωt)cosφ - sin(2ωt)sinφ]总 2 次谐波表达式为 k(0.5*C+D*cosφ) cos(2ωt) - Dk*sin(2ωt)sinφ多通道 DAC 的所有通道的 C、k 与ω是相同的，不相同的是由PCB布局阻抗不连续与互感效应引起的回波幅值D 与回波相位φ。它们带来了HD2 性能的差异性。3. DAC34H84 模拟输出接口PCB 布局建议适合 DAC34H84 的 IQ 调制器为 TRF3705，它具有高线性性能，其OIP3 性能高达 30dBm。为了充分发挥 DAC34H84 的线性性能，提供更好的 HD2 性能与 HD2 一致性。建议的DAC34H84+TRF3705系统 PCB 布局如下：图 4 DAC34H84+TRF3705推荐 PCB布局（1）图中红色圈内为 DAC34H84 模拟输出端电阻，将它们放置得离 DAC34H84 的模拟输出 pin脚尽可能的近。（2）图中四个蓝色圈内为 IQ 调制器 TRF3705 的信号输入端电阻，将它们放置得离 TRF3705 输入pin脚尽可能的近。这么做的原因是为了保持阻抗的连续性。果当DAC 模拟输出端与 IQ 调制器信号输入端的 50Ω电阻离端口距离3 英寸（360ps）时仿真结如下：当 DAC 模拟输出端与IQ 调制器信号输入端的 50Ω电阻紧贴端口时，其仿真结果如下：通过以上仿真对比可以得出，将端口电阻放置到离端口越近的位置，阻抗就越均衡，信号质量也就越高（以上信号质量仿真引用于”DAC3484 TRF3705 interface termination，Hsia Kang”）。（3）除 DAC34H84 模拟输出走等长差分线以外，图中绿线所指的 DAC34H84 的两对 I 路与 Q 路也需要走等长线，并且在绕线时尽可能的不要一直连续使用 U 字型绕线，以此来保证 I路与 Q 路的相位平衡并减少不必要的互感效应。（4） DAC34H84 与 TRF3705 之间的走线尽可能的不要经过过孔，各个模拟通道保持在 PCB 的同一层，以避免过孔引入的寄生电容。（5）图中 1:1 作为传输线使用的巴伦理论上可以提升 PCB 走线的阻抗连续性，从而提供更优的谐波性能。如果严格按照建议（1）、（2）、（3）、（4）进行了 PCB 布局，此巴伦的效果在中频低于200MHz 时就不明显了，如果空间不够可以移除。以上措施会提供更好的IQ 平衡与阻抗连续性，减小 PCB 走线寄生电容、幅度与相位误差以及耦合与互感效应，从而提高DAC34H84+TRF3705 输出系统的线性。通过大量对比测试表明，严格按照上述建议进行PCB 布局的 DAC34H84+TRF3705 评估板的HD2 性能会比未严格按照上述建议进行PCB 布局的评估板的 HD2 性能优化 3 至 6dB。HD3、HD5、HD7 也有着不同程度的优化。4. 结论通过合理的PCB布局，能够充分发挥 DAC34H84+TRF3705 系统的线性性能。其二次谐波性能会优化至少3dB,使其在超宽带平台化系统与要求最为严格的多载波 GSM 系统中更加具有优势。5. 参考文献DAC34H84 datasheet，2011 年 9 月修订版，Texas Instruments Inc。TSW30H84EVM PCB layout,2011 年 9 月，Texas Instruments Inc。DAC3484 TRF3705 interface termination，2011年 6月，Hsia Kang，Texas Instruments Inc。

时间：2018-08-31 关键词：德州仪器 dac 电源技术解析二次谐波 dac34h84 trf3705 pcb布局
降低电源纹波噪声只需三步

在应用电源模块常见的问题中，降低负载端的纹波噪声是大多数用户都关心的。那么模块的纹波噪声该如何降低?下文为大家从纹波噪声的波形、测试方式、模块设计及应用的角度出发，阐述几种有效降低输出纹波噪声的方法。一、电源的纹波与噪声介绍纹波和噪声即：直流电源输出上叠加的与电源开关频率同频的波动为纹波，高频杂音为噪声。具体如图1所示，频率较低且有规律的波动为纹波，尖峰部分为噪声。图1 二、纹波噪声的测试方法对于中小微功率模块电源的纹波噪声测试，业内主要采用平行线测试法和靠接法两种。其中，平行线测试法用于引脚间距相对较大的产品，靠测法用于模块引脚间距小的产品。但不管用平行线测试法还是靠测法，都需要限制示波器的带宽为20MHz。具体如图2和图3所示。图2 平行线测试法注1：C1为高频电容，容量为1μF;C2为钽电容，容量为10μF。注2：两平行铜箔带之间的距离为2.5mm，两平行铜箔带的电压降之和应小于输出电压的2%。图3靠测法三、去除地线夹测试的区别测试纹波噪声需要把地线夹去掉，主要是由于示波器的地线夹会吸收各种高频噪声，不能真实反映电源的输出纹波噪声，影响测量结果。下面的图4和图5分别展示了对同一个产品，使用地线夹及取下地线夹测试的巨大差异。图4 使用地线夹测试-示波器垂直分辨率200mv/div 图5 去除地线夹测试-示波器垂直分辨率50mv/div 四、设计上PCB布局的影响好与坏的PCB布局，是设计上影响纹波噪声的关键因素。差的PCB布局如图6所示，变压器输出的地，直接通过过孔连到背部的地平面，地平面连接电源的输出引脚。此布局在输出5V/2A的负载下，实测电源尖峰达1.5V VP-P。变压器上的噪声没有经过输出的滤波电容直接通过了输出引脚，导致纹波噪声很大。图6 差的PCB布局如图7 所示是比较好的PCB布局，调整了变压器的位置，将变压器输出地通过两个电容后，再回到地平面和输出引脚相连。实测在相同5V/2A输出的负载下，噪声已降到60mV VP-P，差别显著。图7 好的PCB布局五、输出滤波电容的影响输出滤波电容的容值、ESR对模块输出的纹波噪声也有直接影响。按图8所示的P0505FLS-1W测试纹波噪声。外部不加外接电容，测试输出的纹波噪声，如图9所示，约为52mV。同样的输入、负载条件下，电源的输出端放置MLCC，实测电源输出的纹波噪声降到不到36mV。图8测试用图图9 无外接电容图10 外加电容实际应用时，电容除容量、ESR外，建议负载端的电容在回到电源之前，先汇集到输出电容，经过电容滤波后，再回到电源，从而有效降低纹波噪声对电路的影响。如图11所示。图11 外部电容的位置六、电感对纹波噪声的影响电感的感量及寄生电容对纹波噪声的影响同样显著。一般地，感量大时对纹波抑制作用明显，寄生电容小的电感对噪声抑制效果好。以对纹波抑制为例，测试对电源输出纹波的影响，测试图如图12所示。图12 测试电感滤波效果用例根据图12，我们先人为的把产品内部的滤波电感短路，只用电容滤波，测得纹波噪声如图13所示，纹波峰峰值约50mV。图13人为短路内部滤波电感的纹波噪声图下一步，在电源外部增加一个LC电路，在相同输入、负载条件下，重测纹波噪声图，如图14所示，纹波已接近直线，非常小。图14 外加LC的纹波噪声图七、非纹波的震荡处理前面介绍了纹波是与开关电源的工作频率相关，但是还有另外一种震荡是与负载的工作频率相关的，如图15所示。图15 负载工作周期大约1.1s DC-DC电源模块给MCU、晶振、WiFi模块等电路同时供电，WIFI模块会继续周期性的扫描，扫描开启时，电源模块电流会增加，使得模块输出电压瞬间会有一个下降;同理扫描关断时，模块输出电压会上升突变。这种模块输出电压的突变，并不是产品本身的纹波噪声，而是由于负载电流的突变，释放了电容电压。减小这类纹波的最好办法，是在负载前段增加π滤波器。以上简单从纹波噪声的图例、测试方法开始，描述从电源设计、外部电路应用出发，结合实际测试比较几种降低纹波噪声的方法。实际的工程应用中还需考虑电容、电感的负载效应、自激影响等，需再做深究。如果在电源模块选型中，选用低纹波噪声的电源模块，可省去外围电路的搭建。致远电子自主研发、生产的隔离电源模块已有近20年的行业积累，打造自主电源IC，推出P系列全工况优选型DC-DC电源，结合合理的PCB设计以及测试规范，较传统设计，纹波噪声低至50mV，为用户打造高可靠性供电环境。并且模块满载效率高达85%，轻载效率仍高至79%，保证全工况高效供电，有效降低电源温升，最大程度保证用户产品的可靠性，是板级直流供电的理想解决方案。

时间：2018-08-08 关键词：电容滤波电源纹波噪声 pcb布局
针对小型封装放大器的替代零件选项

引言随着低成本终端产品需求不断增加，设计师需要设计出既能够满足产品的性能规格，又可以保持低于系统目标价格的创新方案。例如，除了放大器性能外，设计师还必须考虑所有放大器特性，包括成本和封装尺寸。在低成本设计中考虑封装尺寸是很重要的，因为不同尺寸的放大器在系统中可能具有不同的成本。设计师可获得许多具有创新的小型包装的新设备，以更好实现目标。如果半导体制造商无法提供小型封装的放大器，则会限制替代零件的选项。通常如果供应商无法满足需求，则需要寻找替代零件来防止产品制造复杂化。如果半导体制造商无法满足供应需求，又没有替代零件，最终产品制造商可能需要花费大量资金来解决问题。本文讨论的是如何为不具有直接引脚兼容替代零件的小型封装放大器提供替代零件选项。同时，本文还涵盖了设计人员在印刷电路板(PCB)布局过程中可能面临的制造和设计方面的挑战。 PCB布局修改修改运算放大器(op amp)的PCB布局使之能够包含两个不同封装尺寸的运算放大器，并在PCB上安装一个含有小封装的次要的、常用的且满足行业标准的组件。图1说明了它是如何在PCB布局中工作的。小外形集成电路(SOIC)，轻薄小外形封装(TSSOP)和超薄小外形封装(VSSOP)是业界最常见的封装。因为有许多替代零件可以应用，所以这些包装可以成为很好的二次封装。本文重点介绍采用业界标准引脚封装(图2)的双放大器的PCB布局与双小型封装放大器(如小外形无引脚(SON)和小外形晶体管(SOT)封装)的关系。任何情况下，设计人员都可以将此方法用于任何通道数和包装中。 SOIC封装布局 SOIC封装的焊盘之间的间距允许许多小型封装放大器安装在其间，这使得SOIC封装成为作辅助封装的绝佳选择。图3展示了SOIC封装工业标准的引脚内的SON和SOT小型封装放大器的双封装放大器的PCB布局。设计人员可以通过执行从SOIC封装的引脚1至引脚8到小型封装放大器的引脚1至引脚8的程序，轻松复制该布局。但是，在使用SOIC封装和SOT封装时，设计人员应该考虑到一些限制和可能面临的制造方面的问题。 TSSOP封装布局尽管TSSOP封装和SOIC封装具有相似的优点，但TSSOP封装可在封装的焊盘之间提供更多空间。这些额外的空间允许在设计中使用更宽的小型封装放大器，并消除引入SOIC和SOT封装组合带来的限制和可能存在的制造问题。TSSOP封装还具有更小的外形尺寸，与SOIC封装相比，它将在PCB上占用更小的面积 - 这对于空间有限的PCB来说是它的一大优点。图4展示了，工业标准引脚排列TSSOP封装内，适用于SON和SOT小外型封装放大器的双封装放大器的PCB布局。PCB布局与SOIC封装类似，TSSOP封装的引脚1至引脚8连接至小型封装放大器的引脚1至引脚8。 VSSOP封装布局 VSSOP封装具有比TSSOP和SOIC封装更小的外形尺寸，使其成为用作替代零件的最小的公共次要封装选项。VSSOP封装在封装的焊盘之间没有太多间距，这减少了设计人员可使用VSSOP封装的小型封装器件的数量。然而，VSSOP封装仍然可以与SOT封装一起使用，因为这两种器件具有相同的间距，可使两个封装的焊盘对齐。图5展示了VSSOP封装的工业标准引脚SON和SOT小型封装放大器的双封装放大器PCB布局。再次，VSSOP封装的引脚1至引脚8连接至小型封装放大器的引脚1至引脚8。制造和设计考虑当包含二次封装时，需要考虑一些制造和设计效果。制造中的主要问题是二次封装垫与小型封装放大器封装垫之间的间距不足。焊盘之间的间隔不足导致缺少甚至没有阻焊层来填充两个覆盖区焊盘之间的空间。在回流焊接过程中，缺少阻焊层会导致放大器移动和短路，或使器件引脚悬空。在器件的焊盘之间留出至少4mil的空间可以最大限度地减少这种情况的发生。4mil的空间是PCB制造商中常见的设计规则，并且它提供了足够的空间在两个器件焊盘之间放置阻焊膜。图6展示了如果没有保持适当的阻焊层间隙，器件在回流过程中可能会如何移动。设计人员还必须考虑的是，在PCB布局中使用二次封装可能会导致线路中的出现附加长度。例如，在最终产品中安装小型封装放大器时，必须将诸如去耦电容器和其他无源器件等组件放置在远离器件引脚的位置。若放置在器件引脚旁边时不放置去耦电容，很容易导致在嘈杂环境中耦合到器件中的噪声。除此之外，若将增益放大器的无源元件放置在远离小包装放大器的倒置销中，也会引起电路的噪声。图7展示了填充小型封装放大器时出现的附加走线长度。结论整个行业常用的SOIC、TSSOP和VSSOP封装具有符合行业标准的引脚排列可以为设计人员提供多种替代零件选项。SOIC封装提供了许多次级封装选项。由于封装足够大，可以被用于大多数小外型封装放大器。TSSOP封装在封装焊盘之间具有更多空间，因此可以使用更宽的小型封装放大器，并将潜在的制造问题降至最低。VSSOP封装具有最小的二次封装选项，这对空间有限的设计有益。尽管修改PCB使之包含的二次封装不会减少总PCB面积，但它是为小型封装放大器提供第二来源以及降低最终产品成本的有效且简单的方法。相关网站产品信息： TI运算放大器

时间：2018-06-27 关键词：德州仪器放大器 pcb布局
智能手环设计方案多，尤为重视PCB布局

智能手环，作为近两年比较流行的产品形式，越来越多的受到人们的关注，同时，也使电子产品市场产生了一些变化。一个智能手环通常由射频电路单元、时钟电路单元、存储器电路单元、传感器电路单元和主控MCU单元等组成，而电路PCB通常集中在较小的范围内，进行单面或者双面贴片，电路板为4层或者6层为主。既然那么多功能集中在一个较小的PCB板上，那么在手环的布局和布线中我们要进行格外的注意，现在总结一些注意事项，以供参考。 PCB各部分电路分区布局，注意走线保护从上面的PCB电路板中可以看出，智能手环的各个部分电路(不同颜色方框标记)有很好的分区：由于智能手环是数字电路元件集合在一起，在电路设计中只要做好配套的电阻和电容分布，就可以完成一定功能的电路模块，由此使得电路设计更加简洁和便于查找。虽然有些传感器电路单元采用模拟电路技术进行数据采集，一旦将该模块设计为模块，那么，通过相应的连接接口即可完成数据的通信和信息的传递。在电路模块布局时，一方面需要注意时钟电路和晶振电路要经过最短的路径到达目标管教，另一方面，在时钟走线时还要注意避让数据线，防止干扰影响系统的稳定。在走线时，需要对关键走线进行保护，比如时钟产生电路，晶振电路等是否进行敷铜保护，是否进行环地保护等，一般在设计中会进行保护，对于晶振部分是需要挖铜处理。 PCB设计中处理好射频电路智能手环在使用时需要和手机进行联动，因此，无线射频部分是关键部分，在这部分设计中，一定要格外注意。现在市面上的智能手环无外乎都是基于蓝牙进行的无线数据传输，因此重点说蓝牙射频的处理。如果智能手环只是用于数据传输而不需要进行声音和音乐的传递，那么低功耗蓝牙是最优选择，在设计时，蓝牙天线形状，天线布局，智能手环外壳材料等都是影响智能手环性能的重要因素。在智能手环PCB设计过程中，一位优秀的射频天线工程师显得格外重要。做好ESD防护设计不同国家和地区对不同的产品或者同样的产品ESD要求有不同的标准，为了使产品通过相关的检测，在设计时要进行ESD保护设计，在设计完成之后还要进行ESD的检测，确保通过产品适应当地市场的电子检测。预留系统升级接口一款智能手环的功能升级是否方便对于使用者或者说智能手环狂热粉丝来说有着重要的意义。若一款产品在适当的时候进行软件的升级(可能是前期硬件设计到某些功能而为了追赶市场软件没有跟上，也可能是修复了一些软件的BUG)，这说明产品还在不停的研发过程中，这对于使用者来说是一种良好的心理补偿。现在智能手环的软件升级通常有两种方法：通过USB接口和无线推送的方法。至于采用哪种方法，需要在前期规划和软硬件规划是进行确定。

时间：2018-04-26 关键词：电路设计智能手环 pcb布局
听老工程师讲解PCB布局经验

对于电子产品来说，印制线路板设计是其从电原理图变成一个具体产品必经的一道设计工序，其设计的合理性与产品生产及产品质量紧密相关，而对于许多刚从事电子设计的人员来说，在这方面经验较少，虽然已学会了印制线路板设计软件，但设计出的印制线路板常有这样那样的问题，而许多电子刊物上少有这方面文章介绍，笔者曾多年从事印制线路板设计的工作，在此将印制线路板设计的点滴经验与大家分享，希望能起到抛砖引玉的作用。笔者的印制线路板设计软件早几年是TANGO，现在则使用PROTEL2.7 FOR WINDOWS。板的布局：印制线路板上的元器件放置的通常顺序：放置与结构有紧密配合的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的LOCK功能将其锁定，使之以后不会被误移动; 放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等; 放置小器件。元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘3mm以内或至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出3mm范围时，可以在板的边缘加上3mm的辅边，辅边开V形槽，在生产时用手掰断即可。高低压之间的隔离：在许多印制线路板上同时有高压电路和低压电路，高压电路部分的元器件与低压部分要分隔开放置，隔离距离与要承受的耐压有关，通常情况下在2000kV时板上要距离2mm，在此之上以比例算还要加大，例如若要承受3000V的耐压测试，则高低压线路之间的距离应在3.5mm以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。印制线路板的走线：印制导线的布设应尽可能的短，在高频回路中更应如此;印制导线的拐弯应成圆角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能;当两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合;作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间最好加接地线。印制导线的宽度：导线宽度应以能满足电气性能要求而又便于生产为宜，它的最小值以承受的电流大小而定，但最小不宜小于0.2mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取0.3mm;导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为50μm、导线宽度1～1.5mm、通过电流2A时，温升很小，因此，一般选用1～1.5mm宽度导线就可能满足设计要求而不致引起温升;印制导线的公共地线应尽可能地粗，可能的话，使用大于2～3mm的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信号的电平不稳，会使噪声容限劣化;在DIP封装的IC脚间走线，可应用10-10与12-12原则，即当两脚间通过2根线时，焊盘直径可设为50mil、线宽与线距都为10mil，当两脚间只通过1根线时，焊盘直径可设为64mil、线宽与线距都为12mil。印制导线的间距：相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压。这个电压一般包括工作电压、附加波动电压以及其它原因引起的峰值电压。如果有关技术条件允许导线之间存在某种程度的金属残粒，则其间距就会减小。因此设计者在考虑电压时应把这种因素考虑进去。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距。印制导线的屏蔽与接地：印制导线的公共地线，应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪声能力增强的秘诀;多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。

时间：2018-02-05 关键词：老工程师 pcb布局
巧招助你完美PCB布局和处理设计中的工艺缺陷

PCB(PrintedCircuitBoard)，中文名称为印制电路板，又称印刷电路板、印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。随着PCB尺寸要求越来越小，器件密度要求越来越高，PCB设计的难度也越来越大。如何实现PCB高的布通率以及缩短设计时间，在这笔者谈谈对PCB规划、布局和布线的设计技巧。在开始布线之前应该对设计进行认真的分析以及对工具软件进行认真的设置，这会使设计更加符合要求。 1、确定PCB的层数电路板尺寸和布线层数需要在设计初期确定。布线层的数量以及层叠(STack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。目前多层板之间的成本差别很小，在开始设计时最好采用较多的电路层并使敷铜均匀分布。 2、设计规则和限制要顺利完成布线任务，布线工具需要在正确的规则和限制条件下工作。要对所有特殊要求的信号线进行分类，每个信号类都应该有优先级，优先级越高，规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、组件的布局在最优化装配过程中，可制造性设计(DFM)规则会对组件布局产生限制。如果装配部门允许组件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局设计。自动布线工具一次只会考虑一个信号，通过设置布线的约束条件以及设定可布信号线的层，可以使布线工具能像设计师所设想的那样完成布线。比如，对于电源线的布局： ①在PCB 布局中应将电源退耦电路设计在各相关电路附近，而不要放置在电源部分，否则既影响旁路效果，又会在电源线和地线上流过脉动电流，造成窜扰; ②对于电路内部的电源走向，应采取从末级向前级供电，并将该部分的电源滤波电容安排在末级附近; ③对于一些主要的电流通道，如在调试和检测过程中要断开或测量电流，在布局时应在印制导线上安排电流缺口。另外，要注意稳压电源在布局时，尽可能安排在单独的印制板上。当电源与电路合用印制板时，在布局中，应该避免稳压电源与电路元件混合布设或是使电源和电路合用地线。因为这种布线不仅容易产生干扰，同时在维修时无法将负载断开，到时只能切割部分印制导线，从而损伤印制板。 4、扇出设计在扇出设计阶段，表面贴装器件的每一个引脚至少应有一个过孔，以便在需要更多的连接时，电路板能够进行内层连接、在线测试和电路再处理。为了使自动布线工具效率最高，一定要尽可能使用最大的过孔尺寸和印制线，间隔设置为50mil较为理想。要采用使布线路径数最大的过孔类型。经过慎重考虑和预测，电路在线测试的设计可在设计初期进行，在生产过程后期实现。根据布线路径和电路在线测试来确定过孔扇出类型，电源和接地也会影响到布线和扇出设计。 5、手动布线以及关键信号的处理手动布线在现在和将来都是印刷电路板设计的一个重要过程，采用手动布线有助于自动布线工具完成布线工作。通过对挑选出的网络(net)进行手动布线并加以固定，可以形成自动布线时可依据的路径。首先对关键信号进行布线，手动布线或结合自动布线工具均可。布线完成后，再由有关的工程技术人员对这些信号布线进行检查，检查通过后，将这些线固定，然后开始对其余信号进行自动布线。由于地线中阻抗的存在，会给电路带来共阻抗干扰。因此，在布线时不可将凡有接地符号的点随意连接，这可能会产生有害的耦合，影响电路的工作。频率较高时，导线的感抗将比导线本身的电阻大几个数量级。这时导线上即使只流过很小的高频电流，也会产生一定的高频电压降。因此，对高频电路来说，PCB 布局尽可能排列紧凑，使印制导线尽可能短。印制导线之间还有互感和电容，当工作频率较大时，会对其它部分产生干扰，称为寄生耦合干扰。可以采取的抑制方式有： ①尽量缩短各级间的信号走线; ②按信号的顺序排列各级电路，避免各级信号线相互跨越; ③相邻的两面板的导线要垂直或交叉，不能平行; ④当板内要平行布设信号导线时，应使这些导线尽可能间隔一定的距离，或用地线、电源线隔开，达到屏蔽的目的。 6、自动布线对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感等，在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的质量在一定程度上可以得到保证。在对信号进行自动布线时应该采用通用规则。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照工程师的设计思想来自动布线。在设置好约束条件和应用所创建的规则后，自动布线将会达到与预期相近的结果，在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。布线次数取决于电路的复杂性和所定义的通用规则的多少。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是，当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。 7、布线的整理一些约束条件很少的信号，布线的长度很长，这时可以先判断出哪些布线合理，哪些布线不合理，再通过手动编辑来缩短信号布线长度和减少过孔数量。

时间：2018-02-02 关键词：处理设计工艺缺陷 pcb布局
PCB布局八大法则

一、硬性规定： 1、所有的元器件焊盘边到板边的距离是1mm以上或至少大于板厚,这是由于在大批量生产的流水线插件和进行波峰焊时,要提供给导轨槽使用。 2、根据结构图、生产加工时所须的夹持边、某些元特殊要求设置印制板的禁止布线区、禁止布局区域。二、机械定位的固定元件： 1、先放置与结构有紧密配合的固定位置的元器件,如电源插座、指示灯、开关、连接件之类, 并固定不会被误移动; 三、大电流元件摆放： 1、大电流元件，一般要规化放置在板边，元件间的间距要加大，以方便过电流及散热，预留散热片的空间。四、pcb常规布局要求 1、根据原理图按功能模块摆放：ic及ic周边的元件为一个功能模块。 2、布局时尽可能缩短高频元器件之间的连接，输入和输出应尽量远离。 3、所有的esd元件都要靠近接口元件端摆放，走线时先经过esd元件，再到接口元件。 4、面板的复位电路要靠近复位按钮摆放。 5、热敏感的元件，如晶振要远离大功率元件。 6、又重又热的元器件，不应放到电路板上，应放到主机箱底板上，且考虑散热问题，用支架固定、焊接。 7、压接插座周围5mm范围内，正面不允许有超过压接插座高度的元件。 8、母板与子板通过连接座相接时，要考虑两个对接板对接时对应的pin的网络是否一致。 9、差分电路要尽量对称摆放，如mic、usb、mipi等电路五、电源滤波/退耦电容的摆放： 1、每个ic的pin脚要对应放置滤波电容，同一电源网络的滤波电容不能摆在一起，分散对应pin脚摆放。 2、当ic的同一pin脚有两个滤波电容时，容量小的电容要尽量优先靠近pin脚。 3、ic去偶电容的布局要尽量靠近ic的电源管脚，并使之与电源和地之间形成的回路最短。 4、如果是双面元件，退耦电容最好布在板子另一面的器件肚子位置，电源和地要先过电容，再进芯片。六、高低压之间的隔离：隔离距离与要承受的耐压有关，通常情况下在2000kv时板上要距离2mm,若要承受3000v的耐压测试,则高低压线路之间的距离应在3.5mm以上,许多情况下为避免爬电,还在印制线路板上的高低压之间开槽. 七、数字电路与模拟电路的共地处理数字地与模拟地通过一个电阻短接，则这个电阻要放到数字地与模拟地这间，通常叫单点接地。八、生产工艺的面局要求 1、hdi板，元件焊盘离板边的距离在0.8mm及以上。通孔板，元件焊盘离板边的距离在1.2mm及以上。 2、bga周边的小元件位置离bga的元件外框至少0.5mm及以上。 3、同类型插装元器件在x或y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在x或y方向上保持一致，便于生产和检验。 4、只要是有smd贴片元件的面都要放置mark点，mark点尽量放在板的对角处，同面放置3-4个mark

时间：2018-01-23 关键词：元器件固定元件 pcb布局
PCB的设计技巧与设计流程

一般PCB基本设计流程如下：前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装;SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行。PS：注意标准库中的隐藏管脚。之后就是原理图的设计，做好后就准备开始做PCB设计了。第二：PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位，在PCB设计环境下绘制PCB板面，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域(如螺丝孔周围多大范围属于非布线区域)。第三：PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话，就可以在原理图上生成网络表 (Design->CreateNetlist)，之后在PCB图上导入网络表(Design->LoadNets)。就看见器件哗啦啦的全堆上去了，各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行： ①.按电气性能合理分区，一般分为：数字电路区(即怕干扰、又产生干扰)、模拟电路区 (怕干扰)、功率驱动区(干扰源); ②.完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁;同时，调整各功能块间的相对位置使功能块间的连线最简洁; ③.对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置，必要时还应考虑热对流措施; ④.I/O驱动器件尽量靠近印刷板的边、靠近引出接插件; ⑤.时钟产生器(如：晶振或钟振)要尽量靠近用到该时钟的器件; ⑥.在每个集成电路的电源输入脚和地之间，需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时，也可在几个集成电路周围加一个钽电容。 ⑦.继电器线圈处要加放电二极管(1N4148即可); ⑧.布局要求要均衡，疏密有序，不能头重脚轻或一头沉 ――需要特别注意，在放置元器件时，一定要考虑元器件的实际尺寸大小(所占面积和高度)、元器件之间的相对位置，以保证电路板的电气性能和生产安装的可行性和便利性同时，应该在保证上面原则能够体现的前提下，适当修改器件的摆放，使之整齐美观，如同样的器件要摆放整齐、方向一致，不能摆得“错落有致”。这个步骤关系到板子整体形象和下一步布线的难易程度，所以一点要花大力气去考虑。布局时，对不太肯定的地方可以先作初步布线，充分考虑。第四：布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行： ①.一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线>电源线>信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地则不能这样使用) ②.预先对要求比较严格的线(如高频线)进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 ③.振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零; ④.尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射;(要求高的线还要用双弧线) ⑤.任何信号线都不要形成环路，如不可避免，环路应尽量小;信号线的过孔要尽量少; ⑥.关键的线尽量短而粗，并在两边加上保护地。 ⑦.通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。 ⑧.关键信号应预留测试点，以方便生产和维修检测用 ⑨.原理图布线完成后，应对布线进行优化;同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 PCB布线工艺要求 ①.线一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离;布线密度较高时，可考虑(但不建议)采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。 ②.焊盘(PAD) 焊盘(PAD)与过渡孔(VIA)的基本要求是：盘的直径比孔的直径要大于0.6mm;例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸 1.6mm/0.8mm(63mil/32mil)，插座、插针和二极管1N4007等，采用1.8mm/1.0mm(71mil/39mil)。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸;PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。 ③.过孔(VIA) 一般为1.27mm/0.7mm(50mil/28mil); 当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm(40mil/24mil)。 ④.焊盘、线、过孔的间距要求 PADandVIA：≥0.3mm(12mil) PADandPAD：≥0.3mm(12mil) PADandTRACK：≥0.3mm(12mil) TRACKandTRACK：≥0.3mm(12mil) 密度较高时： PADandVIA：≥0.254mm(10mil) PADandPAD：≥0.254mm(10mil) PADandTRACK：≥0.254mm(10mil) TRACKandTRACK：≥0.254mm(10mil) 第五：布线优化和丝印。“没有最好的，只有更好的”!不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了(Place->polygonPlane)。铺铜一般铺地线(注意模拟地和数字地的分离)，多层板时还可能需要铺电源。时对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。第六：网络和DRC检查和结构检查。首先，在确定电路原理图设计无误的前提下，将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查 (NETCHECK)，并根据输出文件结果及时对设计进行修正，以保证布线连接关系的正确性;网络检查正确通过后，对PCB设计进行DRC检查，并根据输出文件结果及时对设计进行修正，以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。第七：制版。在此之前，最好还要有一个审核的过程。 PCB设计是一个考心思的工作，谁的心思密，经验高，设计出来的板子就好。所以设计时要极其细心，充分考虑各方面的因数(比如说便于维修和检查这一项很多人就不去考虑)，精益求精，就一定能设计出一个好板子。

时间：2017-10-23 关键词：设计流程 pcb的设计 pcb布局
直流偏移校正功能与ADS58H40 PCB布局优化

1、引言 ADS58H40 是一款由德州仪器(TI)推出的四通道、11/14 比特、采样 250MSPS、接收 90MHz带宽的高性能高速模数转换器。它同时具有用于反馈的 125MHz 带宽的 Burst Mode 与用于接收的 90MHz 带宽的 SNRBoost Mode，适用于基站收发信机的反馈与接收通道。目前用于基站收发信机的高速模数转换器(ADC)大多都具有直流偏移校正功能(DC offset correction function)。它用于校正 ADC 接收到的直流，以免其降低接收机的性能。但是此功能同时也会引起 ADC 的码域翻转(code toggle)，如果 PCB 布局不当，会造成 ADC 采集小信号功率不准确。本文以 ADS58H40 为例，分析了码域翻转干扰所带来的问题，并提供了PCB 优化解决方案。 2、高速 ADC 直流偏移校正功能的作用与影响直流偏移(DC offset)是由外界的直流信号分量与原信号的直流叠加形成。在基站收发信机中，它主要是由本振泄露与混频器或 IQ 解调器的非线性产生。直流偏移会对有用信号形成干扰，通常需要使用 ADC 的直流偏移校正功能来抑制它。从码域上来看对于一个理想的 11 bit ADC，其中间码应该是 2^(11-1)=1024。用二进制补码来表示就是 0x000。由于二进制补码的最高位表示符号位，所以对应的 11 bit 数据范围是从0x000 到 0x7FF。0x7FF 表示-1，对应为 1023。在无有用信号输入时，理想状态下，11 bit ADC采集出来的信号在码域就应该为 0x000。但是事实上外界还有热噪声(thermal noise)与直流偏移会被 ADC 采集到。直流偏移在码域上会使 ADC 空采所获得的码相对 0x000 向上偏移一些，而热噪声信号的自然波动也会叠加到直流偏移所表示的码上面。ADC 的 DC offset correction function 会修正直流偏移引起的码域误差，将其重新校正到 0x000。 ADC 的 DC offset correction function 的工作流程如下：下面用两张图示来对比说明 ADC 未使能与使能 DC offset correction function 在码域上的区别。在未使用 ADC 的 DC offset correction function 时，11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下: 在使用 ADC 的 DC offset correction function 时，11 bit ADC 空采所得到的热噪声与直流偏移在码域图示如下：通过对比发现使能 ADC 的 DC offset correction function 后，直流偏移引起的码域误差被修正，热噪声在码域上也从基本在 0x000 码以上围绕着直流偏移波动，变成了围绕着 0x000码波动。因此在使能 DC offset correction function 时，热噪声的自然波动会引起码域从0x000 到 0x7FF 的随机翻转。体现在 ADC 的 11 bit 数据线上就是 ADC 空采时，所有数据线的电平都同时在逻辑 0 与逻辑 1 之间切换。此时数据线对外的干扰是最大的。如果在 PCB 布局上不够谨慎，就会使这个干扰信号耦合到 ADC 的模拟输入端。虽然这个耦合的干扰信号幅度并不大，但是它对 ADC 的输入信号，尤其是输入的小信号在频域上会形成波浪型干扰，在 ADC 空采时，则体现为纹波底噪(ripple noise floor)。 3、码域翻转干扰所带来的问题以 ADS58H40 为例，图示说明码域翻转干扰信号耦合到 ADC 模拟输入端的后果。在 PCB 布局不理想时，如上图所示输出数据端直接或间接的通过时钟或 ADC 的 VCM 耦合到了 ADC 的模拟输入端。受此干扰信号影响，将 ADS58H40 通道空采得到的数据做 FFT 变换得到的频域图如下：从图中可以清晰的看到 ADC 采集到的是波浪型底噪，它略微的恶化了 ADC 的信噪比(SNR)，并且会导致小信号的幅度测量不准确，影响接收机灵敏度的测试。为了进一步说明码域翻转干扰的影响。用不同幅度的信号输入给 ADS58H40 进行扫频测试，将采集到的数据制图如下： ADS58H40 的采样时钟为 245.76MHz，针对其第二奈奎斯特域的中心 60M 范围，使用 5 个功率等级进行扫频。在功率大于-40dBFs 时，由于 PCB 布局不当所引入的码域翻转干扰对输入信号影响很小(由于 ADC 前端有滤波器的关系，所以输入信号不是完全平整的)。但是随着输入信号功率的减小此干扰对输入信号的影响越来越大，在输入信号幅度低于-60dBFs 时，去除模拟输入端滤波器的影响后其引起的功率误差依然可以达到 3dB 以上。 4、针对码域翻转干扰的 ADS58H40 PCB 布局优化为了避免码域翻转干扰耦合到 ADC 的模拟输入端，需要针对性的避免一些不当的 PCB 布局。码域翻转干扰可以通过三个途径耦合： (1)数据输出线与模拟输入电路布局很近且平行，直接耦合。 (2)数据输出线耦合到 ADC 的时钟信号再间接耦合到模拟输入端。 (3)数据输出线耦合到 ADC 的 VCM，再通过 VCM 间接耦合到模拟输入端。上图为 ADS58H40EVM 评估板的 PCB 布局，在基站收发信机上不会有这么大的空间来给其布局，一些走线难免会离得很近，所以针对码域翻转干扰的三个耦合途径，建议对 ADS58H40 PCB布局做出以下三个优化： (1) ADS58H40 的数据输出 LVDS 线与模拟输入电路分开布局，不要平行或交叉。 (2) ADS58H40 的采样时钟线与随路时钟线布局尽可能的远离模拟输入端，不要与其近距离平行。 (3) ADS58H40 的 VCM 线最好通过过孔直接从模拟输入电路的差分端中间接入，如上图四个红色圈的中心。在模拟输入端 VCM 接入口必须加上对地的滤波电容。VCM 信号不要做成 VCM 电源平面，而且布局时使其尽量远离数据输出线。经过 PCB 布局优化的 ADS58H40 使能 DC offset correction function 后不再具有纹波底噪，而且 ADC 底噪更佳(Figure 8)。在-60dBFs 的小信号扫频测试中，去除模拟输入端滤波器的影响后其波动在 0.5dB 以内。 5、结论 ADC 的 DC offset correction function 可以有效的抑制直流偏移所带来的误差。不过在PCB 布局不当时，开启此功能所带来的码域翻转干扰会使 ADC 具有纹波底噪并且其采集到的小信号幅度波动会达到 3dB 以上。通过针对性的 PCB 布局优化可以有效的解决这个问题，将-60dBFs的小信号波动控制在 0.5dB 以内。

时间：2017-09-29 关键词：直流偏移 ads58h40 pcb布局
用于车载供电的四通道电源管理IC PCB布局指南

引言合理的PCB布局至关重要，尤其是在高频开关型稳压器(例如，MAX20021/MAX20022)的设计中。经过优化的PCB布局可以提供干净的输出，并简化电磁干扰(EMI)测试中的调试工作。本文介绍了一些优化电路布局的关键区域，确保提供最佳性能。总体布局设计指南使输入电容(C5-C8)、电感(L1-L4)和输出电容(C1-C4)形成的环路面积保持最小。 VA输出电容(C9)尽可能靠近引脚26(VA和引脚24(GND)放置，电容与引脚之间不要有过孔。该引脚为IC的模拟供电输入，引线上产生的任何电感都将增加模拟噪声，从而增大LX[1：4]的输出抖动。优先使用尽可能短的走线。优化AC-DC电流通路为降低电磁辐射，MAX20021/MAX20022外围的无源元件布局非常关键。存在电流阶跃变化的路径称为交流路径，出现在开关通/断操作的时刻。开关接通/断开(ON/OFF)之后，电流流过的路径为直流路径。交流路径 MAX20021同步整流DC-DC转换器每路输出的开关电流路径上具有三个无源器件(C1、C5、L1)。这三个元件对电磁辐射和器件性能的影响非常大。图1、图2所示为OUT1在ON/OFF期间的开关电流路径;图3为两个电流路径的差异，具有最大di/dt.应优先考虑C5的布线，其次是L1和C1布线。图1. PMOS导通时OUT1的电流路径。图2. DMOS导通时OUT1的电流路径。图3. OUT1交流路径差异。扩频如果改善布线无法通过用户的辐射标准测试，可以定制具有时钟扩频的MAX20021/MAX20022产品，扩频器件与标准版本器件相比，能够使FM频带的噪声降低12dB.有关定制扩频器件的流程，请参考器件数据表的相关说明。结论针对开关稳压器MAX20021/MAX20022 (图8)的外围元件进行合理布局，有助于从源头降低噪声和电磁辐射，节约项目评估阶段的宝贵时间，缩短产品研发周期。

时间：2017-09-26 关键词：电源管理ic pcb布局
非隔离式开关电源PCB布局优化设计

一个良好的布局设计可优化效率，减缓热应力并尽量小走线与元件之间噪声作用。这切都源于设计人员对电中流传导路径以及信号的理解。当一块原型电源板首次加时，最好的情况是它不仅能工作而且还安静、发热低。然这种并不多见。开关电源的一个常见问题是“不稳定 ”的开关波形。有些时候，抖动处于声段磁性元件会产生出音频噪声。如果问题在印刷电路板的布局上，要找原因可能会很困难此开关电源设计初期的正确PCB布局就非常关键。电源设计者要很好地理解技术细节，以及最终产品的功能需求。因此从电路板设计项目一开始源设计者应就关键性电布局，与PCB布局设计人员展开密切合作。一个好的布局设计可优化电源效率，减缓热应力;更重要的是，它最大限度地减小了噪声，以及走线与元件之间的相互作用。为实现这些目标，设计者必须了解开关电源内部的电流传导路径以及信号流。要实现非隔离开关电源的正确布局设计，务必牢记以下这些设计要素。布局规划对一块大电路板上的嵌入dc/dc电源，要获得最佳的电压调节、负载瞬态响应和系统效率，就要使电源输出靠近负载器件，尽量减少PCB走线上的互连阻抗和传导压降。确保有良好的空气流，限制热应力;如果能采用强制气冷措施，则要将电源靠近风扇位置。另外，大型无源元件(如电感和电解电容)均不得阻挡气流通过低矮的表面封装半导体元件，如功率MOSFET或PWM控制器。为防止开关噪声干扰到系统中的模拟信号，应尽可能避免在电源下方布放敏感信号线;否则，就需要在电源层和小信号层之间放置一个内部接地层，用做屏蔽。关键是要在系统早期设计和规划阶段，就筹划好电源的位置，以及对电路板空间的需求。有时设计者会无视这种忠告，而把关注点放在大型系统板上那些更“重要”或“让人兴奋”的电路。电源管理被看作事后工作，随便把电源放在电路板上的多余空间上，这种做法对高效率而可靠的电源设计十分不利。对于多层板，很好的方法是在大电流的功率元件层与敏感的小信号走线层之间布放直流地或直流输入/输出电压层。地层或直流电压层提供了屏蔽小信号走线的交流地，使其免受高噪声功率走线和功率元件的干扰。作为一般规则，多层PCB板的接地层或直流电压层均不应被分隔开。如果这种分隔不可避免，就要尽量减少这些层上走线的数量和长度，并且走线的布放要与大电流保持相同的方向，使影响最小化。图1a和1c分别是六层和四层开关电源PCB的不良层结构。这些结构将小信号层夹在大电流功率层和地层之间，因此增加了大电流/电压功率层与模拟小信号层之间耦合的电容噪声。图中的1b和1d则分别是六层和四层PCB设计的良好结构，有助于最大限度减少层间耦合噪声，地层用于屏蔽小信号层。要点是：一定要挨着外侧功率级层放一个接地层，外部大电流的功率层要使用厚铜箔，尽量减少PCB传导损耗和热阻。功率级的布局开关电源电路可以分为功率级电路和小信号控制电路两部分。功率级电路包含用于传输大电流的元件，一般情况下，要首先布放这些元件，然后在布局的一些特定点上布放小信号控制电路。大电流走线应短而宽，尽量减少PCB的电感、电阻和压降。对于那些有高di/dt脉冲电流的走线，这方面尤其重要。图2给出了一个同步降压转换器中的连续电流路径和脉冲电流路径，实线表示连续电流路径，虚线代表脉冲(开关)电流路径。脉冲电流路径包括连接到下列元件上的走线：输入去耦陶瓷电容CHF;;上部控制FET QT;以及下部同步FET QB，还有选接的并联肖特基二极管。图3a给出了高di/dt电流路径中的PCB寄生电感。由于存在寄生电感，因此脉冲电流路径不仅会辐射磁场，而且会在PCB走线和MOSFET上产生大的电压振铃和尖刺。为尽量减小PCB电感，脉冲电流回路(所谓热回路)布放时要有最小的圆周，其走线要短而宽。高频去耦电容CHF应为0.1μF~10μF，X5R或X7R电介质的陶瓷电容，它有极低的ESL(有效串联电感)和ESR(等效串联电阻)。较大的电容电介质(如Y5V)可能使电容值在不同电压和温度下有大的下降，因此不是CHF的最佳材料。

时间：2017-09-24 关键词：电路设计开关电源非隔离式 pcb布局
开关稳压器设计的PCB布局布线

开关模式电源用于将一个电压转换为另一个电压。这种电源的效率通常很高，因此，在许多应用中，它取代了线性稳压器。开关频率与开关转换开关模式电源以一定的开关频率工作。开关频率既可以是固定的(例如在PWM型控制中)，也可以根据某些因素而变化(例如在PFM或迟滞型控制中)。无论何种情况，开关模式电源的工作原理，都在于它有一定的开启时间Ton和一定的关闭时间Toff.一个50%占空比的典型开关周期。这意味着，在完整周期T的50%时间里，转换器中有某一电流;在另外50%时间里，转换器中有不同的电流。当我们考虑系统噪声时，实际的开关频率(换言之，周期长度T)并不是很重要。如果它在系统的敏感信号频率范围内，开关频率或其谐波可能会影响系统。但一般而言，开关频率并不是影响系统的最大因素。在开关模式电源中，真正重要的是开关转换的速度。我们可以看到开关转换在时间标度上的放大图。在周期T为2us的时间标度上，对于500kHz PWM开关频率，转换看起来像是一条垂直线。但放大后，我们可以看到，开关转换通常需要30到90ns的时间。为什么良好的PCB布局布线非常重要? 每2.5cm PCB走线具有大约20nH的走线电感。确切的电感值取决于走线的厚度、宽度和几何形状，但根据经验，一般取20nH/2.5cm切实可行。假设一个降压稳压器提供5A的输出电流，我们将会看到电流从0A切换到5A.当开关电流很大且开关转换时间很短时，我们可以利用下面的公式，计算微小的走线电感会产生多大的电压偏移：假设走线长2.5cm(20nH)，输出电流为5A(降压稳压器中的5A开关电流)，MOSFET功率开关的转换时间为30ns，那么电压偏移将是3.33V. 由此可见，仅仅2.5cm的走线电感就能产生相当大的电压偏移。这种偏移甚至常常导致开关模式电源完全失效。将输入电容放在离开关稳压器输入引脚几厘米的地方，通常就会导致开关电源不能工作。在布局布线不当的电路板上，如果开关电源仍能工作，它将产生非常大的电磁干扰(EMI)。在上面的公式中，我们唯一能改变的参数是走线电感。我们可以使走线尽可能短，从而降低走线电感。较厚的铜线也有助于降低电感。由于负载所需的功率固定，因此我们无法改变电流参数。对于转换时间而言，我们可以改变，但一般不想改变。减慢转换时间可以降低产生的电压偏移，从而降低EMI，但是开关损耗却会提高，我们将不得不以较低的开关频率并利用昂贵而庞大的电源器件工作。找到交流电流走线在开关模式电源的PCB布局布线中，最重要的准则是以某种方式使交流走线尽可能短。如果能认真遵守这一准则，良好的电路板布局布线可以说已经成功了80%.为了找到这些在很短的时间(转换时间)内将电流从"满电流"变为"无电流"的交流走线，我们将原理图绘制了三次。它是一个简单的降压型开关模式电源。在顶部的原理图中，我们用虚线画出了开启时间内电流的流动。在中间的原理图中，我们用虚线画出了关闭时间内电流的流动。底部的原理图特别值得注意。这里，我们画出了电流从开启时间变为关闭时间的所有走线。通过这种方法，我们可以轻松找到任何开关模式电源拓扑结构的交流电流走线。在评估现有的电路板布局布线时，一个好的办法是将其打印在纸上，并放上一张透明的塑料板，然后用不同颜色的笔，画出开启时间和关闭时间内的电流流向及相应的交流走线。虽然我们倾向于认为，能够在头脑中完成这一相对简单的工作，但在思维过程中，我们常常会犯一些小错误，因此，强烈建议在纸上绘出走线。实现良好的PCB布局布线降压稳压器的交流走线。必须注意，某些接地走线也是交流走线，同样需要保持尽可能短。此外，对于这些交流电流路径，建议不要使用任何过孔，因为过孔的电感也相当高。对于这一规则，仅有非常少的例外情况。如果交流路径不使用过孔，将实际导致比过孔本身更大的走线电感，那么建议使用过孔。多个过孔并联优于仅使用单个过孔。采用ADI公司ADP2300降压稳压器的电路板的布局布线示例。我们检查一下，图中的交流走线是否是按绝对最短的路径布设。连接A是按照尽可能短的路径布设，因为C2的高侧连接能够以最短的走线连接到开关MOSFET(ADP2300的引脚5，即Vin引脚)。连接B是引脚6(SW引脚)与二极管D1的阴极侧之间的走线。我们同样看到该走线尽可能短，以降低走线电感。连接C是二极管D1的阳极与C2的接地连接之间的走线。这两个器件的焊盘彼此相邻，具有最低的走线电感。此外，这也有利于该交流电流不经过安静的接地层。接地层应仅用作基准电压，最好没有电流(特别是没有交流电流)流过接地层。C2旁边的过孔将PCB顶层的接地区域连接到底层的地，但没有交流电流流经这些过孔。电感的特殊考虑在EMI方面，我们也必须考虑电感。实际器件并不像许多人认为的那样对称。电感有一个磁芯，磁芯周围绕着电线。绕组总有一个起始端和一个结束端。起始端连接到电感的内绕组，结束端从电感的外绕组接出。图4所示为典型的鼓式电感的示意图。绕组的起始端通常在器件上标有一个圆点。将起始端连接到高噪声开关节点，将结束端连接到安静的电压非常重要。对于降压稳压器，安静的电压就是输出电压。这样，外绕组上的固定电压，可以在电气上屏蔽内绕组上的交流开关节点电压，从而电源的EMI将会较低。顺便提一下，所谓的屏蔽电感也是如此。具有一定磁导率的屏蔽电感的外部，确实使用了某种屏蔽材料，该材料会收紧封装侧的大部分磁力线。然而，这种材料只能抑制磁场，而不能抑制电场。外绕组上的交流电压主要是电气或容性耦合引起的问题，屏蔽电感的屏蔽材料没有抑制此类耦合。因此，屏蔽电感也应放在电路板上，以便将高噪声开关节点连接到绕组起始端，从而将EMI降到最低。开关模式电源良好电路板布局布线的基础工程课程一般不会教授如何实现良好的电路板布局布线。高频RF类课程会研究走线阻抗的重要性，但需要自行构建系统电源的工程师，通常不会将电源视为高频系统，而忽视了电路板布局布线的重要性。电路板布局布线不当引起的大多数问题，都可以归结为未控制交流电流走线尽可能短并且紧凑。了解本文所述电路板布局布线准则背后的理由并严格遵守，将能够把开关模式电源的任何PCB相关问题降到最小。

时间：2017-09-20 关键词：布线开关稳压器开关频率 pcb布局

频道分类

频道分类

热门板块

十大热门

公众号精选

热门分类

推荐课程

厂商动态

技术子站

论坛活动

资料下载

技术专题

编辑原创

评 测

公 开 课

评测

公开课