仔细观察 PCB 走线

印刷电路板 (PCB) 布局审查会议期间经常被问到的问题是：“此 PCB 布局中的数字信号是否使用 50 欧姆走线?”通常这个问题的答案是“是”。然而，在做出平衡成本、性能和可制造性的决策时，正确的答案也可能是“否”或“不适用于所有数字信号”。替代方法包括关注 PCB 传输线的“受控阻抗”和/或使用其他走线阻抗值。

让我们检查层堆叠设计，看看 PCB 走线宽度如何影响层数(成本)和走线阻抗(性能)。在图 1 中，信号层上显示了三个 PCB 传输线的相同宽度的布线通道：100 欧姆差分对、50 欧姆和 60 欧姆单端。

图1 100欧姆差分对、50欧姆和60欧姆单端的三个PCB传输线的信号层上显示相同宽度的路由通道

100 欧姆差分对通常在单端之前确定，并且应无间断地安装在布线通道(过孔之间)中，因为它们通常用于更高速的数字信号。一旦设计了100欧姆差分对的走线宽度和间距，通常就会相应地确定同一层上50欧姆或60欧姆单端的走线宽度。单独改变单端走线的走线宽度将导致不同的走线阻抗。每个通道的跟踪路由产量为：

· 右图：一个 100 欧姆差分对，具有 4mil 走线/550mil 空间。

· 中：两条 60 欧姆单端走线，具有 4mil 走线/4mil 空间。

· 左：一条 50 欧姆单端走线，具有 6.5mil 走线/7.4mil 空间。

注意： 此示例假设最小走线宽度和间距为 4mils。

在这种情况下，工程师需要做出权衡决定，是使用 50 欧姆走线(占用更多 PCB 空间和可能更多层数)还是使用 60 欧姆走线(占用更少 PCB 空间和可能更少 PCB 层数)。

使用 IC 参考设计

IC 制造商提供的文档中的参考设计和建议通常用作板级硬件设计中原理图和 PCB 布局的起点。

这些文档中用于设计高速数字互连的技术很可能在特定最终产品的设计中重复使用。例如，由于参考原理图中存储器的操作裕度较大，可能会决定使用不带终端的存储器接口。然而，为了节省成本，设计工程师可以选择具有与参考设计中使用的器件不同的 I/O 缓冲器特性的替代器件。然后，工程师需要决定非端接存储器接口是否应保留在新设计中。

参考设计是 PCB 设计决策的重要组成部分。然而，深入了解参考设计中应用的技术背后的原理和限制非常重要。只有这样才能做出最佳设计权衡决策。

PCB 走线和 PCB 传输线 (PCB TL)

在表征 PCB 设计中数字信号的 PCB 迹线时，应考虑以下因素：

· 数字驱动器的上升时间 (tr )/下降时间，以及转换速率控制(如果有)

· 输出阻抗 (Zo) 以及输出缓冲器的驱动强度控制(如果有)

· PCB 走线中的飞行时间 (tpcb)

· 驱动器和接收器的内部终端

· 驱动器和接收器的外部终端

图2

下表显示了互连数字驱动器和接收器的 PCB 走线的可能类型(参见图 2)。

电长 ( t PCB > 0.2xt r ) PCB 走线充当 PCB 传输线 (PCB TL)。电短走线 ( t pcb < 0.2 xtr ) 充当集总 LC 电路。应在 PCB 设计文件中指定阻抗控制走线 (PCB TL)，以确保 PCB 制造时走线阻抗在指定值范围内。 PCB 制造商还可以测量实际走线阻抗并根据要求为您生成报告。

在确定 PCB 迹线是否为 PCB 传输线所涉及的参数中，PCB 迹线中的飞行时间t PCBB 是唯一与 PCB 布局相关的参数。在产品设计团队中，重要的是要达成共识，即为数字信号设计适当类型的 PCB 传输线是电气设计工程师和 PCB 设计师的任务。

下表显示了 PCB TL 阻抗应采用什么值才能匹配终端(参见图 2)。

注 1：只要有可能，Z pcb-TL就可以设置为等于 Z o，这样就不会出现从驱动器到接收器的反射。

注 2：假设输入为高阻抗。

注 3：Zo = 驱动器输出阻抗， RT = 端接电阻 ， R s = 源 端接电阻

阻抗匹配的 PCB TL 是信号完整性 (SI) 性能的最佳选择，因为它们消除了驱动器和接收器之间的信号反射。然而，当使用终端 (RT)时，PCB TL 上的终端电阻会增加 BOM 成本和功耗。端接 (RT )适用于多点链路，源端接是单向信号(例如时钟)的不错选择。当逻辑电压和时序裕度足够大时，许多数字接口中经常会出现非端接 PCB TL。

PCB 走线的行为会有所不同，这不仅取决于走线的长度(或飞行时间)，还取决于数字驱动器和接收器的 I/O 特性以及所使用的终端。 PCB 走线宽度是决定 PCB 走线阻抗和走线布线通道良率的一个因素——布线通道的低良率需要高 PCB 层数。应该有选择 PCB 传输线阻抗的选项，50 欧姆走线 (PCB TL) 并不是唯一的选择。

虽然 IC 制造商的参考设计至关重要，但它们不应被视为新产品 PCB 设计的“最佳实践”。这是因为确定“最佳”的过程是做出平衡性能、成本和可制造性的设计权衡决策的过程之一。为了优化整个 PCB 设计并实现高信号完整性，对设计中呈现的每个数字接口的 PCB 走线进行相应表征是重要的一步。