利用像散/聚DMA控制器这类先进的载荷存储数据引擎控制器,FPGA系统设计师能够改进与基于PCIe的系统设计相关的软硬件中普遍存在的吞吐率和延迟方面的缺陷。
随着采用纯PCI Express(PCIe)系统的逐渐普及,许多常用端点解决方案正在针对PCIe连接进行重新设计。 这些解决方案包括网络接口卡(NIC)、存储主机总线适配器(HBA)、图形卡、并口卡以及以前采用PCI和/或PCI-X接
第一个支持PCIe 3.0的高性能通讯发生器和练习器 Summit Z3-16 Exerciser 同步2台WaveMaster 8 Zi 在4通道上同时提供30GHz带宽的Zi-8CH-SYNCH同步器 第一个针对PCIe集成了示波器和协议分析仪的ProtoSync PE 第一个
力科公司推出了全新的协议分析仪Summit T3-16上用的mid-bus探头,支持PCIE 3.0规范(8GT/s 数据速率)。Mid-bus探头可以连接到采用Intel mid-bus探头引脚规范的系统。系统开发者可以使用Mid-bus探头来探测嵌入式总线
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展,与之相配套的相关技术的重要性也日趋突出,并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转换、如何使
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展,与之相配套的相关技术的重要性也日趋突出,并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转换、如何使
随着USB和HDMI等等高速串行接口技术和产品开始向5G等超高传输速度方向发展,与之相配套的相关技术的重要性也日趋突出,并也带来了芯片等行业新的市场机会。如高速串行传输与“传统”并行架构之间的桥接和转
国际电子商情讯 LSI公司日前宣布向OEM客户提供LSISAS2208双核6Gb/s SAS片上RAID (RoC) IC样片。高性能LSI SAS RoC旨在支持PCI-SIG目前正在开发且即将推出的PCI Express 3.0规范,并提供多种不同I/O性能级别,以满足
引言在全球竞争和经济因素环境下,当今高技术产品利润和销售在不断下滑,工程设计团队在向市场推出低成本产品方面承受了很大的压力。新产品研发面临两种不同的系统挑战:利用最新的技术和功能开发全新的产品,或者采
引言在全球竞争和经济因素环境下,当今高技术产品利润和销售在不断下滑,工程设计团队在向市场推出低成本产品方面承受了很大的压力。新产品研发面临两种不同的系统挑战:利用最新的技术和功能开发全新的产品,或者采
采用业界成本最低、功耗最低的FPGA降低系统总成本
力科发布了第一个支持PCIe 3.0规范的PCIE协议分析仪,遵循PCI-SIG的初步版本0.5,支持高达8GT/s的数据速率。新的Summit T3-16是力科第5代瞄准高速PCIE I/O-based应用的协议分析仪。Summit T3-16捕获、解码和分析每条
Cadence宣布其已经开发了基于开放验证方法学(OVM)的验证IP(VIP)帮助开发者应用最新的PCI Express Base Specification 3.0 (PCIe 3.0)互连协议,PCI-SIG内部目前正在开发一个初步的0.5修订版。全新Cadence Incisi
安捷伦科技宣布推出新的PCI Express® (PCIe) 高速数据采集卡并配有FPGA用于实时数据处理。这一新平台在继续保持高精度和高性价比的同时,为 OEM 厂商和众多测试和测量工程师提供更高的采样率、更大的测量吞吐率和
高速PCIe数字化仪(安捷伦)
Maxim推出双通道缓冲器和均衡器MAX4950A,设计用于转接驱动PCIe® 1.0和PCIe 2.0信号。器件采用2个带有空闲/接收检测且信号幅度一致的缓冲器,保护信号不受输出端噪声的干扰。为进一步保持信号完整性,MAX4950A具