PLL

关注144人关注
我要报错
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关标签

关注此标签的用户

  • askeyes

    askeyes

  • chencharles72

    chencharles72

  • foxhao1899

    foxhao1899

  • EVER21

    EVER21

  • 不爱说话

    不爱说话

  • yingdian6

    yingdian6

  • shuangbang

    shuangbang

  • dcf866553

    dcf866553

  • cdwujinshan

    cdwujinshan

  • lele4090039

    lele4090039

  • lilijiang2

    lilijiang2

  • chen217

    chen217

  • liuliuqiu1212

    liuliuqiu1212

  • 啦啦啦德玛西亚1

    啦啦啦德玛西亚1

  • peak0210

    peak0210

  • HPJ_0123

    HPJ_0123

  • 电脑小白09

    电脑小白09

  • c475301174

    c475301174

  • mingpu21

    mingpu21

  • 徐俊成123

    徐俊成123

热门活动

更多

课程视频

更多