PLL

关注164人关注
我要报错
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

相关标签

关注此标签的用户

  • 徐俊成123

    徐俊成123

  • 徐俊成123

    徐俊成123

  • 徐俊成123

    徐俊成123

  • 徐俊成123

    徐俊成123

  • hyrzwwy

    hyrzwwy

  • hyrzwwy

    hyrzwwy

  • hyrzwwy

    hyrzwwy

  • c126

    c126

  • 393994856

    393994856

  • DianGongN

    DianGongN

  • 美思电子

    美思电子

  • adofu2008

    adofu2008

  • Name_006

    Name_006

  • lzhj881506

    lzhj881506

  • Davy楷

    Davy楷

  • 1122徐

    1122徐

  • gck_2009

    gck_2009

  • 之一知足

    之一知足

  • 之一知足

    之一知足

  • 之一知足

    之一知足

热门活动

更多

课程视频

更多