Zynq-7000 EPP 为创新开启新时代
摘要:为了降低超声波流量检测过程中噪声对检测精度的影响,采用FPGA器件构建了FIR滤波器,并提出一种新颖的查表法替代滤波器中的乘法运算。试验结果表明,该滤波器设计方法显著降低了FPGA的片内硬件开销,提高了滤波
摘要:在现代数字通信系统中,为了扩大信道的传输容量提高信号传输效率,常采用数字复接的技术。在分析了PCM30/32路系统基群信号帧结构的基础上,以EDA综合仿真设计软件QuartusⅡ8.0为开发平台,利用Verilog HDL硬
摘要:为了降低超声波流量检测过程中噪声对检测精度的影响,采用FPGA器件构建了FIR滤波器,并提出一种新颖的查表法替代滤波器中的乘法运算。试验结果表明,该滤波器设计方法显著降低了FPGA的片内硬件开销,提高了滤波
基于对FPGA系统失效机理的深入分析, 提出了软件测试技术在FPGA测试中的应用, 并分析了其可行性; 通过对比FPGA与软件系统的异同, 归纳出FPGA特有的测试要求,从而在软件测试技术的基础上针对FPGA的特点进行改进, 形成了一套实用的FPGA测试方法。
摘要:在工业控制中如何提高一对多的串口通讯可靠性和系统的集成性成为研究热点。本文利用嵌入式技术,提出基于CPLD/FPGA的多串口扩展设计方案。实现并行口到多个全双工异步通讯口之间的转换,并根据嵌入式系统实时
1 中性点偏移技术原理分析 目前国内生产的高压变频器大多采用功率单元串联叠加多电平,VVVF控制方式。其拓扑结构如图1 所示。A、B、C三相各6 个功率单元,每个功率单元输出电压为577 V,相电压UAO=UBO=UCO=3
1 中性点偏移技术原理分析 目前国内生产的高压变频器大多采用功率单元串联叠加多电平,VVVF控制方式。其拓扑结构如图1 所示。A、B、C三相各6 个功率单元,每个功率单元输出电压为577 V,相电压UAO=UBO=UCO=3
基于FPGA和DSP的高压变频器中性点偏移技术的算法实现
今年3月,赛灵思公司(Xilinx, Inc.)推出了首批 Kintex-7 器件,这标志着 28nm FPGA 的问世。在短短3个月后,赛灵思又推出了 Virtex-7 系列的首款产品。日前,赛灵思在北京召开新闻发布会,隆重介绍Virtex-7 系列产
本文提出了利用分时复用以及正弦波的对称性,对三相正弦表进一步优化,以进一步减少正弦表所占用的逻辑门,提高FPGA的利用率。
图1. 用于研究光与物质基本相互作用的激光系统的一部分。系统包括多种透镜,镜面,以及光学模块。 "使用NI FlexRIO,我们定制了自己的高性能硬件设备。基于LabVIEW FPGA,我们能够快速开发FPGA代码,因为它具有
本文首先讨论与执行这些活动有关的现有技术的局限性。然后介绍新兴的可视性增强技术;这种新的技术包括一组缩减的要观察的信号的自动交互选择以及填充“遗漏片段”(未观察到的信号值)的“数据扩展”技术。
摘要:针对某些特殊的测试实验,既要求测试系统微体积、低功耗,还要求记录大量数据的问题,提出基于FPGA的数据压缩解决方案。介绍了LZW压缩算法的基本理论及其用FPGA硬件实现的方法。大量的实验表明,系统工作稳定,
Altera公司在推出的采用先进28nm工艺制程的FPGA中采用创新技术,集成嵌入式HardCopy模块、部分重新配置新方法以及嵌入28Gbps收发器,这些创新技术大大超越了摩尔定律本身所带来的益处,极大的提高下一代Altera FPGA的
摘要:针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构,由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯
本文首先讨论与执行这些活动有关的现有技术的局限性。然后介绍新兴的可视性增强技术;这种新的技术包括一组缩减的要观察的信号的自动交互选择以及填充“遗漏片段”(未观察到的信号值)的“数据扩展”技术。
摘要:针对传统磁通门信号处理电路中模拟元件的缺点,设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构,由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯
21ic讯 赛灵思公司 (Xilinx, Inc.)日前宣布推出了 Virtex-7 现场可编程门阵列 (FPGA) 系列的首款产品。28nm Virtex-7系列产品旨在满足设备制造商的各种要求,帮助他们实现具有最高吞吐量的有线通信系统;最高信号处
基于FPGA的可变长度移位寄存器优化设计