发展国内硅知识产权,首先要重视高端通用IP核研发、验证与评估。SoC实现的重要途径是复用高质量的成熟IP。而IP设计和验证是高质量IP开发流程中两个不可或缺的部分。应该看到,由于国内IP供应商在产品和技术上不够成熟
对于FFT而言,很多领域都提出了其高速实时运算的要求。利用FFT IP核实现FFT算法,并在cycloneⅡ系列的EP2C70F896C8器件上设计出处理速度为69.58 MHz的24位512点复数FFT处理器需29.3 μs,该方法具有效率高、速度快、周期短、灵活性强等特点。仿真结果表明此方法具有良好性能。
摘要 介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A/D转换器件(ADS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统
1 概述 JPEG2000[1,2]是新的静止图像压缩标准,它具有的多种特性使得它有着广泛的应用前景。目前为止,JPEG2000的解决方案比较少,并且其中的绝大部分是软件解决方案:Jasper[3]软件是经IEC JTC1/SC29/WG1小
摘要:由于USB接口广泛应用,现在众多SoC中都嵌入了USBIP核。但当前市场上的USB IP核一般仅仅针对某一种总线结构的SoC,可重用性不强。介绍了一款可配置的USB IP核设计,重点描述USB IP核的结构划分,详细阐述了各模
分析了与标准805l MCU兼容的MC805l IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法。通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成。在各种嵌入式系统和片上系统中使用该IP核具有重要意义。
摘 要:本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。 关键词: 电子设计自动化;知识产权核;设计 1. 引言EDA(Electronic De
H.264便携式实时编解码器对实时性、功耗等因素有较高的要求,采用硬件编解码器能够有效地解决这些问题。探讨了基于IP核和基于ASIC的方案,重点介绍了几款H.264不同层次上的全功能编解码芯片。
H.264便携式实时编解码器对实时性、功耗等因素有较高的要求,采用硬件编解码器能够有效地解决这些问题。探讨了基于IP核和基于ASIC的方案,重点介绍了几款H.264不同层次上的全功能编解码芯片。
从IP核设计的角度出发,笔者设计了一种结构简单、低功耗、高增益的Rail-to-Rail CMOS运算放大器.输入级采用互补差分对结构,输出采用分压电路进行求和,再接以PMOS为负载的共源级进行放大. 较以往的Rail-to-Rail运算放大器大大简化了结构,对称性好,版图面积小,易于实现. 模拟结果表明运放的输入输出都达到全摆幅,且增益和相位裕度分别为107.8 dB和62.4°,功耗只为0.38mW,非常适于做成SoC的IP核.
设计H.264便携式实时编解码器时必须充分考虑实时性、功耗、成本、资源、开发周期等因素,进行充分的调研,才能确定最优方案,降低系统的开发难度,缩短开发周期,降低开发成本。本文探讨了基于硬件实现的方案,对几款H.264不同层次的全功能编解码芯片的主要特点作了介绍以及简要对比,对开发前期方案的确定有一定的指导意义。
设计H.264便携式实时编解码器时必须充分考虑实时性、功耗、成本、资源、开发周期等因素,进行充分的调研,才能确定最优方案,降低系统的开发难度,缩短开发周期,降低开发成本。本文探讨了基于硬件实现的方案,对几款H.264不同层次的全功能编解码芯片的主要特点作了介绍以及简要对比,对开发前期方案的确定有一定的指导意义。