CACHE

华瑞指数云携手大普微亮相新加坡科技周，加速全球 AI 推理落地

北京2026年9月30日 /美通社/ -- 2026 年 9 月 29 日—30 日，Tech Week Singapore（新加坡科技周）在新加坡滨海湾金沙会展中心盛大举办。华瑞指数云科技（深圳）有限公司（ExponTech）携手深圳大普微电子股份有限公司（DapuStor）联...

同等投资Token产能提升10倍！元脑HC2000多元算力机组发布，为容量型智算扩产

承载2.8万亿模型，首破5.85毫秒！元脑AI超节点SD200 Ultra打造能力型智算标杆 北京2026年9月24日 /美通社/ -- 2026人工智能计算大会（AICC2026）上，浪潮信息发布元脑HC2000多元算力机组。元脑HC2000是采用DirectCom 2.0极...

忆联与英特尔携高性能KV Cache G3.5方案亮相2026英特尔技术创新与产业生态大会

深圳2026年9月24日 /美通社/ -- 9月22日至23日，以"同芯•智远"为主题的2026英特尔技术创新与产业生态大会在苏州国际博览中心举行。作为英特尔数据中心事业部（DCG）中国区首家国产SSD战略合作伙伴，忆联深度参与本次大会。会议期间，忆联与英特尔...

缓存器

高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

超级干货：3个性能监控和优化命令详解

小编为大家整理出了三个有关性能监控和优化命令详细讲解，别看只有三个，但不影响他噎啊，本篇文章很长，涉及top命令、free命令和vmstat命令，真的是很详细的讲解，希望能帮到大家，另外还有两条相关的命令详解，消化消化这篇的知识，过几天再上那两条~1top命令top命令是Linu...

这篇 CPU Cache，估计也没人看

↓推荐关注↓无论你写什么样的代码都会交给CPU来执行，所以，如果你想写出性能比较高的代码，这篇文章中提到的技术还是值得认真学习的。另外，千万别觉得这些东西没用，这些东西非常有用，十多年前就是这些知识在性能调优上帮了我的很多大忙，从而跟很多人拉开了差距……基础知识首先，我们都知道现...

Cache的命中率

高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。高速缓冲存储器最重要的技术指标是它的命中率。

Cache结构及原理

高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

Linux内核Page Cache和Buffer Cache关系及演化历史

Page cache和Buffer cache, 它们到底是什么关系?

从 LRU Cache 带你看面试的本质

前言 在讲这道题之前，我想先聊聊「技术面试究竟是在考什么」这个问题。 技术面试究竟在考什么 在人人都知道刷题的今天，面试官也都知道大家会刷题准备面试，代码大家都会写，那面试为什么还在考这些题？那为什么有些人代码写出来了还挂了？ 大家知道美国的大

原来 CPU 为程序性能优化做了这么多

来自：武培轩 本文主要来学习内存屏障和 CPU 缓存知识，以便于我们去了解 CPU 对程序性能优化做了哪些努力。 首先来看下 CPU 缓存： CPU 缓存 CPU 缓存是为了提高程序运行的性能，CPU 在很多处理上内部架构做了很多调整，比如 CPU 高速缓存，大家都知道因为硬

系统更新导致死机问题有解了 Android 11支持A/B无缝更新

4月8日消息，据XDA报道，谷歌要求Android 11设备必须使用A/B分区，以便支持无缝更新，这样做可以大幅降低设备更新变砖、死机的几率。 事实上，谷歌在Android 7.0时代就已经推出了这种

“兰博”附体 Intel为了打击对手祭出Rambo Cache技术

在SC 19大会上，Intel正式宣布了Xe架构的GPU及10nm工艺的新一代至强可扩展处理器(代号Sapphire Rapids)，2021年问世的Aurora极光百亿亿次超算将承载Intel在HP

LevelDB源码分析之十一：cache

Cache为接口类。ShardedLRUCache继承自Cache，实现了Cache中的缓存操作方法。ShardedLRUCache封装了16个LRUCache缓存片，每次对缓存的读取、插入、查找、删

LRU Cache原理和实现

原理LeetCode上有着样一道题目：Design and implement a data structure for Least Recently Used (LRU) cache. It sho

LevelDB源码分析之十五：table cache

阅读本博客可参考：LevelDB源码分析之十一：cacheLevelDB源码分析之十二：blockLevelDB源码分析之十三：table由上面这三篇博客可知，LevelDB的Cache分为两种，分别

CPU学习 （Cache Coherence）

在2004年写的一篇文章x86汇编语言学习手记(1)中，曾经涉及到gcc编译的代码默认16字节栈对齐的问题。之所以这样做，主要是性能优化方面的考虑。　　大多数现代cpu都one-die了

OpenSPARC T1处理器Cache机制研究及优化

嵌入式编程需注意的Cache机制及其原理

Cache即高速缓存，它的出现基于两种因素：一、CPU的速度和性能提高很快，而主存速度较低且价格高；二、程序执行的局部性特点。将速度较快而容量有限的SRAM构成Cache，可以尽可能发挥CPU的高速度。

MMU,cache，裸机嵌入式C编程还有带操作系统的编程

通过CMSIS-utrealos项目中的CTBUG调试，使我对裸机C编程加深了认识。那个BUG调试，现象是出现hard fault，但是fault出现地的汇编指令看着貌似没啥问题，解决一处的fault后，其他处又出现fault了。最后我看到原来是