FIFO

A7139 无线通信驱动(STM32) 增加FIFO扩展模式

A7139 拥有电磁波唤醒以及10mW的发射功率,非常容易实现长距离通信,目前测试有障碍物可以轻松达到300m以上.通过几天的调试，目前可以发送任意大小的数据包，大小为1-16KB，全部使用中断收发，效率极高。增加波特率设置

跨越鸿沟：同步世界中的异步信号

只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，例如磁盘控制器、CDROM/DVD 控制器、调制解调器、

Camera Link接口的异步FIFO设计与实现

赛普拉斯推出高容量 FIFO 存储器

在高速信号采集系统中利用FPGA实现异步FIFO设计

基于PCI接口芯片外扩FIFO的FPGA实现

DSP和CPLD的空间瞬态光辐射信号实时探测研究

探测系统对输入的空间瞬态光辐射信号进行实时识别处理，反演估算出空间瞬态信号能量大小并报告发生时刻。采用dsp+cpld的数字处理方案，利用dsp的高速数字信号处理特性及cold的复杂逻辑可编程特性，可实现对瞬态信号的实时识别和处理。其中用cpld实现a/d变速率采样，解决了嵌入式系统线路板面积有限与实时处理需要大容量存储空间的矛盾。

基于DSP和ADS8364的高速数据采集处理系统

随着现代科学技术的发展和计算机技术的普及，高速数据采集系统已应用于越来越多的场合，如通信、雷达、生物医学、机器人、语音和图像处理等领域。本文介绍的数据采集处理系统采用CPLD控制ADS8

基于FIFO实现DSP间的双向并行异步通讯

介绍了利用CYPRESS公司的FIFO芯片CY7C419实现DSP间双向并行异步通讯的方法,该方法简单实用,速度快,特别适用于小数据量的数据相互传送。文中给出了CY7C419的引脚功能以及用FIFO.

基于FPGA的非对称同步FIFO设计

单片机的FIFO(先入先出)循环队列实现

//////////////////////////////////////////////////////////// 文件：config.h//////////////////////////////////////////////////////////#ifndef __CONFIG_H#define __CONFIG_H//这一段无需改动//This segment

异步FIFO控制器的设计

基于AHB接口的高性能LCD控制器IP设计

本文将说明高性能LCD控制器IP的模块化设计概念(如图一)。FTLCDC200 通过SDRAM控制器跟SoC内部总线通信，控制器把图像数据从SDRAM读到TFT显示屏。CPU来控制整个系统的初始化

异步FIFO那点事

设计一个FIFO是FPGA设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO—— 这是一个看似简单却很复杂的任务。 一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处

labview的软件计数器和FIFO BUFFER

PLC编程中有大量的定时器和计数器可用,做工业自动化控制的朋友在LABVIEW编程时经常因为找不到类似熟悉的功能而烦恼,其实LABVIEW本身提供的逻辑功能非常强大,远远超过PLC.看看加计数器的说明:它有两个控制端initializ

Camera Link接口的异步FIFO设计与实现

一种基于ASIC的高速异步FIFO设计

用CPLD和外部SRAM构成大容量FIFO的设计

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计

一种基于音频解嵌的异步FIFO设计及FPGA实现