当前位置:首页 > MIPS
  • 传Wave Computing宣告倒闭,MIPS背锅?

    传Wave Computing宣告倒闭,MIPS背锅?

    提到指令集,RISC领域等精简指令集除了这两年非常流行的RISC-V和Arm以外,在上世纪使用最多的便是MIPS。 而据Semiwiki最新报道指出,MIPS所属公司Wave Computing正在接近倒闭。据了解,该公司已通知所有员工这一消息,知情人透露,其实该公司自去年年底便开始了漫长的“告别”。 根据公开信息显示,Wave Computing成立于2010年,由Dado Banatao和Pete Foley创立,是 AI领域众多有前途的新公司之一。在2018年6月,美国AI初创公司Wave Computing宣布收购MIPS。不过,MIPS并没有让Wave Computing顺水推舟坐收渔利,属于晚期风险企业。 Banatao先生担任Wave Computing董事长,同时还是Tallwood Venture Capital的管理合伙人。Sanjai Kohli是首席执行官。Kohli先生于2019年9月接班Art Swift成为Wave Computing的掌舵人,后者只担任了四个月的职位。 在2018年12月,短短6个月时间,便宣布Wave Computing开放MIPS架构。2019年4月,MIPS指令集正式开源。 好景不长,在2019年11月14号时,Wave Computing宣布表示,Wave 将不再提供包括MIPS开房组件的免费下载,包括架构、核心、工具、IDE、模拟器和FPGA包/或任何与之相关的软件代码或计算机硬件。相关媒体报道显示,相关的下载也已失效。有媒体评论表示,传MIPS开放计划终止,开源之路“战败”了。 而在Wave Computing的内部邮件中显示,之前的合作不受影响,但是Wave不再授权任何第三方认证。 Semiwiki指出,Wave Computing之所以会有这样的结局,也许与他们试图一次做太多事情有关。他们强调,在新兴的AI市场上,缩小重点或者是更好的策略? 随着许多提供新颖方法的新公司的出现,人工智能和深度学习市场正在蓬勃发展。任何新市场通常都会经历这种增长,然后进入整合阶段。Wave Computing的消息是否表明我们已经进入整合阶段?时间会证明一切。 精简指令集其他阵营方面,RISC-V因其简单、开放等特性,相继吸引来 华为、平头哥、IBM、NXP、西部数据、英伟达、高通、三星、谷歌、特斯拉等 100 多家科技公司加入其阵营,行业也不断在围绕它构建生态系统;而Arm方面,则也在去年推出针对Armv8-M架构新增的功能Arm Custom Instructions(客制化指令)。

    时间:2020-04-21 关键词: MIPS wavecomputing

  • MIPS 路在何方?

    与RISC-V师出同门,一个如日中天,一个无人再提,MIPS这些年都经历了什么? 曾经能与Arm、X86比肩的MIPS,如何日落西山,屡遭“卖身”,最后被后辈收入麾下? 但日渐边缘化的MIPS在开源计划又再度搁浅之后? 这个RISC先锋的未来成为很多从业者关注的重点。 眼见他平地起,眼见他日落西山 作为业界最为经典的精简指令集架构之一,MIPS是出现最早的商业RISC架构芯片之一,过去曾有一段不短的时间,与 Arm、X86架构在各领域拥有相提并论的地位。 1980年,精简指令集RISC诞生,1984年,斯坦福大学前校长John LeRoy Hennessy与他的团队一起创立了MIPS。 他们的商业模式就是将做好的芯片设计方案授权给其他厂商,让他们可以方便地制造出高性能的CPU。 MIPS企业成立早期也生产自己的处理器,而且他们在设计上非常具有前瞻性,成立第二年就推出了第一个处理器设计R2000;三年后推出了R3000,其中R3000是其在市场上首款流行起来的产品,销售超过百万颗,后续的R3000A更是创造了过亿销售的记录;甚至在1991年就推出了64bit的设计R4000,要知道其竞争对手Arm到了2012年才大范围推广64bit处理器设计。 回顾历史,MIPS在90年代曾经一度辉煌过,Pacemips、IDT和东芝等半导体公司都采用MIPS的设计来制造芯片,其生产的芯片也被Sony和Nintendo的游戏机,Cisco的路由器和SGI超级计算机等终端设备采用,尤其是家用路由器市场,到现在每年生产的超过160亿微处理器中,99%是RISC处理器。 过去也曾当作高效能计算架构使用到超算平台上。 但错失了智能手机时代,以及Arm的巧攻,使MIPS迎来了“失落的十年”(2007到2017)。 由于MIPS的产品从设计之初就以Intel的X86为对标产品,主打高性能;反观Arm,从诞生开始就瞄准嵌入式低功耗领域。 这个由老学究创立的企业由于对商业的敏感度不足,当Arm开始联合高通、苹果、联发科等公司面向智能手机市场打造移动处理器芯片的时候,MIPS依然沉浸在高清盒子、打印机等小众产品市场。 归根结底,还是学院派和商业派的区别使然。 终于在21世纪,智能手机市场大爆发的年代,Arm一下子走上舞台中央,而MIPS由于聚焦在中高端并没有功耗的优势,限制了其在智能手机上大展拳脚。 MIPS的迟缓导致他们失去了最关键的十年。 另一个击败MIPS的因素是授权方式,MIPS收取IP授权要比指令集授权更贵,而且允许添加指令,这就使得大佬们纷纷自行设计MIPS核心、添加指令、发布开发工具,碎片化严重。 而Arm反其道行之,指令集授权远远比IP授权要贵,控制了碎片化。 当时Arm还极有眼光的设计了全世界最好用、最便宜的USB调试工具,吸引了一批码农,从而构建了巨大的Arm开源软件库。 当然致使其衰落还有一个因素是授权模式和费用。 由于Arm一直在低功耗嵌入式领域的聚焦,使其授权方式极具灵活性,主要是IP授权的多,因为架构授权要贵很多,很好的控制了碎片化,且在价格上颇具优势,也因此吸引了更多厂商(TI、LSI等)以及学生的关注和加入,Arm的生态系统得以很好的完善; 而MIPS主要是架构授权,并且允许添加指令,码农们纷纷自行设计,导致碎片化严重,再加上由于后期MIPS经营不善,架构的改朝换代缓慢,且未能配合主流操作系统与设备生态优化潮流,这就失去了IP授权所具备的推出速度,软件高兼容的特点。 因此MIPS逐渐被市场抛弃,只好目送Arm一步步走向成功。 最终由于Arm体系对嵌入式领域和移动设备市场的不段蚕食,再加上MIPS逐年的经营不善,最后曾经风光一时的企业无奈走向破产。 MIPS几经转手,命途多舛 MIP是在2012年底被Arm和Imagination瓜分收购,而Imagination和Arm为何又要收购日落西山的MIPS? 对于Arm来说,MIPS的专利相当有价值,特别是64位和多线程相关的专利。 因为Arm的64位架构跟MIPS 64位有70-80%的相似度,如果此时不参与收购,那么日后很可能陷入和MIPS专利拥有者长久的专利诉讼战,仅仅只用3.5亿美元就解决这个潜在的隐患,Arm乐意之至。 所以Arm收购了其接近500项专利。 收购MIPS,Imagination是为了加强自身的CPU业务,并且看中了MIPS强大的产品集以及安卓架构的支持和对中国的授权。 因此Imagination则收购了MIPS公司实体和82项与MIPS处理器核心架构有关的核心专利。 同时Intel作为Imagination的第一大股东,收购MIPS从侧面也可以牵制Arm的发展。 但在苹果采用自家GPU开始,Imagination业务一度告急,为了专注GPU同时减少负重,Imagination只好抛售MIPS。 可是,Imagination卖着卖着自己却先被Canyon Bridge收购,MIPS也随即由Tallwood Venture Capital拿下。 后来创企Wave Computin又从Tallwood手中再次接盘MIPS,Wave Computing 的创始团队有不少是出自于MIPS,如CEO Derek Meyer曾是MIPS副总裁。 虽然MIPS大多数专利被Arm收购了,但是仍有350多项专利。 然而MIPS几年之间多次被收购,辗转于各个公司之间,致使其支持的力度和开发的持续性都受到了影响。因此业内有观点认为,“MIPS架构的认可度并没有下降,但是影响力下降明显”。 Arm早些年能够获得成功的一个主要原因是同时拥有了CPU和GPU,这两者的结合让他们在移动时代所向披靡。 而只有CPU的MIPS和原来只有GPU的Imagination的下场,都揭露了现在市场的集成化优势。 晶圆代工产业的流行,IP供应商的崛起,通过厂商之间的整合来解决大部分问题,提供更简便的解决方案,这在以前乃至对未来的物联网时代都显得非常重要。 发力的AI领域Wave Computing,其年轻又新鲜的DPU架构结合MIPS,除了布局边缘计算外,也将可能带给市场一个完整的计算架构。 然而RISC家族的另一成员RISC-V的火爆,再次将MIPS无情打压。 Arm之后又迎RISC-V,开源也是昙花一现 数十年内,以英特尔为代表的CISC架构、Arm架构、MIPS架构你争我斗,好不精彩,谁能想到RISC-V的异军突起,以其极具灵活和开放的特点打乱了整个市场,且发展势头猛进,令各大架构群体无不有所忌惮。 正当外界几乎快要忘却MIPS这枚昔日巨星时,2018年底,大胆的新东家Wave Computing宣布对最新的R6指令集进行开源,旨在加速MIPS指令集架构的普及,帮助已逐渐边缘化的MIPS指令集架构重回正轨。 Wave的高级副总裁兼首席商务官Lee Flanagin在一份声明中说: 在MIPS Open下开发的基于MIPS的解决方案将补充我们现有和未来的MIPS IP核,Wave将继续在全球范围内创建和授权MIPS IP核,作为我们整个系统、解决方案和IP组合的一部分。 这将确保当前和新的MIPS客户拥有广泛的解决方案,可以从中选择他们的SoC设计,并且还可以访问充满活力的一个MIPS开发社区和生态系统。 MIPS许可业务总裁Art Swift称自2000年以来,基于MIPS内核的芯片已经出货了85亿个,广泛的客户都在坚持使用MIPS,包括Microchip,Mobileye,MediaTek和日本领先的Denso Denso。 而MIPS的32/64位R6是承袭了MIPS三十余年的技术积累,可谓树大根深。 纵观整个行业的架构形势,对国内公司来说,X86架构已然没有优势了,Arm也授权购买,如今开源的CPU指令集有RISC-V及MIPS两个选择了。 但“开源不等于免费”,其实MIPS OPEN的真正意义在于加强推广MIPS内核与生态系统,开放ISA指令集。 业界认为MIPS Open是开发与创收的平衡点,因为它就是扩展使用者及生态双赢的商业模式。 UltraSoC首席执行官Rupert Baines表示,“考虑到RISC-V的势头,MIPS开源是一个有趣,精明的举动。 ”他表示,“MIPS已经拥有大量优质工具和软件环境。 这是一种放大MIPS自身优势的智能方式,而且不会损失太多。 ” MIPS最大的优势在于,它是一个经过多年验证、曾经大量出货的经典架构,至今仍得到许多电子工程师的尊重,有大量的资料和参考书籍可以学习。 另外,MIPS还提供专利保护和中央授权避免ISA碎片化,这两者都是RISC-V所缺乏的。 对于MIPS本身而言,MIPS未来的成功很大程度上取决于生态建设和社区发展。 但相比于现在如日中天的Arm和后起之秀RISC-V,能否及时响应使用者的需求,集聚足够多的“人气”,能否绝地求生也让业界为其捏一把汗。 然而现在有传言因为受wave computing 的AI芯片进展的影响,MIPS也遭受了无妄之灾,早前还爆出了公司停止了MIPS的开源相关项目,这家“命途多舛”的企业又一次走到了分叉口。 MIPS的遗产还有哪些? 当然,由于MIPS不可动摇的“历史地位”还是保存了一批忠实用户。截止目前,仍然有部分公司在采用MIPS架构设计处理器和SoC。国人较为熟悉的如龙芯、君正、珠海炬力等,还有上海芯联芯今年也取得了MIPS在中国的独家商业经营权。可以说MIPS的未来发展,与中国是息息相关的。 中科院计算所从2001年开始研制龙芯系列处理器,2002年龙芯1号流片成功,2003年龙芯2B流片成功,2004年龙芯2C流片成功,2006年龙芯2E流片成功,2007年龙芯2F流片成功,龙芯2F为龙芯第一款产品芯片,2009年龙芯3A流片成功。 为了将龙芯处理器的研发成果产业化,2010年由中国科学院和北京市政府共同牵头出资,正式成立龙芯中科技术有限公司。 十几年过去了,龙芯也进化出了龙芯2H,2J,3A3000,3B3000等新处理器。 龙芯自创立之初便是要做独立自主的CPU,在当时的情况下,Arm架构不允许更改设计,X86架构几乎属于非卖品,因此MIPS是最好的选择。所以龙芯买下了MIPS授权,基于MIPS做自主设计,打造自己的指令集。早期的龙芯基本上都是MIPS架构,变化极少。龙芯3早期型号是基于MIPS64 R3的,后来通过不断的扩充指令集形成了现在龙芯使用的LoongISA指令集,所以我们现在可以说龙芯3已经不是MIPS架构,但是龙芯3至今还兼容MIPS64 R3指令集。 但龙芯的LoongISA只支持到MIPS64 R2/R3,不兼容MIPS 64 R5/R6。 现在龙芯3A3000的主频已经达到了1.5GHz,各项性能也有了突飞猛进的发展,如果单从架构上说其实龙芯架构已基本上很先进了。 本月底,龙芯将发布3A4000和3B4000处理器芯片。 北京君正也是如此,北京君正的团队来自于方舟科技,并延续了方舟科技的发展方向,一直强调自主研发CPU内核。 方舟科技是倪光南帮助成立的,以倪光南为首的老一辈科技工作者深受毛泽东时代自力更生精神的鼓舞,对自主研发抱有满满的热情,为了中国能有自己的芯片可谓殚精竭虑。 所以君正也是采用的MIPS架构,早期君正在mp3/mp4时代发展还不错,但到了平板时代,对软件和生态系统依赖性增强,而君正所采用的MIPS架构在当时已无优势,也蹉跎了几年光景。 时间来到2018年12月,一家专营自主可控的创新型IP供应商与IC 设计服务公司上海芯联芯成立,并且在今年5月初,上海芯联芯宣布从Wave Computing取得MIPS Technology中国地区独家的商业经营权以及MIPS的全部技术,包括基础架构、近百颗32位/64位CPU内核与相关工具授权、编译器/验证套件的全部原始代码、优化Fab流程中现有CPU核效能、开发新CPU核和衍生芯等。 在得到MIPS独家商业经营权和技术后,公司既可以自行开发新的CPU内核,也可以将CPU内核进行授权,中国客户可以藉此授权开发完整自主的CPU内核。 芯联芯董事长表示: “作为当年硅谷MIPS创始工程团队成员之一,在90年代,我从硅谷率先为MIPS到中国市场开彊辟土,如今创芯业再披战袍,对RISC架构和处理器的性能及效能始终充满信心。 MIPS的Multi-thread,虚拟化,低功耗和小芯片尺寸等优势, 在现代和未来的CPU处理器中仍然占据主导地位。 我们将这些优势扩展到ASIC服务中,以协助客户更有竞争力去抢占市场先机。 中国区经过25年的发展,有将近50个授权客户。 现在中国可以基于开放的RISC架构与芯联芯近百颗CPU核开发自主可控的CPU。”

    时间:2020-01-09 关键词: MIPS 处理器 指令集 龙芯

  • 传MIPS开放计划将终止:开源之路“战败”了?

    传MIPS开放计划将终止:开源之路“战败”了?

    近日,网传邮件截图显示,Wave Computing表示,自2019年11月14号起,Wave 将不再提供包括MIPS开房组件的免费下载,包括架构、核心、工具、IDE、模拟器和FPGA包/或任何与之相关的软件代码或计算机硬件。相关媒体报道显示,相关的下载也已失效。邮件中强调,之前的合作不受影响,但是Wave不再授权任何第三方认证。2018年6月,美国AI初创公司Wave Computing宣布收购MIPS。2018年12月,Wave Computing,正式宣布即将开放MIPS架构。2019年4月,MIPS 指令集开源。MIPS 在 RISC 处理器方面占有重要地位,基于 MIPS 指令集的 MIPS 处理器在 1999 年以前是世界上被使用最多的处理器。MIPS 指令集在设计理念上强调软硬件协同提高性能,同时简化硬件设计,经过其通用处理器指令集体系 MIPS I、MIPS II、MIPS III、MIPS IV 到 MIPS V 和嵌入式指令集体系 MIPS16、MIPS32 到 MIPS64 的发展,MIPS 已经变得十分成熟。 此前 MIPS 所属公司 Wave Computing 官网上已经提供了 MIPS 开源相关的指令集与工具,包括 32/64 位的 MIPS R6 指令集、MIPS SIMD 扩展、MIPS DSP 扩展、MIPS Multi-Threading (MT)、MIPS MCU、microMIPS Architecture、MIPS Virtualization (VZ) 虚拟化等。此前全球几大指令集架构有X86、Arm、MIPS、POWER、SPARC等,其中X86属复杂指令集,Arm、MIPS等属精简指令集。Arm方面,则在前几日的Arm TechCon 2019大会中宣布,推出针对Armv8-M架构新增的功能Arm Custom Instructions(客制化指令)。RISC-V方面,虽然开源的确充满无限的潜力,但是 MIPS 相比 RISC-V ,业内观察人士一致认为MIPS已很成熟。另外,MIPS是一种经过商业验证的ISA,二十多年来出货量已多达数十亿。RISC-V 因其简单、开放等特性,相继吸引来 华为、平头哥、IBM、NXP、西部数据、英伟达、高通、三星、谷歌、特斯拉等 100 多家科技公司加入其阵营,行业也不断在围绕它构建生态系统。在这样的背景下,MIPS选择开源,但从实际效果来看,其实并不如意。当Wave本身是一家技术初创公司,致力于让“AI和深度学习从数据中心进入到边缘”,它将MIPS视作是推动Wave的AI进入到大量应用领域的关键。目前所有公司都在走开源和生态的路上,先行者的先天优势以及指令集本身特点方面,也许走得并不会一帆风顺。是统一战线,还是另辟蹊径,这就需要市场的进一步检验了。(21ic原创内容,转载请标明出处,作者:付斌)

    时间:2019-11-16 关键词: MIPS 开源

  • ARM出货超过1500亿:杀入自定义指令集、剑指RISC-V

    ARM出货超过1500亿:杀入自定义指令集、剑指RISC-V

    近日,在一年一度的 ARM Techcon 2019 大会上,ARM 宣布推出一项全新的功能 Arm Custom instructions,该功能允许客户在特定的 CPU 内核中加入自定义指令功能,从而来加速特定的用例、嵌入式和物联网应用程序。 ARM 拥抱自定义指令集 据了解,Arm Custom Instructions 功能适用于 Cortex-M33 内核及以后的 Cortex-M CPU 系列。从 2020 上半年起,所有使用上述 CPU 内核的 Arm 客户都可以免费使用自定义指令功能;也就是说,Arm 不会对新的或既有授权厂商收取额外费用,同时让系统单芯片(SoC)设计人员在没有软件碎裂风险下,得以针对特定嵌入式与物联网应用加入自己的指令。 另外,通过对 CPU 进行修改来启用 Arm 自定义指令,为处理器保留编码空间,以便设计人员可以轻松添加自定义数据路径扩展,同时保持现有软件生态系统的完整性。此功能与现有的协处理器接口一起使 Cortex-M33 CPU 可以使用针对机器学习(ML)和人工智能(AI)等边缘计算进行了优化和各种类型的加速器进行扩展。 Cortex-M 是是 ARM 公司多种系列产品中的其中一个,该处理器系列是一系列可向上兼容的高能效、易于使用的处理器,这些处理器旨在帮助开发人员满足将来的嵌入式应用的需要,比如说以更低的成本提供更多功能、不断增加连接、改善代码重用和提高能效。雷锋网了解到,Arm Cortex-M 系列针对成本和功耗敏感的 MCU 和终端应用(如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械)的混合信号设备进行过优化,也可以与智能手机和 PC 的应用程序中的 Cortex-A 性能内核配合使用。 不过,Arm Cortex-M 处理器的内核主要还是应用在低功耗嵌入式处理器(比如说 IoT 终端设备所用的处理器)中,已许可给 40 个以上的 ARM 合作伙伴,包括恩智浦、意法半导体、德仪和东芝等供应商,每年的出货量可达数亿级别。 在发布会上,Arm 宣布已经与不少合作伙伴进行合作来支持自定义指令集,这些合作伙伴包括 IAR-Systems、恩智浦、芯科科技、ST 意法半导体等。 对于 Arm 的这一动作,Arm CEO Simon Segars 表示: 这将使你们所有人都能更快地行动起来。添加此功能后,我们对如何支持工具流程进行了很多思考。Arm 于 7 月宣布了其灵活设计计划,过去两年中签署的 Arm 处理器许可中有 75% 现在包括了该计划,开发人员可以在此调整设计,而不必不断返回 Arm 进行审批……随着我们迈向第五波计算浪潮,我期待更多的创造力。定制说明更进一步。Arm 设计了一种方法,可以支持智能集成和快速开发完全集成的自定义 CPU 指令,而不会产生软件碎片。 另外,ARM 方面表示,新增的 Arm Custom Instructions 功能,结合此前 Arm 推出的 Arm Flexible Access 计划,都是为了致力于增强芯片合作伙伴的灵活性和差异化,以支持机器学习、人工智能、自驾车、5G 与物联网等全新边缘运算的机会—;—;为此,Arm Custom Instructions 在未来的 Arm Cortex-M CPU 上将变成标准功能,使这款 CPU 成为 Arm 历来最成功的 CPU 之一。 Arm 显然感受到了压力 在移动互联网时代,Arm 显然是绝对的主流;就在这次大会上,Arm CEO Simon Segars 也表示,成立近 30 年来,在 1000 多个合作伙伴的推动下,Arm 核心的出货量已经超过 1500 亿。 但显然,随着移动互联网时代的结束和 IoT 时代的到来,Arm 已经感受到了来自 RISC-V 的压力。 RISC-V 是一个精简指令集架构(ISA),源自加州大学伯克利分校 2010 年的一个新项目,其架构简单、完全开源,且可通过扩展指令做定制化。推出几年后受到了全球范围内巨头们的支持,英伟达、西部数据、谷歌、高通、微软、华为、阿里巴巴等都加入了 RISC-V 基金会。并且,在印度政府的大力资助下,RISC-V 还成为了印度的国家指令集—;—;当然在中国市场 RISC-V 也颇受关注。 实际上,RISC-V 作为新的开源指令集架构已经引发了全球的关注,而去年 Arm 建立网站对 RISC-V 攻击的行为表明了 Arm 对于这个新架构的担心,Arm 还对 RISC-V 质疑称可扩展指令集会带来碎片化的问题。 但显然,RISC-V 的优势也让 Arm 忌惮不已。雷锋网在采访非营利性组织 RISC-V 基金会中国顾问委员会主席方之熙之后认为,让 Arm 真正感到焦虑的,是 RISC-V 的灵活性,这种灵活性能够更好地满足未来市场的需求;基于 RISC-V 的灵活性,它能够在 IoT、专用芯片、数据中心、边缘计算市场发挥出性能、功耗、安全性的优势。 在雷锋网看来,Arm 加入自定义指令集的本质,正是为了增强自身内核架构的灵活性,从而在 IoT 时代与和 RISC-V 正面竞争。 当然,RISC-V 的发展确实存在一些问题,比如碎片化风险,生态系统的建设还处于早期阶段,同时,想要设计相对复杂的 RISC-V 芯片仍然需要工具链的支持。反过来看,RISC-V 的劣势其实也正是 Arm 目前的优势所在—;—;在发布会上,Arm 强调称,Arm Custom Instructions 为集成客户工作负载加速提供了最低成本(和风险)的途径,因为它不会对影响到现有的 CPU 特性,并且仍然允许客户使用他们已经熟悉的现有标准工具。 对于 Arm 作出的改变,它的客户已经表达了正面回应;比如说,恩智浦高级副总裁兼 MICR 产品事业部总经理 Geoff Lees 就表示: Arm 的新自定义指令功能,使像恩智浦这样的芯片供应商能够为其客户提供针对特定应用的全新指令优化,以提高性能,功耗和静态代码大小,以适应新兴的嵌入式应用程序……此外,所有这些改进都在广泛的 Cortex-M 生态系统中实现,因此客户的现有软件投资得以最大化。 总结 其实,除了宣布在 CPU 内核中加入自定义指令,ARM 还在 TechCon 2019 大会上宣布更改其免费开源物联网操作系统 Mbed OS 的合作伙伴治理模型,与诸多合作伙伴成立自动驾驶汽车计算联盟,还宣布与 Unity Technologies 合作来支持各种 3D 内容创作—;—;但总体来看,Arm 对自定义指令集的拥抱,成为本次大会的最大看点。 而从整个行业来看,Arm 对自定义指令集的拥抱,将增加 AI + IoT 时代芯片架构发展的不确定性和变数—;—;但对客户来说,更激烈的竞争未必不是一件好事。

    时间:2019-10-25 关键词: MIPS ARM 指令集

  • MIPS寄存器

    MIPS有32个通用寄存器($0-$31),各寄存器的功能及汇编程序中使用约定如下: 下表描述32个通用寄存器的别名和用途 REGISTER NAME USAGE $0 $zero 常量0(constant value 0) $1 $at 保留给汇编器(Reserved for assembler) $2-$3 $v0-$v1 函数调用返回值(values for results and expression evaluation) $4-$7 $a0-$a3 函数调用参数(arguments) $8-$15 $t0-$t7 暂时的(或随便用的) $16-$23 $s0-$s7 保存的(或如果用,需要SAVE/RESTORE的)(saved) $24-$25 $t8-$t9 暂时的(或随便用的) $28 $gp 全局指针(Global Pointer) $29 $sp 堆栈指针(Stack Pointer) $30 $fp 帧指针(Frame Pointer) $31 $ra 返回地址(return address) 下面给以详细说明:$0:即$zero,该寄存器总是返回零,为0这个有用常数提供了一个简洁的编码形式。           move $t0,$t1       实际为           add $t0,$0,$t1       使用伪指令可以简化任务,汇编程序提供了比硬件更丰富的指令集。$1:即$at,该寄存器为汇编保留,由于I型指令的立即数字段只有16位,在加载大常数时,编译器或汇编程序需要       把大常数拆开,然后重新组合到寄存器里。比如加载一个32位立即数需要 lui(装入高位立即数)和addi两条       指令。像MIPS程序拆散和重装大常数由汇编程序来完成,汇编程序必需一个临时寄存器来重组大常数,这       也是为汇编 保留$at的原因之一。$2..$3:($v0-$v1)用于子程序的非浮点结果或返回值,对于子程序如何传递参数及如何返回,MIPS范围有一套约       定,堆栈中少数几个位置处的内容装入CPU寄存器,其相应内存位置保留未做定义,当这两个寄存器不够存       放返回值时,编译器通过内存来完成。$4..$7:($a0-$a3)用来传递前四个参数给子程序,不够的用堆栈。a0-a3和v0-v1以及ra一起来支持子程序/过程       调用,分别用以传递参数,返回结果和存放返回地址。当需要使用更多的寄存器时,就需要堆栈(stack)       了,MIPS编译器总是为参数在堆栈中留有空间以防有参数需要存储。$8..$15:($t0-$t7)临时寄存器,子程序可以使用它们而不用保留。$16..$23:($s0-$s7)保存寄存器,在过程调用过程中需要保留(被调用者保存和恢复,还包括$fp和$ra),MIPS       提供了临时寄存器和保存寄存器,这样就减少了寄存器溢出(spilling,即将不常用的变量放到存储器的过程),       编译器在编译一个叶(leaf)过程(不调用其它过程的过程)的时候,总是在临时寄存器分配完了才使用需要       保存的寄存器。$24..$25:($t8-$t9)同($t0-$t7)$26..$27:($k0,$k1)为操作系统/异常处理保留,至少要预留一个。 异常(或中断)是一种不需要在程序中显示       调用的过程。MIPS有个叫异常程序计数器(exception program counter,EPC)的寄存器,属于CP0寄存器,       用于保存造成异常的那条指令的地址。查看控制寄存器的唯一方法是把它复制到通用寄存器里,指令mfc0        (move from system control)可以将EPC中的地址复制到某个通用寄存器中,通过跳转语句(jr),程序可以返        回到造成异常的那条指令处继续执行。MIPS程序员都必须保留两个寄存器$k0和$k1,供操作系统使用。        发生异常时,这两个寄存器的值不会被恢复,编译器也不使用k0和k1,异常处理函数可以将返回地址放到这       两个中的任何一个,然后使用jr跳转到造成异常的指令处继续执行。$28:($gp)为了简化静态数据的访问,MIPS软件保留了一个寄存器:全局指针gp(global pointer,$gp),全局指针       只想静态数据区中的运行时决定的地址,在存取位于gp值上下32KB范围内的数据时,只需要一条以gp为基       指针的指令即可。在编译时,数据须在以gp为基指针的64KB范围内。$29:($sp)MIPS硬件并不直接支持堆栈,你可以把它用于别的目的,但为了使用别人的程序或让别人使用你的程       序, 还是要遵守这个约定的,但这和硬件没有关系。$30:($fp)GNU MIPS C编译器使用了帧指针(frame pointer),而SGI的C编译器没有使用,而把这个寄存器当作保       存寄存器使用($s8),这节省了调用和返回开销,但增加了代码生成的复杂性。$31:($ra)存放返回地址,MIPS有个jal(jump-and-link,跳转并 链接)指令,在跳转到某个地址时,把下一条指令的       地址放到$ra中。用于支持子程序,例如调用程序把参数放到$a0~$a3,然后jal X跳到X过程,被调过程完成后       把结果放到$v0,$v1,然后使用jr $ra返回。

    时间:2019-06-12 关键词: MIPS 寄存器

  • MIPS和SySDSoft合作在MIPS架构上实现LTE技术

    美普思科技公司( Technologies, Inc.)和4G移动WiMAX、LTE嵌入式软件方案领先供货商SySDSoft公司宣布,双方将合作实现架构上的LTE技术。SySDSoft是联盟计划(MIPS Program)的新成员,正与MIPS科技密切合作,为MIPS授权客户提供可在各种MIPS处理器内核上运行的优化MIPS32 LTE协议栈。SySDSoft最初将把其经过验证的软件栈移植到MIPS32 24K处理器内核上,并在巴塞罗那举办的“2010年移动通信世界大会”( World Congress 2010)上发表此合作的初步成果。 MIPS科技在LTE和WiMAX领域已有多家授权客户,开发出了多款WiMAX芯片组和即将上市的LTE手机和基站设计。通过提供经过全面测试和验证的MAC和PHY软件设计,MIPS科技与SySDSoft之间的合作可与许多MIPS授权客户业已进行的工作互补,加快产品上市时间。在移动通信世界大会期间将有多项MIPS-Based WiMAX和LTE展示。 MIPS科技营销副总裁Art 表示:“SySDSoft软件的质量一直在业界享有盛名,是我们向移动市场进军的理想合作伙伴。随着全球无线产业向4G移转,这些高带宽标准与MIPS科技已占有一席之地的无线技术非常类似。我们非常兴奋能提供经过验证的移动,顺应这一趋势,帮助客户快速将产品推向市场。” SySDSoft公司首席执行官Khaled Ismail表示:“我们非常高兴能与MIPS携手合作,帮助MIPS授权客户实现4G电话的开发。SySDSoft拥有移动WiMAX和LTE栈,4G栈产品具有独特优势。我们的软件栈可提供优异处理效率,支持非常高的数据传输率,并可为基带芯片组厂商带来许多差异化特性。我们相信,利用我们的技术将能在4G的数据压缩、性能、信道利用率等各种基准测试方面显示出MIPS架构的效益。”

    时间:2019-04-15 关键词: MIPS 架构 sysdsoft 技术 技术教程

  • 美普思和君正集成电路共同发布新款高集成MIPS-Based SoC ─ JZ4780

    美普思和君正集成电路(Ingenic )共同发布君正集成电路开发的新款高集成-Based SoC ─ JZ4780。JZ4780是一款平价的双内核SoC,能提供高性能的先进绘图以及新功能,并具有超低功耗。和君正集成电路将在2013年1月8日至12日举行的国际消费电子展(CES)上展示内置JZ4780的新款10英寸Android 4.1“Jelly Bean”平板电脑。 JZ4780 SoC 的重要特性包括: 超过1.的双核SoC能为低功耗、平价设备设立新的性能标准 以君正集成电路的-Based XBurst处理器为基础,具备创新的高性能与超低功耗流水线架构,在满负荷状态条件下,每GHz的功耗仅约140mW JZ4780采用40纳米制程,芯片面积约30mm2,是消费电子产品的低成本 额外的XBurst处理引擎作为视频处理单元(VPU),可提供先进的1080p 高清视频性能 高集成度SoC,包括HDMI、、音频编解码器、基带和模拟/应用模块,以及丰富的连接接口,还有Imagination科技提供的先进PowerVR SGX5系列GPU 在国际消费电子展 (CES)上展示新款君正平板电脑 MIPS科技和君正集成电路将在CES展示由君正集成电路开发的新款10英寸平板电脑参考设计,其中内置了JZ4780 SoC。君正集成电路还将展示一款内置LTE功能的平板电脑,采用半导体开发的MIPS-Based FourGee 芯片组。

    时间:2019-02-20 关键词: 集成电路 MIPS 电路设计 新款 美普思

  • MCU设计向左走向右走?选MIPS还是ARM

    MCU( )中文名称为微控制单元,又称单片微型计算机( computer)或者,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、计数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制常见存储器件。 科技公司以开发与授权高性能处理器内核,以及32位和64位架构享誉业内。作为数字家庭与网络领域的市场领导厂商,其业界标准32架构能满足32位微控制器(MCU)产品开发的要求,提供比其它基于ARM架构的竞争产品性能更高的、功能更丰富的、功耗更低的。 MIPS架构是1980年代初期由斯坦福大学基于一种载入/存储(精简指令集计算)技术研发出来的。相比前代的(复杂指令集计算)架构,技术执行的是一个简单却完善的指令集,并采用深度指令流水线,故执行速度更快,性能更高。相反,ARM架构则是基于/混合架构,其设计复杂,且很难获得高水平性能。 一年之前,“MIPS进驻智能手机和平板电脑”听起来是个很难成功的任务,因为ARM几乎主宰了整个智能终端市场;而现在,MIPS克服万难,一步步进军上述领域。根据该公司总裁兼首席执行官SandeepVij的说法,到目前为止,MIPS已经总共争取到十多家客户,开始采用MIPS内核进行智能手机和平板电脑的设计。而这其中就包括来自中国的北京君正和珠海炬力。 MIPS与ARM性能特性之比较 采用RISC技术为基础,再加上MIPS架构中的可扩展硬软件设计,使得MIPS的比ARM的同类性能更高、功耗更低且面积更小。MIPS科技原来主要瞄准高性能工作站与服务器,而ARM最初针对低端移动系统开发基本内核。MIPS充分利用它在高性能设计方面的经验,向主流嵌入式系统市场转型。ARM则继续沿用其原有性能有限的架构,相比MIPS,它处于不利地位。 MIPS在今年早些时候宣布自己获得了GoogleAndroid3.0系统的官方代码访问权,正将最新版的Android系统移植到MIPS架构下。MIPS垂直市场副总裁AmitDhir说,“Android平台对我们来说是一个转折,这将极大加速MIPS-Based架构的手机、平板与GoogleTV产品的发展步伐。” 根据MIPS公布的截至2011年3月31日的第三财季财务报告显示,MIPS营收为2000万美元,同比增长15%。其中来自特许权使用费的营收为1340万美元,同比增长11%,设备数量同比增长20%。来自授权的营收为660万美元,相比去年同期的540万美元增长了23%。 MIPS已经将SKYPE、AdobeFlash,甚至是“愤怒的小鸟”加入了自己的生态系统中。不过,MIPS中国区市场总监费浙平也坦承,目前存在的问题是,很多APP开发者并不知道MIPS的这项工作,尽管将程序从ARM移植到MIPS只需要简单的几分钟操作。MIPS目前正大力宣传该项工作,意在使更多开发者加入该联盟。 MIPS的多线程、多内核架构及其优异性能,才是让老客户回头,并且吸引新客户的重要原因。因为MIPS与ARM截然不同,ARM内核基于单线程架构。与之相比,MIPS可以用更少的内核提供更多的性能,对于芯片供应商而言,采用MIPS内核的结果,就是更小的裸片尺寸和更低的功耗。

    时间:2018-12-10 关键词: MIPS MCU 嵌入式处理器 向右走 向左走

  • MIPS新型多线程解决方案面向嵌入式应用

    mips科技(美普思科技)日前宣布推出mips3234k内核系列,针对高性能和成本敏感的嵌入式应用的多线程解决方案。据称,34k核心系列是首个执行mipsmtase、并利用包括mipsdspase成熟24ke微架构的产品。34k内核的多线程能力可显著降低整体芯片尺寸、成本和功耗。此外,mips宣布最初的授权者包括ivivity,mobileye和pmc-sierra。 目前,单线程微处理器在等待存储器存取时浪费了许多周期,在相当程度上限制了系统性能。34k内核通过增加处理器的利用来减少存储器等待的影响。当一个线程停止时,其他线程立刻馈入流水线开始执行,使应用吞吐能力显著增加。内部基准测试表明,运行两个线程的34k内核要比单线程处理器的速度提高60%,而尺寸仅增加14%。 此外,34k内核系列可为嵌入式应用提供出众的实时响应。用户可为实时任务分配专用处理带宽,以保证服务质量(qos)。该装置可持续监测线程进程,并自动进行校正来满足或超越实时需求。 siliconinsider的首席分析师jimturley表示:“mips在为嵌入式应用执行多线程方面采取了一种简单而明智的方法。这种方法是一种深思熟虑的战略,可为mips的新用户和已有的用户提供改善的系统效率和节省成本。” 具介绍,34k内核可以最小的变化运行现有的双路smp操作系统和应用,也可以在独立并发线程环境中充当非常不同的角色(“amp”或非对称多处理)。此外,34k内核可与最多2个虚拟处理元件(vpe,一种表示os唯一的mips32架构的可视状态),以及5个线程上下文(tc,一种表示mips32架构的用户状态)进行配置,实现最终的设计灵活性。 这个双虚拟处理元件能力可使34k内核同时运行两个独立的操作系统或选择一个双路smp操作系统。此外,它可使用多达5个线程上下文(tc),使单操作系统同时运行多达5个处理。 mips3234k内核采用90纳米工艺,频率达500mhz,内核尺寸为2.1平方厘米(仅内核,从完整的所有gdsii资料数据库布局中提抽取)。其功耗在1.0v条件下为0.56mw/mhz(仅内核)。34k内核系列现已全面供货。

    时间:2018-11-15 关键词: MIPS 嵌入式 多线程 嵌入式开发 解决方案

  • MIPS科技的处理器为Mobileye新款C2-270

      为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领导厂商美普思科技公司(MIPS Technologies, Inc., 纳斯达克代码:MIPS)宣布,全球视觉式防撞系统领导厂商Mobileye新近推出的革命性C2-270(TM) 防撞系统采用了MIPS科技的多线程MIPS32(TM) 34K(TM)内核。C2-270 防撞系统是一款现货供应产品,采用Mobileye的MIPS-Based(TM) EyeQ2(TM) 视觉芯片,能在撞击发生之前的关键几秒钟内提醒驾驶者,以提高行人、道路、与车辆的安全性。  Mobileye公司CEO Isaac Litman表示:“我们在当前和下一代EyeQ(TM) SoC中都采用MIPS处理器。与前一代产品相比,MIPS的多线程34K内核帮助我们取得了EyeQ2视觉芯片6倍的性能提高。现在,全球的驾驶者都能通过C2-270 防撞系统受益于我们的EyeQ2技术,它具备前所未有的警报功能,可有效保障驾驶者的安全。C2-270防撞系统具有丰富的算法和功能,包括其独特的行人碰撞预警功能,都需要极高的实时性能,这只有MIPS-Based EyeQ2能够提供。”  MIPS科技营销与业务开发副总裁Art Swift表示:“Mobileye凭借其独特的创新技术,显著提高了了全球驾驶的安全性,我们非常荣幸能参与其中。MIPSTM 架构的高性能、低功耗、灵活性和可靠性,使其成为汽车安全和信息娱乐应用的理想选择。34K内核中具备的多线程能力可更进一步提高性能和节省成本。”  Mobileye的EyeQ视觉处理器系列及其针对摄像头驾驶辅助系统提供的多种算法,适用于包括车道偏离警告、车辆侦测、行人侦测、智能大灯控制和交通标志识别等汽车主动安全应用。 关于MIPS32 34K内核  34K内核系列是首款执行MIPS(TM)多线程(Multi-threading,MT)特定应用扩展(Application Specific Extension,ASE)的可授权IP内核,可在嵌入式应用中发挥多线程功能。34K内核可并行处理多个软件线程,通过消除内存延迟的影响,即时获得20-40% 的系统性能增加并节省成本,而芯片面积增加很少。34K内核系列还可通过为实时任务分配专用处理带宽,满足嵌入式应用的实时要求。 关于Mobileye N.V.  Mobileye N.V. 总部位于荷兰,并在以色列设有研发中心,在美国、塞浦路斯、日本设有办事处。Mobileye是汽车应用先进图像检测和处理技术领域的技术领先厂商,可提供涵盖所有视觉应用的产品。Mobileye独特的单目视觉平台可作为汽车驾驶者的第三只眼睛,帮助他们提高安全性,避免事故,彻底改变了传统的驾驶方式。Mobileye的产品包含捆绑在 EyeQ(TM) 系统级芯片的专有软件算法,自2007 年起就为宝马、通用、沃尔沃和裕隆汽车(日产)等多种车型采用。如需更多信息,请访问。 关于MIPS科技  MIPS科技公司(纳斯达克交易代码:MIPS)是业界标准处理器架构和内核的领先供应商,为家庭娱乐、通信、网络和便携媒体市场等全球最受欢迎的某些产品提供动力——包括 Linksys 的宽带设备、索尼的数字电视和数字消费设备、先锋的 DVD 刻录设备、摩托罗拉的数字机顶盒、思科的网络路由器、Microchip 的 32 位微控制器和惠普的激光打印机。公司成立于 1998 年,总部位于美国加州 Sunnyvale,办事处遍布全球。

    时间:2018-11-08 关键词: MIPS 处理器 科技 嵌入式处理器 新款

  • 东芝 MIPS-Based TX99/H4 RISC 微处理器

    业界标准处理器架构与数字消费性及商业系统应用核心方案领导供应商 mips 科技公司(纳斯达克上市代号:mips)宣布,东芝公司的新型 64 位mips-based™ tx99/h4 risc 处理器已用作佳能公司最新多功能数码复印机color image runner ir c3170f 的控制器。  东芝 tx system risc 产品系列中最高性能的微处理器 —— tx99/h4 risc 微处理器采用 mips64® 25kf™ 的处理器核心。在 800 mhz 的频率下,这种微处理器非常适合需要高速处理和高质量要求的数码多功能复印机等复杂设计。  mips 科技公司营销副总裁 russ bell 说:“我们和东芝、佳能的关系已经持续了很多年,我们很高兴能为这两家公司提供我们业界领先的架构和高性能核心技术。利用我们的实力和他们丰富的产品设计专长,东芝和佳能可很快按照消费者的需要开发出更具特色的打印机。”

    时间:2018-11-07 关键词: MIPS 东芝 微处理器 嵌入式处理器 based

  • 64位MIPS指令处理器的流水线设计

    1 引言 随着集成电路设计和工艺技术的发展,嵌入式系统(soc)已经在pda、机顶盒、手机等信息终端中被广泛应用。他不仅减小了电路尺寸,而且具有成本低廉,可靠性高,功耗低等优点。可以说嵌入式系统是未来集成电路发展的方向。而作为嵌入式系统核心的微处理器,是soc不可或缺的“心脏”,微处理器的性能直接影响整个soc的性能。 为了提高cpu的效率和指令执行的并行性,现代微处理器已经广泛采用流水线设计,对于一些较高性能的cpu更是采用了多发射的超流水技术等,所以,cpu流水线的设计,将成为决定其性能的关键。? 2 处理器体系结构 我们所设计的处理器是基于mips指令集的64位risc结构,执行32位定长的mips指令,具有五级流水线。中央处理单元有32个通用寄存器和3个特殊功能寄存器:pc,hi,lo。其中pc是程序计数器,hi和lo用于64位乘除法运算。系统协处理器cp0的32个cp0寄存器和tlb提供内存管理和流水线中的异常处理功能。此外,处理器还提供了16k的指令cache和8k数据cach e。 图1所示为处理器的系统结构框图,图中清楚地表明了各个模块间的控制关系(实线表示)和在流水线控制下的数据流向(空心线表示),流水线每一级之间由级间寄存器暂存对应指令的控制信号和数据。 3 流水线结构 根据图1可以看出,将指令执行通道分成了5个单元,通道中流水线的每个单元之间使用级间寄存器来存放相应的控制信号和数据。对应的流水线结构分别为:取指(ifet ch)、译码(dec)、执行(exec)、存储器操作(mem)和写回寄存器(wb)。如图2所示,指令在流水线上顺序执行,但是同周期有五条指令相交迭。所以采用流水线结构大大提高了指令的并行性,cpi近似等于1。 4 流水线控制的设计 由于采用了五级流水线设计,需要一个核心的流水线控制模块对这个流水线上的各个单元进行控制,以确保流水线正确高效地运行。值得注意的是,指令在流水线上的处理并不是简单地如图2所示的一个流畅序列,而是会出现很多因素破坏指令流水的平衡性,这些因素有: (1)由于流水线上的2个执行单元同时使用同一硬件资源而产生冒险。 (2)部分指令在1个周期不能完成相应流水阶段的操作,如乘法指令在exec级在alu运算需要多个周期。 (3)指令运算的结果在exec级得到,wb级才写回寄存器堆,而后续指令在结果写回前需要使用结果。 (4)branch指令、跳转指令和eret等指令导致流水线上程序流的改变。 (5)在流水线的执行过程中随时都可能有异常发生。 流水线控制就是解决以上问题,控制流水通道中的指令执行过程,在各种情况下能够保证程序的指令流有序、无误地执行。他主要包括以下各个单元,图3给出了流水线控制部分的总体结构。 4.1 异常处理单元 异常是指令运行过程中发生的不可预测的中断,需要预先定义的异常处理程序来解决。他可能发生在流水线的mem,exec和dec级,mem级的异常优先级最高,后面依次为exec级和d ec级。异常发生后,流水线中导致异常的指令以及后续指令都要被中止,异常处理程序调入流水线中执行。 异常处理单元收集各个异常信号并对其进行单周期监测,确保异常的及时响应,若多个异常同时发生需要判断异常的优先级,并处理处于最高优先级的异常。此时异常处理单元通过互锁单元使流水线暂停2个周期,将异常信息存入cp0寄存器,保存epc,并由流水线冲刷单元终止流水线上的无效指令。流水线调入异常处理向量,重新开始执行指令。如图4所示为异常处理的流程,硬件处理部分由异常处理单元控制完成,软件部分为异常服务程序的执行过程。 4.2 互锁处理模块 互锁的发生主要有以下几种情况,一是由于流水线中的2个处理模块同时使用同一资源产生冒险,此时等待资源的流水级以及前面的流水级都要等待;二是由于在某一流水级的操作需要多个时钟周期,整个流水线上的各个流水级等待多周期操作的完成。当互锁发生后,互锁处理模块暂停流水线直到互锁解决。如果从不同流水级同时发出暂停流水线的请求,也要判断暂停流水线请求的优先级。 互锁单元收集互锁信号,并响应最高优先级的互锁信号。在判断互锁类型后,向相应的执行单元发出stall(流水线停止)信号,该信号必须为整数个时钟周期。 4.3 优先级判别模块 对于特定的异常或互锁,都对应于流水线的某一级。在流水线指令交迭执行的过程中异常和互锁也会同时发生。优先级判别模块根据异常处理单元和互锁处理单元送来的异常与互锁的请求信号来判断是由异常处理模块来终止流水线上执行的指令还是由互锁单元将流水线暂停。

    时间:2018-11-05 关键词: MIPS 指令 处理器 嵌入式处理器 流水线

  • MIPS科技将Android带进家庭应用

    为数字消费、家庭娱乐、无线、通信和商业应用提供业界标准处理器架构与内核的领导 科技公司( Technologies, Inc,纳斯达克代码:)宣布多项令人振奋及帮助 Android? 成为针对、蓝光播放器、数字电视、 等数字家庭设备可行平台的展示、合作计划和技术。在国际消费电子展(CES)期间,MIPS科技将与多家互补供应商展示全球首款Android?-based 、运行Android 的MIPS-Based?上网本、全球首款采用Android-based 嵌入式平台的社交媒体中心及其它关键技术。 MIPS科技营销副总裁Art 表示:“MIPS是针对数字家庭首屈一指的架构,我们在Android平台上的优化是客户能对新一代连网数字家庭和其它产品的关键。通过合作伙伴的通力合作,我们在为各种消费设备优化Android方面获得了很大进展。我们为Android带来了全高清体验,现在我们正为数字家庭设备提供所需的多声道音频和增强的用户界面。我们期望能在2010年看到更多Android-based的首创的数字家庭产品。” 全球首款Android-based 的、基于MIPS 架构的Android上网本及全球首家Android社交媒体中心 在CES期间, Celrun的子公司Western Mediabridge Inc.,一家提供完整和完全集成的数字电视广播端到端系统的主要供应商,与消费电子数字媒体处理SoC 解决方案供应商 将共同展示全球第一台可商用的Android 机顶盒。该基于MIPS 架构的机顶盒具有视频点播、ThinkFree Office(文字、电子表格、演示)浏览器软件、网页浏览器、/键盘接口及1080p视频质量等功能。 和Western Mediabridge将分别发布此消息。 Western Mediabridge公司总裁兼首席执行官Ernest Bang表示:“结合 与MIPS科技业界领先的性能及Android的开放和灵活的平台,我们Android-based 的机顶盒将成为市场上最富创新性的机顶盒解决方案之一。我们预计近期将有许多能互连Android-based 的产品和应用出现。我们相信,Android 机顶盒将在家用Android-based 的多媒体设备中扮演重要角色。我们将继续增加更多的应用,开发出功能更丰富的Android 机顶盒。” KDDI 研发实验室执行总监Hiroki Horiuchi博士表示:“MIPS也将展示由KDDI研发实验室(KDDI R&D . Inc.)开发Android-based 的IPTV 机顶盒原型。KDDI 研发实验室是日本电信运营商KDDI的子公司。该机顶盒可支持多播(multicasting)、视频点播(VOD)、用户界面遥控、数字版权管理(DRM)等IPTV 机顶盒的功能需求。该原型基于Sigma Designs的高集成、基于MIPS 的SMP8654媒体处理器。在提供新一代连网数字家庭平台方面,Android拥有极大的成功潜力。” MIPS还将展示运行Android、具有浏览器功能及其它应用程序的Lemote YeeLoong8089上网本。中国的中科龙梦(Lemote)公司表示,YeeLoong8089采用基于MIPS 的龙芯(Loongson)处理器,是全球第一台完全采用免费软件的。 此外,MIPS 还将展示ConnecTV,这是Home Jinni Inc.提供的全新可授权软件解决方案,也是全球首台采用Android-based 嵌入式平台的社交媒体中心。Home Jinni可为数字家庭的最终用户编程和控制提供住宅自动化解决方案,包括为建立UPnP、DLNA和DPWS家庭局域网络应用的Android 应用框架,以及可将IMS和服务提供商网络集成到户的Android架构。ConnecTV可使消费者实现直接从电视搜索、发现、分类和欣赏在线媒体内容,并可在家里轻松与朋友沟通并分享内容。它同时也能实现媒体内容在整个家庭内的控制与分发。ConnecTV 将在Sigma Designs的MIPS-Based平台上进行展示。 Home Jinni的首席执行官Shidan Gouran表示:“通过采用Android,MIPS 科技启动了消费电子产品的软件革命,这将为产品开发生命周期带来前所未有的时间与成本节省。我们就是最好的见证。我们与MIPS科技在CES展示的不仅是一台新款家庭娱乐中心;从本质上来说,ConnecTV是一个灵活和开放的应用框架,可使Android成为最适用于家庭设备的操作系统。” 关键技术里程碑与软件优化将Android带入家庭应用 由于Android最初针对移动手机,大部分功能都必须予以扩展才能处理消费设备所需的不同功能组合和使用模式。例如,在机顶盒上,必须强化Android才能实现在大型、高分辨率平板显示器上播放内容受保护的高清视频和多声道音频。增强功能还需要利用通常针对这些设备的SoC 的硬件加速器。 多声道音频 MIPS科技和硅合作伙伴Sigma Designs已经克服了高清视频的挑战,展示了一款可在全高清平板上显示的1080p视频Android-based 的系统。现在,MIPS科技的合作伙伴AllGo 已在Android 中增加了多声道音频支持,这是将Android应用于数字家庭的另一个重要里程碑。AllGo的音频软件可在Android on MIPS 平台上实现专门针对Tensilica HiFi 2 DSP的硬件加速。 AllGo 公司首席执行官K Srinivasan表示:“作为Android平台计划中MIPS科技的合作伙伴,AllGo非常高兴能在CES展示我们的Android on MIPS 解决方案。我们将进行两项展示:一个是集成了MIPS32 处理器与 Tensilica HiFi 2 DSP的多声道音频播放设计,另一个是采用基于MIPS 架构的 Sigma Designs Vantage 8654平台、运行Android 的基于UPnP/DLNA 的高清视频流解决方案。我们的多媒体解决方案和系统集成能力可加快客户开发基于 Android on MIPS 平台的下一代媒体设备。” 定制用户界面 另一个使Android 成为数字家庭可行平台的关键因素是利用大屏幕和遥控让家庭用户体验定制用户界面的能力。Android on MIPS 生态系统伙伴KatDC是为便携式和数字家庭产品提供嵌入式及Android-based 的UI和应用方案的公司,将展示TV菜单、浏览器、照片应用、DLNA、音乐、视频和天气等第二代解决方案——这些都运行在Sigma Designs的基于MIPS的平台上。 KatDC公司创始人兼首席架构师 Kyo Li表示:“我们非常高兴地看到,我们与MIPS科技的合作关系有助于推动Android跨入数字家庭市场。KatDC的Katdroid是为Android-based 的产品开发的独特解决方案。Katdroid不仅强化了Android的GUI 演示,同时也为数字家庭带来令人振奋的新功能,包括DLNA、、多媒体播放器、Twitter等。我们期望看到更多客户利用Katdroid和MIPS 的优势,丰富他们的数字家庭产品。” Sigma Designs的战略营销副总裁Ken Lowe表示:“Sigma和MIPS科技将继续推动Android平台扩展到连网数字家庭方面的进展。一开始,我们专注于解决高清视频的挑战。在今年的CES展上,我们向前迈进了一大步,展出了全球首款Android-based 的商用机顶盒。通过我们的通力合作,我们希望这将会是业界发展的重要转折点。” 在CES,Sigma 将展示基于MIPS的平台,包括3D图形、3D视频、混合式() 网关、低成本媒体播放平台、卓越的蓝光播放机、PC 连接产品,以及在高清平板上运行的Android。

    时间:2018-10-24 关键词: MIPS Android 科技 家庭 带进

  • 讨论MIPS 体系和CISC体系结构的不同之处

    讨论MIPS 体系和CISC体系结构的不同之处

    MIPS(Million Instructions Per Second):单字长定点指令平均执行速度 Million Instructions Per Second的缩写,每秒处理的百万级的机器语言指令数。这是衡量CPU速度的一个指标。像是一个Intel 80386 电脑可以每秒处理3百万到5百万机器语言指令,即我们可以说80386是3到5MIPS的CPU。MIPS只是衡量CPU性能的指标。MIPS是世界上很流行的一种RISC处理器。MIPS的意思是“无内部互锁流水级的微处理器”(Microprocessor without interlocked piped stages),其机制是尽量利用软件办法避免流水线中的数据相关问题。它最早是在80年代初期由斯坦福(Stanford)大学Hennessy教授领导的研究小组研制出来的。MIPS公司的R系列就是在此基础上开发的RISC工业产品的微处理器。这些系列产品为很多计算机公司采用构成各种工作站和计算机系统。一、MIPS指令集的限制(1)所有指令长度都是32位:这意味着没有指令能够仅占用两三个字节的内存空间(因而MIPS的二进制文件比典型的680x0或80x86大百分之二十到三十),也没有指令可以超过四个字节。随之而来就是不可能把一个32位常数放进单个指令中。MIPS设计者决定留出26位常数的空间用以编码跳转和调用指令的目标地址:但是仅有给两条指令。其它指令只能有16位空间留给常数。(2) 指令操作必须适合流水线:只能在相应的流水线阶段才能执行任务,并且必须在一个时钟周期内完成。例如:寄存器写回阶段只能有一个值存入寄存器堆,所以指令只能修改一个寄存器。(3)三操作数的指令:算数/逻辑指令不需要指定内存地址,所以空出了充足的指令位可以定义两个独立的源操作数和一个目的操作数。编译器喜欢三操作数指令,其给了优化程序更大的空间来处理复杂的表达式的代码。(4)32个寄存器:寄存器数量的选择主要是由软件需求驱动的,在现代体系结构中一组32个通用寄存器是最为流行的。采用16个肯定不够现代编译器的需要,但是32个足够让C编译器把常用的数据保存在寄存器中。(5)寄存器零:$0寄存器永远返回零,给这个常用的数提供一个简缩的编码。(6)没有条件码:MIPS的指令集的一个特征就是没有条件标志,这即使在1985年的RISC中也是极为激进的。许多体系结构有多个标志位来表示运算结果的“进位”、“为零”等等。CISC的典型做法是根据一些指令的操作结果设置这些标志,有些RISC体系结构保留了标志位。CISC是复杂指令系统计算机的简称,微处理器是台式计算机系统的基本处理部件,每个微处理器的核心是运行指令的电路。指令由完成任务的多个步骤所组成,把数值传送进寄存器或进行相加运算。复杂指令集计算机(Complex Instruction System Computer,CISC)早期的计算机部件比较昂贵,主频低,运算速度慢。为了提高运算速度,人们不得不将越来越多的复杂指令加入到指令系统中,以提高计算机的处理效率,这就逐步形成复杂指令集计算机体系。为了在有限的指令长度内实现更多的指令,人们又设计了操作码扩展。然后,为了达到操作码扩展的先决条件——减少地址码,设计师又发现了各种寻址方式,如基址寻址、相对寻址等,以最大限度地压缩地址长度,为操作码留出空间。MIPS体系结构决定把所有信息保存到寄存器堆中。比较指令设置通用寄存器,条件分支指令检测通用寄存器。那样确实有利于流水线实现,因为能够减少对算术/逻辑操作依赖的巧妙机制不论从哪一种也都同时会减少比较/分支指令对中的依赖。我们后边会看到有效的条件分支意味着是否分支的决定必须在半个流水线周期内作出:该体系结构通过保持分支决策的测试条件简单有助于实现这一点。所以MIPS的条件分支只测试单个寄存器的符号/为零或者一对寄存器是否相等。二、寻址和访存(1)访问内存只能通过简单的寄存器加载和存储:对内存变量进行算术运算会打乱流水线。,所以不这么做。每次内存访问都要一条显式的加载或存储指令……(2)只有一种数据寻址方式:几乎所有的加载和存储都通过单个寄存器基址加上一个16位的常数偏移量寻址内存。(3)字节地址指令:一旦数据存入MIPS CPU的寄存器,所有的操作都是在整个寄存器上操作。但是象C这样的语句语义不适合不能寻址内存到字节粒度的机器。因而MIPS对8-和16-位变量提供了一套完整的装入/存储操作。(4)load/store必须对齐:内存操作只能从对齐到相应数据类型边界的地址加载荷存储数据。字节可以在任意地址传输,但是半字必须在偶数地址对齐,字在四字节边界对齐。(5)跳转指令:有限的32为指令长度在想要支持很大程序的体系结构上对分支是个问题。MIPS指令的最小操作码域为6位,留出了26位来定义跳转的目标。因为所有指令在内存中都是四字节边界对齐的,低两位地址无需保存,这样可有256MB的地址范围。这个地址不是相对PC的,而是解释成256MB段内的绝对地址。这对大于256MB的单个程序极为不便,到目前按还没有碰到太大的问题。超出段内的分支可以通过使用一个寄存器跳转指令做到,该指令可以跳转任意32位地址。条件分支只有16位的偏移域——给出了262144字节的范围,因为指令都是四字节对齐的——解释成相对PC的带符号的偏移量。如果知道分支目标会在紧跟分支之后的指令的128KB范围内,编译器就能只生成一个简单的条件分支指令。三、MIPS没有的特性(1)没有字节或半字数据的运算:所有算术和逻辑操作都是在32位的数据上进行。字节或半字的运算需要大量额外的资源和许多额外的操作码,而且很少有用。然而当程序明确做short或者char运算时,MIPS编译器必须插入额外的代码以保证结果回绕和溢出,生成跟8-或16-位机器上一样的结果。(2)没有对堆栈的特殊支持:传统的MIPS汇编确实定义了一个寄存器作为堆栈指针,但是硬件上SP没有任何特殊之处。有一种推荐的关于子程序调用的栈帧布局,这样可以混合不同语言和编译器的模块;你应当遵守这些约定,但是这些与硬件无关。(3)最少的子程序支持:有一点比较特别:跳转指令有一个跳转并链接的选项,把返回地址存入一个寄存器,默认是#31.所以方便起见习惯上用#31作为返回地址寄存器。这样做比起把返回地址保存到堆栈上要简单,但却带来明显的好处。随便举两个好处瞧瞧:第一,保持了分支和访存指令的完全分离;第二,当调用许多根本不需要在堆栈保存返回地址的小程序时,这样做又助于提高效率。(4)最少的中断处理:很难看到硬件能做得比这更少的了。它把重新开始的地址存放到一个特殊的寄存器,接着仅修改刚刚够找出怎么回事的少量机器状态并禁止进一步中断,然后跳转到低端内存事先定义好的一个单一入口地址,伺候一切由软件负责。(5)最少的异常处理:中断只是异常的一种类型。一个异常可以来自一个中断,来自对物理上不存在的虚拟内存的试图访问、或者其它很多情况。一条有意引入的、类似系统调用的、用来进入受保护的OS内核的自陷指令发生时,也会进入一个异常。所有异常都导致控制传递到同样的固定入口地址。按照约定,保留了两个通用寄存器给用于异常,这样异常处理程序可以自举。对于运行在允许中断和自陷的任何系统上的程序来说,这两个寄存器的值随时可能变化,所以最好不要用。四、程序员可见的流水线效果到目前为止,以上就是你需要从一个简化的CPU了解的全部内容。中央处理器(英文Central Processing Unit,CPU)是一台计算机的运算核心和控制核心。CPU、内部存储器和输入/输出设备是电子计算机三大核心部件。电脑中所有操作都由CPU负责读取指令,对指令译码并执行指令的核心部件。其功能主要是解释计算机指令以及处理计算机软件中的数据。所谓的计算机的可编程性主要是指对CPU的编程。 CPU由运算器、控制器和寄存器及实现它们之间联系的数据、控制及状态的总线构成。差不多所有的CPU的运作原理可分为四个阶段:提取(Fetch)、解码(Decode)、执行(Execute)和写回(Writeback)。然而使得指令集适应流水线也会导致一些奇怪的效果。图1.3:流水线和分支延迟(1)延迟分支:MIPS CPU的流水线结构意味着当一个跳转/分支指令到达执行阶段产生新的程序计数器值时,跟在跳转指令后的指令已经开始了,该体系结构并不是丢弃这部分有潜在用途的工作,而是要求紧跟分支后的指令总是在分支目标指令之前执行。MIPS处理器是八十年代中期RISC CPU设计的一大热点。MIPS是卖的最好的RISC CPU,可以从任何地方,如Sony, Nintendo的游戏机,Cisco的路由器和SGI超级计算机,看见MIPS产品在销售。目前随着RISC体系结构遭到x86芯片的竞争,MIPS有可能是起初RISC CPU设计中唯一的一个在本世纪盈利的。和英特尔相比,MIPS的授权费用比较低,也就为除英特尔外的大多数芯片厂商所采用。要是硬件没有特殊处理,是否分支的决定以及分支的目标地址,就会在ALU流水阶段结束时得到——到此时,如图1.3所示,已经太晚了,甚至在下下一个流水线槽都来不及提供一个指令地址。但是分支指令的重要性足以给予特殊处理。从图1.3所示,提供了一条经ALU的特殊路径可以让分支目标地址提早半个周期到达。连同取指阶段多出来的半个时钟周期的偏移,就刚好来得及去除分支目标指令作为下下一个指令。编译器系统或者汇编程序应该考虑甚至利用分支延迟;结果是通常有可能通过适当安排使得延迟槽中的指令做些有用的工作。经常可以把别处的指令一道延迟槽中。对于条件分支问题会有点复杂,分支延迟指令应当对两条分支路径都无害。实在找不到有用的事情可做时,延迟槽中填入一条nop指令。除非明确要求,否则许多MIPS汇编器都对程序员隐藏这个古怪的特性。图1.4:流水线和加载延迟(2)数据加载延迟:流水线的另一个后果就是一条加载指令的数据在下一条指令的ALU阶段的开始才从高速缓存/内存系统到达——所以在下一条指令中不能使用加载的数据。紧接加载指令后的指令位置称为加载延迟槽,一个优化的编译器将试图用它做些有用的事情。汇编器对程序员隐藏这一点,但可能插入一条nop指令。在现代的MIPS CPU上,加载结果是互锁的:如果你试图过早使用结果,CPU将停下来等待数据到达。但是早期的MIPS CPU没有互锁,在延迟槽中试图使用数据将导致无法预料的结果。QICK

    时间:2018-10-12 关键词: MIPS 嵌入式开发 体系结构 体系 不同之处

  • 为什么说MIPS只是一个数字而已

    为什么说MIPS只是一个数字而已

    人们通常用每秒百万条指令(MIPS)来衡量微控制器(MCU)的计算性能,但是没有任何两个MCU/SoC架构是完全相同的,加速不同应用性能的集成度也不相同。因此,在采用适当硬件特性的情况下,固件应用可减少对CPU资源的占用。在移植到不同架构的过程中,如果开发人员只关注MIPS,仅以MIPS来预测应用所需的计算性能,那么就会大错特错了。本文将就典型的计算问题分析MCU/SoC的多种架构特性,目的是说明MIPS并不能真正反映器件的计算性能,并探讨我们应当如何应对这一问题。此外,鉴于目前比较此类产品系统级功能的基准标准较少,本文还将专门重点讨论运行速率在100MHz以下的MCU/SoC器件。  100MHz以下架构的特点  100MHz以下的MCU通常使用8位、16位或32位架构,数据总线宽度为8位、16位或32位。这些产品也可分为其它多种类型,如Harvard/Von Neumen和RISC与CISC等,每种类型都有其引人关注的不同之处。对大多数MCU而言,不同的指令需要执行不同的机器资源。此外,振荡器频率通常与机器工作周期不同,比如,就经典的8051而言,振荡器的12个周期才相当于机器工作1个周期。而对许多PIC器件而言,4个振荡器周期就对应于1个机器工作周期。  下面我们通过一个示例来更好地了说明这一问题。假设某器件的振荡器频率为20MHz,其两个振荡器周期对应于1个机器工作周期。此外,指令执行需要1到6个机器工作周期。那么,该器件的MIPS额定值是多少呢?我们将振荡器频率除以2,得到可用的机器工作周期为1千万。不过,如何将机器工作周期转换为MIPS则取决于我们如何看待这一问题。如果您是营销人员,您会只专注于最佳情况,也就是假定每条指令只要一个工作周期,这样这款产品的性能就是10 MIPS。如果您想了解最低的理论性能,那么就会假定每条指令需要6个工作周期,这就会得到1.66(10/6)MIPS。这里我们得到了最高和最低的MIPS。对典型应用而言,实际的MIPS性能介于二者之间,具体取决于应用的指令集组合。我们这里还作了令一个假定,即认为不同的架构指令计算性能类似,但这基本上是不现实的。  我们这里假定机器工作周期数量是决定器件执行指令数量的唯一因素。下面,我们设想一下闪存对处理性能的影响。一般而言,闪存提供数据的速率不超过20MHz。因此,如果CPU运行速率超过20MHz,而用闪存执行指令,那么闪存数据速率就成为了最大的瓶颈。在此情况下,我们可让闪存总线带宽高于数据总线带宽,并创建指令缓冲器以跟上指令速率,从而解决上述问题。要做到这一点,CPU就要在执行当前指令时调用下一条指令。这种做法对线性代码而言没问题。但不幸的是,实际系统代码很少是线性的。每次代码出现分支,指令缓冲器都必须重构。另一种改进性能的办法是添加缓存容量。简而言之,如果一个MCU/SoC管理闪存的效率较高,而另一个效率较低,则即便机器工作循环和指令集相同,性能数据也将大不相同。  我们已经比较熟悉类似上述的各种因素,开发人员通常会在比较不同器件的性能时考虑到这些相关因素。下面我们来谈谈某些不太明显的因素。  DMA对MIPS的影响  某MCU/SoC器件支持DMA(直接存储器存取)功能,其能将CPU从存储器存取工作中解放出来,从而提高性能。我们怎么*估DMA对MIPS的影响呢?先来看看主模式下串行通信协议SPI的典型使用情况。SPI是一个很好的例子,因为它通常是MCU/SoC上最高吞吐量的板内通信外设,而且配合存储器、以太网、无线收发器芯片等一同使用。  假定:  SPI速率:8Mbps  数据包大小:128字节  数据吞吐率要求:每个数据包160uS  如SPI速率为8Mbps,那么传输1个字节需要1uS。因此,传输128个字节需要128uS。我们的预算为每个数据包160uS,这就剩下32uS(160-128)用于SPI管理。这32uS的预算要平均分配给128个字节,因为系统每一个uS都要载入一个新数据字节。32uS除以128即可得到SPI管理每数据字节传输有250nS的时间。  就上例而言,DMA将MCU/SoC速率需求降低了160MHz,而将CPU处理能力需求降低了200MHz。如果我们假定一次周期相当于MIPS,那么本应用的DMA就相当于一个200MIPS处理器。  DMA实现的高效MIPS在很大程度上取决于吞吐量需求。我们再举一个本应用的极端例子。假定每个数据包没有时间限制,那么DMA每字节节约的CPU周期数达50个,那么就128个字节而言,周期数节约可达6400个。如果MCU需要在16MHz的情况下支持8MHz SPI,且128个字节的数据包每秒只传输一次,那么不支持DMA的MCU/SoC运行速率就需达到每秒16,00*00条指令,性能水平和支持DMA的MCU每秒160万条指令相当。因此,就这一特殊的使用案例而言,DMA的影响可以忽略不计。  协处理器对MIPS的影响  MCU/SoC带协处理器的情况并不少见。协处理器能并行处理某些高计算强度任务,将CPU解放出来并提高处理器的MIPS效率。  我们不妨设想一下这样一款应用,其输入音频数据进入后由ADC采样,采样频率为44.1Ksps。假设我们希望抑制50或60HZ的直线频率。为此,我们需要使用数字带阻过滤器。  采样速率:44.1Ksps,采样间隔22.7uS  FIR过滤器抽头数:128  为了简化说明,我们不考虑过滤器的输出级。  就上例而言,协处理器将CPU速率要求降低了44.1 MIPS。请注意,该示例采用了简单的FIR过滤器。如果需要更复杂的过滤器,那么MIPS要求可能会高得多(数百MIPS)。  可编程数字器件对MIPS的影响  一些MCU/SoC器件的可编程数字逻辑为CPLD或FPGA逻辑形式,这使开发人员能用硬件实施CPU功能,而CPU功能传统上是用软件实施的。下面我们来看看可编程数字逻辑对MIPS有什么影响。  我们假设三相无电刷DC(BLDC)电动机的转速为30,000rpm。电动机的转动要求脉冲时序。出于简化目的,我们还假定用霍尔感应器来探测电动机转子的位置。三个这样的霍尔感应器用来实现上述目的。每转60度,霍尔感应器输出之一就会发生变化。如果电动机有两个转子极组,那么两个电气循环将对应于一次机械转动。这就是说,就一次完整转动而言,霍尔感应器输出会改变12次。霍尔感应器输出导致6个PWM输出变化。各带配套输出的三个PWM用于创建6个PWM输出。下图显示了霍尔感应器输入同PWM输出之间的关系。PWM值为正说明PWM高压侧工作,值为负则说明PWM低压侧工作。  下面我们来分析通常如何实施BLDC转换,以及如果器件具备可编程逻辑(CPLD或FPGA)功能,又将如何简化BLDC转换。  就上例而言,可编程数字技术将CPU速率要求降低了1MIPS。如果电动机转速较低,那么该技术对MIPS的影响也较低,反之亦然。上例采用了优化组装和简单的开环控制。实际应用会更加复杂,且通常使用C代码,以简化维护和再利用。如果使用一般性C代码,则MIPS要求会增加到3 MIPS。几乎所有电动机控制应用都需要类似于PID控制的多控制回路,这提高了计算要求。不过,如果通过硬件来完成相同工作,那么就能确保CPU占用为零。因此,整个电动机控制应用的MIPS需求介于5到10 MIPS之间,而采用硬件方法,需求则为零。  基于可编程逻辑的实施方案具有较高的再利用性,且不存在任何集成问题。实施一个电动机控制所需的可编程数字逻辑要求非常低,因此我们能在硬件中实施多个电动机控制和转换逻辑。如果用CPU完成相同的工作,由于我们无法同时处理两个中断,那么MIPS需求就会增长好几倍。此外,为了保证合理的中断响应时间,CPU运行速率必须比最低速率要求快得多。因此,我们能用可编程逻辑轻松地实施完整的BLDC电动机控制系统,比如4个这样的系统。不过,如果用MCU固件来实现相同的任务,则需要约100 MIPS的性能。  正如本文所述,MIPS并不能代表MCU/SoC器件解决系统级问题的真正能力。如果器件具备上述所有功能,那么什么样的器件MIPS性能才适用呢?200 MIPS、500 MIPS还是1,000 MIPS?在所有情况下,MIPS不过是一个意义非常有限的数字而已。  那么,开发人员如何确定最适合应用需要的器件呢?不幸的是,这个问题并不太容易回答:  ·确定应用中存在关键计时或CPU性能要求的区域。  ·确定MCU/SoC厂商是否提供应用说明或类似于您所需应用的示例项目。如果已经提供,则能为您针对既定MCU/SoC来优化应用的程度提供指导。如果没有提供,则应想办法找到使用给定架构实施应用的潜在办法,并了解您可使用哪些硬件特性。  ·根据上述示例所示粗略估算MIPS性能要求。计算不必特别精确。您应尽力确定潜在的巨大差距。在上述所有示例中,性能差异都已足够大,精确计算已非必要。  ·如果性能差距较小,比如在10%到20%之间,而工作任务是应用的主要组成部分,则唯一的选择是用厂商的开发工具包创建特定的实施方案,检测实际性能差距。  ·如果您计划购买大量器件,则有关要求可作为RFQ(询价单)的一部分。这让厂商能根据您的特定应用提供器件性能相关信息。

    时间:2018-10-11 关键词: MIPS 数字 嵌入式开发 只是一个

  • MIPS科技推出针对MIPS-Based设备的Skype参考方案

    为数字消费、家庭网络、无线、通信和商业应用提供业界标准处理器架构与内核的领导厂商美普思科技公司(MIPS Technologies, Inc., 纳斯达克代码:MIPS)宣布,新推出的SkypeKit™开发工具可提供MIPSTM架构对Skype的支持。通过SkypeKit 封闭测试(beta)计划,MIPS科技在数字家庭领先的MIPSTM架构上开发出了Skype参考方案。Skype是个人和企业使用的一种软件,可用来与其它Skype 用户进行视频和语音通话、发送即时消息及共享文件。开发人员现在可以在DTV、机顶盒和数字媒体配接器等MIPS-Based™ 设备上建立Skype功能。MIPS科技营销副总裁Art Swift表示:“我们非常高兴能为授权客户的新一代连网设备提供又一个重要功能。通过参与SkypeKit 测试计划,现在我们的授权客户及其客户能够开发Skype解决方案,让全球的Skype用户实现在各种MIPS-Based产品上的沟通。MIPS架构提供了卓越的性能与功耗优势。这些优势,加上我们目前在Skype、Android™、Adobe® Flash® Player 10.1、 Yahoo! TV Widget等平台上的开发工作,正在帮助我们的客户快速且轻松地创建新一代的创新SoC。”欲得知更多有关Skype功能的MIPS-Based参考平台,或MIPS授权客户希望安排演示,请发邮件至@mips.com">info@mips.com。关于MIPS科技MIPS 科技公司(纳斯达克交易代码:MIPS)是业界标准处理器架构和内核的领先供应商,为家庭娱乐、通信、网络和便携媒体市场等全球最受欢迎的产品提供动力——包括 Linksys 的宽带设备、索尼的数字电视和数字消费设备、先锋的 DVD 刻录设备、摩托罗拉的数字机顶盒、思科的网络路由器、Microchip 的 32 位微控制器和惠普的激光打印机。公司成立于 1998 年,总部位于美国加州 Sunnyvale,办事处遍布全球。公司详细信息请致电 408-530-5000,或登录网站www.mips.com。

    时间:2018-09-10 关键词: MIPS skype dtv mips-based stb 嵌入式处理器 skypekit

  • 多线程技术倍增多核系统的性能提升体验

    多线程技术倍增多核系统的性能提升体验

    采用多核技术提升CPU 马力,是一种通过硬件提供更高系统性能的日益常见的做法。即使对许多视成本和功耗为重要设计考虑的大量消费性应用,也是如此。但是,升级到多核系统并无法保证一定能够提升性能或改善用户体验。因为提升系统性能不仅是硬件方面的问题,软件也必须能充分利用并行硬件资源。然而软件一直在改变——系统变得越来越复杂,以至于在许多情况下,多个进程和线程在同时运行;同时,应用程序也在被优化,以便在多处理硬件的趋势中更加受益。基于以上考虑,我们最近采用EEMBC 的BrowsingBench™ 基准测试程序来评估MT" title="MT">MT) 技术能带来的性能提升。我们的目标是在Android™ 软件平台上看看这些技术能在多大程度上改善一个非常流行的、实际的消费性应用(网页浏览)的用户体验。BrowsingBench 是一个可靠而应用广泛的工具,受到多家领先的科技公司的信任与采用。它可以测量大量不同内容页面的加载和渲染时间,并以可靠的方式进行,以生成可重复而有用的结果。它可以在任何一个有网络浏览器的联网设备上运行。与合成测试(Synthetic Test *) 不同,BrowsingBench 的运行方式与用户在联网设备上的操作完全相同。我们过去曾采用多种其他适用于评估MC/MT 系统性能的基准测试程序,但没有一种能够像BrowsingBench 一样,可提供代表真实世界联网设备用户体验的性能指标。我们在一个以MIPS32® 1004K™ 一致处理系统(CPS) 为基础的系统上运行BrowsingBench。在最高配置方面,1004K CPS 能支持最多4 个核、每个核配备2 个硬件线程(亦称为虚拟处理单元或VPE)。但为了简化测试,我们采用双核、每个核两个VPE 的配置,总计有4 个VPE。根据MIPS 的多线程技术,VPE 实际上是逻辑CPU,在1004K 的每个核中两个VPE 共享一条物理流水线。我们系统上的软件平台是Android,测试中采用了每套Android 系统都会配备的Android 浏览器。为评估多核和多VPE 对网络浏览器产生的性能提升,我们采用4 个不同的配置来执行BrowsingBench,如下表所示。在所有的案例中,测试都是在相同的双核1004K 系统上执行,不过我们通过操作系统来启用和禁用核与VPE。我们想要回答的重要问题是,Android 是否能利用这些多重处理资源来更快地载入和渲染网页,从而改善用户体验。为做到这点,Android 在处理浏览工作负荷时,必须能使用并行的进程和线程。测试结果显示于下表和下图。毫无疑问,Android 的网络浏览性能因为采用MC 和MT 技术而得到大幅提升。一个重要的发现是,当完整配置与基本配置相比时,浏览性能提升了超过2.5 倍。由于在Android 中有大量的并行处理,浏览器的确能够从MT 和MC 的结合中受益。再进一步查看Android 系统中的情况,确实显示出有许多进程都是以并行方式运行。系统中的两个主要进程,一个为Android 浏览器本身,另一个称为“系统服务器(system server)”。后者负责管理包括显示系统在内的许多Android 组件,在BrowsingBench 执行期间一直都非常忙碌。即使我们将系统限制为单核,MIPS MT 技术也能让BrowsingBench 性能提升43%。MT 的主要特性之一是能够提升核的性能效率,这是当运行多进程和/或多线程时,通过提高核的流水线利用率来实现的。因此,对于需要小巧芯片面积的系统来说,选用多线程的核心是提升系统性能的一种极佳方式。当多核和多线程系统首度问世时,大部分现有的软件并没有针对这些技术进行优化设计。今天,情况已经改变。Android 是一个复杂的软件平台,同时也是一个大量消费性平台的绝佳范例,它正快速演进和优化,会为联网世界提供优秀的用户体验。在MIPS,我们对此基准测试结果感到非常高兴,因为它充分表明了我们的MC 和MT 技术与几年前的标准硬件相比,可提供高出许多的性能,从而给智能手机、平板电脑、联网数字电视等各种上网设备的终端用户带来重要影响。注:合成测试(Synthetic Test/Benchmark) 通过专门设计的测试程序针对软件系统中的多个组件分别测试。应用测试(Application Test/Benchmark) 则通过真实世界中的应用来做测试。

    时间:2018-08-30 关键词: MIPS 多线程 技术 mt 多核技术 技术教程

  • Altera基于MIPS软式核心处理器的FPGA的五问五答

    Q1: 日前Altera与MIPS推出业界第一款的软式核心处理器的FPGA,请谈谈此一产品对于处理器IP与FPGA产业的意义为何?A1:SoC FPGA时代已经来临。在经济(更高的研发成本)、技术(过渡到并行和多内核处理,以及FPGA向前沿新工艺技术的发展)和市场(CPU体系结构的统一,以及FPGA在嵌入式系统中日益广泛的应用等)等重要因素的推动下,这些器件达到了关键点。最新推出的MP32是业界的第一款100% MIPS2.0体系结构兼容软核处理器,它针对Altera FPGA进行了优化。MP32处理器采用了MIPS软件和工具辅助系统,支持用户使用WindRiver VxWorks实时操作系统和Wind River工作台软件开发套装。我们相信,这可以帮助用户利用丰富的软件和工具MIPS辅助系统,以及Altera的嵌入式知识产权(IP)内核以及Qsys系统集成流程,定制开发其嵌入式系统。MP32还加速了高度集成的低成本、低功耗MIPS定制嵌入式系统的开发。Altera在嵌入式系统上进行了多年的创新投入后,已经启动了“嵌入式计划”,目的是建立一个基于一种FPGA设计流程方法的多家供应商、多CPU体系结构SoC FPGA平台。FPGA设计流程方法可以用作多种SoC FPGA的基础,以及使用软核CPU和其它软核IP的SoC解决方案。可以从Altera获得ARM A9 (硬核)、ARMM1 (软核)、MIPS (软核)、Freescale (软核)和Nios II (软核) CPU,而Atom E6X5C可配置处理器由Intel提供。这种集成方法在一种FPGA体系结构和设计流程中统一了三种主要的CPU体系结构以及最流行的基于FPGA的软核CPU。这种方法实现了平台效应,促进了这一平台以及支持CPU及其辅助支撑系统的增长和发展。Q2: 由于Altera在产品蓝图规划上,各自具备ARM与MIPS的处理器核心,请谈谈这两者的差异性为何?A2:基于ARM的硬核嵌入式ARM处理器与MP32等软核处理器的不同是多方面的:相对于要使用的FPGA器件,软核实现方法是最灵活的。以MP32和Nios II为例,用户根据最终系统的性能和资源需求,在FPGA器件中选择使用这类嵌入式处理器,这些FPGA包括我们的低成本Cyclone FPGA,以及高性能Stratix器件等。而且,如果需要进一步增强处理能力,只要逻辑密度支持,用户可以在FPGA或者HardCopy ASIC器件中尽可能多的置入软核处理器。Altera SoC FPGA体系结构在ARM-Cortex A9子系统中将含有多种硬核IP,以及高性能多端口存储器控制器,以提高存储器带宽。FPGA和CPU子系统之间的宽带低延时互联将支持高性能应用和高效的FPGA硬件加速。高级内部交换架构将支持高效的数据吞吐量,以及高效能在系统观察和调试。Q3: 此次软式核心的FPGA的推出,预计何时量产?会被先应用在何种应用市场?A3:MP32是可以下载的软核处理器,现在能够进行评估,并可以购买,由我们的合作伙伴System Level Solutions有限公司(SLS)进行代理。关于MP32处理器及其详细规范的更多信息,请访问SLS网站:http://www.slscorp.com/pages/mp32.php。医疗成像和通信市场的前沿企业目前已经开始大批量采用MP32。MP32处理器实际上有广泛的市场应用领域,例如,用户发现集成传统MIPS微处理器和FPGA有很大的优势:a) 产品更迅速面市——MP32处理器继承了多种IP内核的优势,支持嵌入式处理、协议、存储器控制以及包括视频、DSP和网络在内的应用。用户确实可以充分发挥整个MIPS辅助系统的优势。而且,用户可以轻松的重复使用自己的IP,这节省了开发定制应用的时间,减少了这方面的投入。b) 系统集成效率——我们的设计流程基于Qsys系统集成工具,最新版Quartus II设计软件提供这一工具。Qsys自动生成互联逻辑,连接IP功能和子系统。采用MP32,用户可以利用大量的MIPS辅助系统,使用自己熟悉的工具,进一步缩短了设计时间!c) 提高系统性能——MP32是软核处理器,因此,用户可以尽可能多的使用MP32处理器,只要能够在所选择的FPGA器件中置入它们既可,每个处理器完成专用功能。通过使用多个处理器,您进一步提高了性能。现在,MP32针对我们的FPGA进行了优化。d) 充分利用已有的软件投入——MP32处理器与MIPS 2.0体系结构100%兼容,因此,在用户的定制应用中,用户可以重新使用为自己的MIPS处理器编写的软件。他们需要做的是为MP32处理器重新编译代码。e) 利用VxWorks RTOS支持来缩短软件开发时间——使用Workbench,Wind River为我们的Stratix III开发套件开发了电路板支持包。VxWorks提供了很多实用的软件和中间件,用户可以在自己的最终应用中重新使用它们。Q4: 此款软式核心的FPGA推出,有加上Wind River的协助,请谈谈贵公司与Wind River的合作状况,此外,Altrea也有与英特尔的Atom有所整合,这是否会有加乘效果,最主要的效益为何?A4:在过去十多年中,我们清楚的认识到CPU体系结构将统一为:ARM、MIPS、PowerPC和x86。这种统一趋势的主要原因在于软件特性和功能重用。对于用户,不需要投入大量的时间和精力在不同的操作系统中重新编写已有代码,而是能够在新设计中轻松导入并重新使用这类代码,这对于设计人员而言是非常重要的。Altera的策略是与软件和CPU体系结构业界的领先者合作,为用户提供最好的产品。Q5: Altera与Xilinx同时在28奈米产品线分别导入处理器核心IP,您认为未来双方公司的产品蓝图是否会有冲突?还是会有不同的应用区隔?A5:我们认为在这一领域展开竞争是好事情,这将为用户带来更好的产品和解决方案。虽然我们无法对公司的未来规划和发展路线做出评论,但是,对Altera而言,我们通过一个FPGA设计流程支持多款业界最好的嵌入式处理器,包括:Altera: Nios II处理器采用世界上最通用的嵌入式处理器——Nios II,在您应用中完美的结合外设、存储器接口和硬件加速器。其丰富的功能在您的定制芯片系统(SoC)应用中实现了前所未有的实时控制。ARM: Cortex-M1ARM Cortex-M1处理器满足了Altera FPGA应用的高质量标准处理器体系结构需求,帮助您为每一工程选择最佳实现方法。Freescale: V1 ColdFire小封装V1 ColdFire内核设计用于入门级32位应用。它提高了系统利用率,降低了功耗,性能是8位MCU的十倍以上。Intel: E6xxIntel Atom处理器E6x5C系列具有在多芯片封装中含有Intel Atom处理器E6xx系列以及Altera FPGA的优势。这样,您能够更灵活的采用专用I/O,突出您的设计优势,迅速适应需求的变化。MIPS: MP32MP32处理器是支持流行的VxWorks操作系统的业界第一款也是唯一一款100%兼容MIPS的软核处理器。您可以重新使用软件代码和知识产权(IP)内核,还包括您自己的内核,流畅的开发您的定制应用,提高性能。通过这些非常全面的方法,我们相信能够在效能、成本效率、灵活性以及产品及时面市等方面满足用户的多种需求。

    时间:2018-07-30 关键词: MIPS Altera 核心 处理器

  • AI芯片初创公司Wave Computing要收购“老前辈”MIPS

    AI芯片初创公司Wave Computing要收购“老前辈”MIPS

    AI芯片的初创企业大多先把产品瞄准终端应用,不过名为Wave Computing美国AI初创公司的产品就专注于数据中心的AI训练,并且拥有独特的架构。不仅如此,Wave Computing将宣布收购MIPS,后者是1984年创立于美国硅谷拥有MIPS IP授权和350多项专利的硅谷老前辈。 对于一家只有100名员工的初创企业收购另一家规模相当的硅谷“老前辈”的少见行为,一些行业分析师称Wave的举措非常大胆。Moor Insights&Strategy的高性能计算和深度学习首席分析师Karl Freund表示:“对于小型的初创公司而言,在其第一款产品退出市场之前通过收购去扩大市场的做法是非常大胆的。这是一个非常冒险的行为,但这是它需要的。“ 虽然Wave Computing收购MIPS被认为十分大胆,但事实上MIPS的DNA似乎已经嵌入到Wave中,Wave的CEO Derek Meyer曾经是MIPS销售与营销副总裁,运营副总裁Mike Uhler是MIPS的首席技术官,工程副总裁是MIPS前工程主管Darren Jones,总法律顾问Wave Paul Alpern曾在MIPS担任首席商业顾问。因此,与大多数并购需要漫长的调整时间才能制定路线图不同,Wave的七位高管有四位都曾任职MIPS,所以Wave-MIPS团队并不需要太多的整合时间。 Wave计划于本月晚些时候向第一批客户交付其首批AI系统,“在本月底之前,我们还将推出基于MIPS和Wave DPU的通用AI平台的路线图,最有可能是在旧金山的设计自动化会议(DAC)” Meyer说。当被问及AI-MIPS将何时出现时,他承诺今年年底之前。     Wave 声称加速神经网络训练超GPU 1000倍 Wave Computing是加利福尼亚州坎贝尔一家专注于使用其大规模并行数据流架构开发AI系统的创业公司,成立七年多之后,Wave最新的DPU多核架构早先体验项目终于开放。在去年的高性能芯片峰会Hot Chips上,Wave Computing的CTO以及DPU(Dataflow Processing Unit)首席架构师Dr. Chris Nicol表示他们的产品DPU在加速神经网络训练上能够超越GPU 1000x,并相信早期用户试用后能够证实他们对DPU的这一表态。考虑到GPU在目前深度学习训练市场的地位,这实在是很大胆的宣言。 Wave的DPU拥有16000个处理元件,超过8000个算术单元,不通过CPU进行协调,所有的核都以6.7GHz运行(平均),使用粗粒度可重构架构。DPU有独特的自定时机制(self-timing mechanism),当没有数据通过时,DPU进入睡眠状态。更通俗一点,DPU可以看做一种混合FPGA和多核处理器,能处理数千个元素的数据流图的静态调度。这个设计与其他深度学习硬件初创公司培育的产品大为不同。 Nicol指出,加速器架构(特别是GPU)有两个问题,一是加载新的内核时有延迟,另一个是为了解决第一个问题使用MCU在运行时将程序移入移出,程序本身决定何时与MCU通信,但芯片上还有一个程序缓存。最终的结果是,没有CPU的架构在一个offload model中能获得更强的性能。软件方面,Nicols说:“深度学习实际上是一个在深度学习软件之上编程的数据流图,在像我们这样的处理器上运行,可以在运行时组装数据流图。例如,在运行(runtime)时从TensorFlow获取数据流图,并在runtime直接将其转换,在没有CPU的情况下执行,并映射到数据流芯片上。”     Wave Computing DPU 由于数据中心的训练目前主要采用GPU,并且这一市场目前由Nvidia主导,因此Wave能否在数据中心的市场取得成功已经影响Nvidia在这一市场的地位外界十分关注。作为硅谷较早进入AI领域的二十多家企业之一,Wave也是较早将产品推向市场的企业,Wave宣称以创新的方式大大超越竞争对手。 被Imagination甩卖的MIPS能帮助Wave吗? Wave现在将自己定位为人工智能领域更广泛的参与者,其技术和知识产权将进入训练处理市场的边缘。而MIPS已经从高性能CPU转向用于物联网设备和其他低功耗应用的高能效处理器。并且,尽管DNN数据中心训练市场如今很热,但智能物联网设备的未来将取决于DNN的高效边缘训练或推理,因此Wave收购MIPS可以为这些应用构建平台和许可IP,也就是可以将产品应用从云端拓展到终端。 Wave收购MIPS的逻辑没有问题,不过收购真的能帮助Wave在终端AI芯片上取得成功吗?MIPS创立于1984年,2012年底,CEVA和Imagination Technologies为并购MIPS而抢标时,许多业界观察家们都纳闷Imagination要拿MIPS来做什么,毕竟当时这个年营收约6千万美元的MIPS处于亏损状态。当Imagination最终以1亿美元的压倒性价格收购MIPS后,业界观察家认为这一高价收购显示出MIPS CPU对于Imagination的未来发展很重要。 不过事与愿违,收购MIPS并没给Imagination带来预期的效果,反而还拖累了Imagination的业绩。去年5月,Imagination开始出售MIPS,在不到五年的时间内价值从1亿美元缩水到6500万美元。Tirias Research首席分析师Kevin Krewell认为:“MIPS仍然是具有可扩展性和成熟软件生态系统的经典CPU设计。因此尽管MIPS应用在减少中,但仍然存在市场机会。”还有其他人认为,MIPS CPU架构存在一定的性能和效率优势,例如多线程技术,MIPS也能在一些实时、功率敏感的应用发挥重要作用,例如LTE、人工智能(AI)和物联网(IoT)。更重要的是,据悉MIPS还有一支约200多名工程师的团队在开发CPU技术,其中有些技术甚至比Arm所能提供的更为先进——例如多线程。 但是,由于近来市场上都是Arm和x86架构,MIPS没有太多生态系统,许多分析师也提出现在还有谁想要买MIPS的疑问。不过在去年9月,Imagination宣布将公司卖给中资凯桥(Canyon Bridge),并同意将旗下MIPS CPU业务卖给Tallwood Venure Capital。虽然还不知道Wave收购MIPS的最终价格,但收购带来的人才和专利对增强Wave的实力是毋庸置疑的,只是能否对其在终端的人工智能起到较大的作用仍需观察。 IoT终端智能Arm延续辉煌还是被取代? 目前,Arm几乎垄断了移动设备的CPU IP市场,不过MIPS和RISC-V似乎要在物联网智能终端大展身手。RISC(Reduced Instruction Set Computing),即精简指令集系统,与其对应的是复杂指令集CISC,RISC指令数目和寻址方式更短,执行效率更高,制造工艺简单且成本低廉,最早诞生于80年代的MIPS主机,不过随后Arm采用的也是这一处理器架构。 MIPS架构的诞生要比Arm早几年,起初MIPS和Arm的差距也不大,前者也占据了RISC架构微处理器市场约30%的份额,但移动互联网的兴起时MIPS却因为技术限制开始掉队,而且学院派发展风格也使得MIPS的商业进程远远落后于Arm,当然,MIPS最终被Arm打得溃不成军还有许多复杂的原因。 不过在被Imagination收购之后也并没有打算让MIPS死磕手机市场,更多的是在可穿戴设备市场以及网络设备上攻城略地,并且Imagination管理层认为其疏于管理所以影响了MIPS的发展蓝图。但到了IoT时代,MIPS又有发挥其优势的机会。 OURS创始人兼CEO谭章熹表示,智联网的需求是高定制化、高模块化、可扩展化以及支持新的技术,Arm架构不允许加入新的东西,也不允许定制化和修改,并且还有专利授权费。相反,技术上看,RISC-V 相比Arm架构处理器功耗低 5-6倍、面积效率提升5倍,可以让开发者有很多的自由度做一些特殊应用的优化,商业上看,RISC-V开源没有专利授权费用,对创业公司非常友好。因此RISC-V也是能和Arm媲美和竞争的架构,即使在IoT领域不替代Arm,RISC-V也将成为非常重要的玩家。 那么,RISC-V和MIPS是否在IoT智能终端替代Arm,或者至少成为重要玩家?

    时间:2018-06-15 关键词: MIPS ai芯片 加速神经网络

  • 基于MIPS处理器内核的通用MPU

    许多嵌入式极客都在想,如果他们继续在MICroChip的PIC32系列MCU上投入时间、精力和金钱,前景会怎么样。他们的投资会是安全的吗,和选择TI、NXP、ST的ARM Cortex-M3内核CPU的工程师相比又如何?ARM用户很有信心地认为,如果他们选择从Cortex-R系列升级到Cortex-A系列更高端的处理器,肯定会有效果。 另外还有一个观察,就是使用了强大的MCU以后,用户倾向于使用MPU(应用处理器)而不是继续使用MCU。MIPS的M4k/14k针对通用嵌入式和深度嵌入式应用,特别是针对MCU,在此之上更多的是MPU而不是MCU。 有趣的是Microchip取得了MIPS M14k和M14Kc内核系列的授权并将推出后续产品,这样看来很明显双方都投入于这一架构,并将带来更多基于该架构的强大的MCU。以下是几款厂商提供的基于MIPS处理器内核的通用MPU: NetLogic的Alchemy系列:该系列处理器针对超低功耗嵌入式微处理器应用。产品系列从Au1000到Au1380,时钟和功耗表现各有不同。Alchemy系列的优点在于内置类似MCU的外设,包括GPIO、10/100以太网控制器、USB设备和主控、UART、IrDA控制器(SIR、MIR和FIR)、AC-97控制器、I2S控制器、SSI控制器和LCD控制器。这些产品以MPU的能力和工具套件提供了接近MCU的功能。 Ingenic半导体基于MIPS32的XBurst系列:提供从JZ4750到JZ4770的360MHz至1GHz时钟速度的产品。芯片的功效非常高,能耗可低至0.05nW/MHz,性能高达2.5DMIPS/MHz。很出色!JZ系列成功用于包括Cruz tab在内的多款平板产品中。Ingenic一直是MIPS领域的成功故事。他们还提供针对WinCE、Linux和Android的开发工具。 东芝TX39和TX49系列:TX39基于MIPS32内核,而TX49基于MIPS64内核。时钟速度从200MHz到660MHz不等。产品针对数字娱乐和多媒体应用。 SiS基于Android的SoC:SiS681集成了32位的576MHz微处理器,提供32KB/16KB一级1/D缓存,32位1.3GHz DDRIII存储子系统,容量达5121MB,提供266MHz 2D图形引擎,x8 NAND闪存和SD/MMC接口,以及10/100以太网介质访问控制器。 PMC-Sierra:处理器解决方案提供独立管脚兼容的处理器和可从250MHz升级到1GHz的软件,低待机和运行功耗(分别低至100mW和1W),高达1GHz的集成处理器提供标准接口如PCI、GigE、DDR SDRAM、EJTAG和内置IPSEC加强安全性。对第三方开发伙伴有更广泛的支持。PMC-Sierra的目标市场是联网设备。 SiS691提供Open GL ES2.0/1.0 3D图形引擎,3D立体显示引擎,支持3DLCD平板的50/60Hz减速器,VP6, WebM VP8和多视点视频编解码(MVC)视频格式作为SiS通用视频编解码(UVD)的一部分,双通道DDR3-1333存储控制器,基于MIPS的CPU和400MHz音频DSP处理器。 当然除此之外还有其他选择,但以上是最值得注意的几款。很明显在PIC32之后还有许多出路,但通常MCU极客们并不知道这些。只要一些研究就可以发现有很多“相似的”MPU厂商,而掌握PIC32 MCU的专长之后,未来肯定还有更大发展。然而需要改进的是MIPS的市场策略。他们需要“强调”ARM这样的架构所做的,例如每个产品都有ARM内核在其中,ARM就大胆地标识出来。只要内核的性能仍受关注,MIPS就和ARM棋逢对手。

    时间:2018-06-07 关键词: MIPS 内核 处理器 mpu

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章

技术子站

更多

项目外包