-
基于ARM的可定制MCU可承担FPGA的工作
如今的产品生命周期可能短至六个月，因此在这种情况下要想取得定制ASIC的低成本、低功耗和高性能优势几乎是不可能的。定制ASIC的设计周期通常要一年左右，这通常要比终端产品的生命周期还要长。另外，标准单元ASIC还具有NRE费用(非重复工程成本)，对于基本的0.13微米设计，该成本约为30万美元，而对于具有复杂IP内容的90nm设计将超过100万美元。因而当每年的批量小于10万片时，从经济角度看就不具有可行性。
-
FPGA走向40nm
去年10月， Altera公司在北京宣布了该公司的45nm FPGA的生产计划。今年5月20日，Altera公司在北京发布了采用最新工艺制程的FPGA和HardCopy ASIC，并非45nm，而是TSMC今年3月才发布的40nm工艺。面对大家的疑问，Alter
-
首款40-nm FPGA和HardCopy ASIC（Altera）
为帮助设计人员提高集成度，进一步创新，Altera公司发布业界首款40-nm FPGA和HardCopy® ASIC。
-
嵌入式系统中IP协议用ASIC器件电路设计
嵌入式系统中IP协议用ASIC器件电路设计
-
首款40-nm FPGA和HardCopy ASIC（Altera）
为帮助设计人员提高集成度，进一步创新，Altera公司发布业界首款40-nm FPGA和HardCopy® ASIC。
-
采用DSP、PLD和ASIC实现多速滤波器设计的比较
许多通信系统都要用到多速滤波器(multirate filter)，多速滤波器是指输出数据速率与输入数据速率不相等的滤波器，常用于某个物理接口如数模转换器(DAC)或模数转换器(ADC)的接口处。
-
采用DSP、PLD和ASIC实现多速滤波器设计的比较
许多通信系统都要用到多速滤波器(multirate filter)，多速滤波器是指输出数据速率与输入数据速率不相等的滤波器，常用于某个物理接口如数模转换器(DAC)或模数转换器(ADC)的接口处。
-
加速ASIC/SoC原型设计的软件技术
ASIC和SoC器件成本的逐步上升迫使半导体供应商必须进一步开拓各个器件的市场以寻求满意的投资回报。日益增长的软件使用为此提供了有效的机制，因为增加的软件内容等同于更多的功能和软件变化提供了特定市场产品的差异化。
-
使用新SRAM工艺实现嵌入式ASIC和SoC的存储器设计
基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器，因为这种存储器结构非常适合主流的CMOS工艺流程，不需要增添任何额外的工艺步骤。
-
加速ASIC/SoC原型设计的软件技术
ASIC和SoC器件成本的逐步上升迫使半导体供应商必须进一步开拓各个器件的市场以寻求满意的投资回报。日益增长的软件使用为此提供了有效的机制，因为增加的软件内容等同于更多的功能和软件变化提供了特定市场产品的差异化。
-
使用新SRAM工艺实现嵌入式ASIC和SoC的存储器设计
基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器，因为这种存储器结构非常适合主流的CMOS工艺流程，不需要增添任何额外的工艺步骤。
