单芯片CAT-iqTM/DECT无线引擎(英飞凌)
给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法。首先详细介绍使用计数器的串联实现可控延时的方法,接着讨论不同延时范围下该数控延时器的改进方案,最后分析延时误差及延时精确度。
介绍了多功能语音人机接口模块的设计思想与组成架构,给出了键盘接口、RS232接口、语音录放及液晶显示等单元电路的设计实现方法,着重阐述了语音录放和液晶显示单元电路的设计与实现,并提供了经调试通过的关键程序代码。
本文提出了一种基于FPGA的通信系统基带验证平台的设计方案。该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器,为通信系统的基带设计提供了一个硬件实现和算法验证平台。
本文提出了一种基于FPGA的通信系统基带验证平台的设计方案。该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器,为通信系统的基带设计提供了一个硬件实现和算法验证平台。
本文提出了一种基于FPGA的通信系统基带验证平台的设计方案。该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器,为通信系统的基带设计提供了一个硬件实现和算法验证平台。