FPGA
-
基于Spartan-6 FPGA的SP605开发板解决文案
Spartan-6 FPGA是目标设计平台,提供集成的软件和硬件,有利于设计集中力量进行新产品创新. Spartan-6 FPGA包括LX 和LXT等13个系列, 逻辑单元从3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
-
基于Spartan-6 FPGA的SP605开发板解决文案
Spartan-6 FPGA是目标设计平台,提供集成的软件和硬件,有利于设计集中力量进行新产品创新. Spartan-6 FPGA包括LX 和LXT等13个系列, 逻辑单元从3,840 到147,443, 而功耗比以前的Spartan降低一半.Spartan-6采用45nm低功
-
基于Spartan-6 FPGA的SP605开发板解决文案
基于Spartan-6 FPGA的SP605开发板解决文案
-
基于28nn Stratix V FPGA的100GbE线路卡设计技术
28nm Stratix V FPGA包括增强的核架构,高达28Gbps和低功耗低BER的收发器,以及硬IP区块阵列等. Stratix V FPGA包括四个GT, GX, GS和E系列,内核工作电压0.85V, 533-MHz/1066-Mbps 外接存储器接口, Stratix V GX/GS/E 器
-
基于28nn Stratix V FPGA的100GbE线路卡设计技术
28nm Stratix V FPGA包括增强的核架构,高达28Gbps和低功耗低BER的收发器,以及硬IP区块阵列等. Stratix V FPGA包括四个GT, GX, GS和E系列,内核工作电压0.85V, 533-MHz/1066-Mbps 外接存储器接口, Stratix V GX/GS/E 器
-
基于28nn Stratix V FPGA的100GbE线路卡设计技术
基于28nn Stratix V FPGA的100GbE线路卡设计技术
-
基于28nn Stratix V FPGA的100GbE线路卡设计技术
基于28nn Stratix V FPGA的100GbE线路卡设计技术
-
用于无线基础设备中数据转换器和低成本FPGA的JESD204A
引言 随着人们订购无线服务数量的激增、各种服务类型的多样化，以及更低的便携式设备接入因特网的费用，使得对于增加基础设施容量的需求日益明显。3G智能手机、3G上网本和3G平板电脑是引发对于无线数据服务和基站
-
基于LVDS技术的实时图像测试装置的设计
针对弹载图像采集设备与地面测试台之间大量实时图像数据高速传输的问题，提出了采用LVDS技术与FPGA相结合的解决方案，详细介绍了实时图像数据传输部分的硬件组成及工作原理。实验结果表明,该方案的数据传输速度达到20 MB/s，很好地满足了实时图像数据发送和接收的速度要求。
-
S2C Stratix IV TAI LM（S2C）
S2C Stratix IV TAI LM（S2C）
-
用于无线基础设备中数据转换器和低成本FPGA的JESD204A
引言 随着人们订购无线服务数量的激增、各种服务类型的多样化，以及更低的便携式设备接入因特网的费用，使得对于增加基础设施容量的需求日益明显。3G智能手机、3G上网本和3G平板电脑是引发对于无线数据服务和基站
-
Xilinx Virtex-6与Spartan-6 FPGA连接目标参考设计支持PCI Express 兼容性设计
Xilinx Virtex-6与Spartan-6 FPGA连接目标参考设计支持PCI Express 兼容性设计
-
基于FPGA视频采集中的I2C总线设计与实现
随着编码理论和多媒体网络应用的发展，图像和视频压缩编码JPEG2000系统应用得到逐步推广。在此从视频采集中I2C总线的特点、协议入手，着重对I2C总线设计及实现方法进行介绍。基于视频采集芯片SAA7111，提出采用VHDL语言来模拟实现I2C总线接口的方法，并将其嵌入到FPGA中。实验仿真结果证明数据是正确、稳定、可靠的，具有一定的可借鉴性。
-
Altium在Altium Designer软件内新增Aldec FPGA仿真技术
Altium和Aldec日前签署的OEM协议中决定将Aldec的FPGA仿真功能添加到Altium Designer软件中去。该协议的签署使进行FPGA（现场可编程门阵列）设计的电子产品设计师们如虎添翼，业内领先的Aldec VHDL及Verilog仿真功能实
-
SignalTapII ELA的FPGA在线调试技术
通过对FPGA内部信号的捕获测试，可以实现对系统设计缺陷的实时分析和修正。与外部测试设备相比，可以总结出SignalTapII ELA的几点优越性：不占用额外的I／O引脚，不占用PCB上的空间，不破坏信号的时序和完整性，不需额外费用；从多方面证实，该测试手段可以减少调试时间，缩短设计周期。
-
基于FPGA的RS485接口误码测试仪的设计和实现
介绍了一种基于FPGA的误码测试仪的设计原理、实现过程及调试经验。该误码测试系统使用RS485接口，具有原理简单、接口独特、功能丰富等特点，系统具有较好的可扩展性。
-
可实现快速锁定的FPGA片内延时锁相环设计
摘要：延时锁相环(DLL)是一种基于数字电路实现的时钟管理技术。DLL可用以消除时钟偏斜，对输入时钟进行分频、倍频、移相等操作。文中介绍了FPGA芯片内DLL的结构和设计方案，在其基础上提出可实现快速锁定的延时锁相环
-
基于FPGA的高速FIFO电路设计
前言 在大容量高速采集系统项目的开发过程中，FPGA作为可编程逻辑器件，设计灵活、可操作性强，是高速数字电路设计的核心器件。由于FPGA内嵌存储器的容量有限，通常不能够满足实际设计电路的需求，需要外接SRAM、
-
使用SignalTap II逻辑分析仪调试FPGA
摘 要 ：本文介绍了可编程逻辑器件开发工具Quartus II 中SingalTap II 嵌入式逻辑分析器的使用，并给出一个具体的设计实例，详细介绍使用SignalTap II对FPGA调试的具体方法和步骤。 关键字 ： SignalTap；硬件调试
-
复用器重构降低FPGA成本
摘 要： 本文介绍了一种新的复用器重构算法，能够降低FPGA实际设计20％的成本。该算法通过减少复用器所需查找表（LUT）的数量来实现。算法以效率更高的4:1复用器替代2:1复用器树。算法性能的关键在于寻找总线上出现的
