FPGA
-
28nm FPGA上的创新技术超越摩尔定律
Altera公司在推出的采用先进28nm工艺制程的FPGA中采用创新技术，集成嵌入式HardCopy模块、部分重新配置新方法以及嵌入28Gbps收发器，这些创新技术大大超越了摩尔定律本身所带来的益处，极大的提高下一代Altera FPGA的
-
基于FPGA的数字磁通门传感器系统设计和实现
摘要：针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D／A、A／D芯
-
如何提高基于FPGA的原型的可视性
本文首先讨论与执行这些活动有关的现有技术的局限性。然后介绍新兴的可视性增强技术；这种新的技术包括一组缩减的要观察的信号的自动交互选择以及填充“遗漏片段”(未观察到的信号值)的“数据扩展”技术。
-
基于FPGA的数字磁通门传感器系统设计和实现
摘要：针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D／A、A／D芯
-
赛灵思推出Virtex-7 FPGA系列首款产品
21ic讯 赛灵思公司 （Xilinx, Inc.）日前宣布推出了 Virtex-7 现场可编程门阵列 (FPGA) 系列的首款产品。28nm Virtex-7系列产品旨在满足设备制造商的各种要求，帮助他们实现具有最高吞吐量的有线通信系统；最高信号处
-
基于FPGA的可变长度移位寄存器优化设计
基于FPGA的可变长度移位寄存器优化设计
-
Xilinx FPGA抗辐射设计技术研究
摘要：针对Xilinx FPGA在航天应用中的可行性，文章分析了Xilinx FPGA的结构以及空间辐射效应对FPGA的影响，结合实际工程实践给出了提高其可靠性的一有用办法和注意事项，如冗余设计、同步设计、自检等。表明配置信息
-
基于FPGA的时统模块可靠性设计
摘要：文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法，实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能，提高了同步精度和抗干扰性
-
赛灵思推出Virtex-7 FPGA系列首款产品
21ic讯 赛灵思公司 （Xilinx, Inc.）日前宣布推出了 Virtex-7 现场可编程门阵列 (FPGA) 系列的首款产品。28nm Virtex-7系列产品旨在满足设备制造商的各种要求，帮助他们实现具有最高吞吐量的有线通信系统；最高信号处
-
基于FPGA的出租车计费系统设计
摘要：出租车计费系统大多利用单片机进行控制，较易被改装，且故障率较高。针对这一问题，设计了一种基于FPGA的出租车计费系统，可模拟汽车行驶、暂停等待，停止等过程，并可同时显示金额、乘车总路程。设计采用层次
-
基于TMS320C6455的视频动目标检测装置设计
摘要：介绍一种基于高速DSP芯片TMS320C6455构建的视频动目标检测装置，有效地利用6455的大容量内存空间等特点，采用EDMA功能实现了高速数据传输的乒乓缓冲结构设计，软件设计是基于背景更新的动目标检测算法，测试结
-
基于FPGA的出租车计费系统设计
摘要：出租车计费系统大多利用单片机进行控制，较易被改装，且故障率较高。针对这一问题，设计了一种基于FPGA的出租车计费系统，可模拟汽车行驶、暂停等待，停止等过程，并可同时显示金额、乘车总路程。设计采用层次
-
基于TMS320C6455的视频动目标检测装置设计
摘要：介绍一种基于高速DSP芯片TMS320C6455构建的视频动目标检测装置，有效地利用6455的大容量内存空间等特点，采用EDMA功能实现了高速数据传输的乒乓缓冲结构设计，软件设计是基于背景更新的动目标检测算法，测试结
-
基于FPGA的IP核8051上实现TCP/IP的设计
该便携式接触网故障信号分析仪采用图形化程序设计语言LabVIEW开发设计, 可实现数据的高速实时采集、在线分析、自动存储、显示等功能。高速数字化仪NI PXI- 5112卡采样速度高、性能稳定可靠, 适宜对高速变化信号的实时监测。将软件安装在PXI- 1042工控机上, 具有体积小、抗干扰能力强、携带方便等特点, 同时具有故障性质判断、故障定位功能。该系统目前已经在石家庄变电所现场运行, 效果良好。
-
基于FPGA的智能变送器的设计与实现
摘要：根据工业应用的实际需要以及网络通信发展的功能要求，提出了基于FPGA智能变送器控制系统的总体方案，设计了以XILINX公司的Spartan3系列XC3S4005PO208C可编程逻辑器件为主控制器、DM9000A为以太网通信接口、SJA
-
FPGA控制下面阵CCD时序发生器设计及硬件实现
摘要 在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上，对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台，使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0
-
播洒FPGA的种子 助力中国人才培养
Altera的2011亚洲创新设计大赛和电子设计文章竞赛正如火如荼地进行着，笔者有幸对其发起人、组织者－Altera公司大学计划中国地区项目总负责人徐平波先生进行了专访。徐平波先生虽已年过六旬，长期坚持游泳，神采奕奕
-
基于FPGA的NAND Flash ECC校验
摘要 基于Flash存储器的Hamming编码原理，在Altera QuartusⅡ7．0开发环境下，实现ECC校验功能。测试结果表明，该程序可实现每256 Byte数据生成3 Byte的ECC校验数据，能够检测出1 bit错误和2 bit错误，对于1 bit错误
-
FPGA控制下面阵CCD时序发生器设计及硬件实现
摘要 在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上，对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台，使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0
-
FPGA时钟设计
摘要：在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。
