FPGA
-
ARM-FPGA跨平台通信：FSPI四线模式高速数据传输与误码率控制
在异构计算系统中，ARM与FPGA的协同工作已成为高性能计算的关键架构。本文基于FSPI（Fast Serial Peripheral Interface）四线模式，在150MHz时钟频率下实现10.5MB/s的可靠数据传输，重点分析时钟极性/相位配置、DMA加速、CRC校验等核心技术，并提供完整的Verilog与C代码实现。
-
国产FPGA工具链的高端化路径：高云半导体IP库与时序约束引擎突破
在全球FPGA市场被Xilinx（AMD）与Intel垄断的格局下，国产FPGA厂商高云半导体通过构建自主IP核生态与智能时序约束引擎，走出差异化高端化路径。本文深入解析高云半导体FPGA工具链的两大核心技术——全栈IP核库与AI驱动的时序约束引擎，揭示其如何通过"软硬协同"策略突破14nm/12nm先进制程，在5G通信、AI加速等高端领域实现国产替代。实验数据显示，高云工具链使复杂系统设计效率提升40%，时序收敛速度提高65%，为国产FPGA产业生态注入新动能。
-
米尔出席2025安路科技FPGA技术沙龙
2025年6月12日，由安路科技主办的2025 FPGA技术沙龙在南京正式召开，深圳市米尔电子有限公司(简称：米尔电子)作为国产FPGA的代表企业出席此次活动。米尔电子发表演讲，并展出米尔基于安路飞龙派的核心板和解决方案。现场，米尔与技术专家及生态伙伴共聚一堂，探讨前沿技术趋势，解锁定制化解决方案，共建开放共赢的FPGA生态圈!
-
AMD Spartan™ UltraScale+™ FPGA 开始量产出货
高 I/O、低功耗及先进的安全功能，适用于成本敏感型边缘应用
-
如何为特定应用选择温度传感器
本文讨论如何为特定应用选择合适的温度传感器。我们将介绍不同类型的温度传感器及其优缺点。最后，我们将探讨远程和本地检测技术的最新进展如何推动科技进步，从而创造出更多更先进的温度传感器。
-
Microchip推出成本优化的高性能PolarFire® Core FPGA 和 SoC产品
PolarFire Core 器件价格降低30%，同时保留了经典 PolarFire系列市场领先的能效、安全性和可靠性
-
村田制作所与Rohde & Schwarz公司联合开发用于测量Digital Envelope Tracking的省电效果的RF系统
株式会社村田制作所(以下简称“村田”)与Rohde & Schwarz GmbH & Co. KG(总部：德国慕尼黑，以下简称”Rohde & Schwarz公司”)联合开发了RF(Radio Frequency)1系统(以下简称“本系统”)，用于测量村田专有的功率控制技术——Digital ET (Digital Envelope Tracking)2的效果。通过使用本系统，可以高精度地测量5G和6G等的通信设备中Digital ET的省电效果。
-
喜讯!米尔电子与安路科技达成IDH生态战略合作，共筑FPGA创新生态
以芯为基，智创未来。近日，领先的嵌入式模组厂商-米尔电子正式与国产FPGA企业安路科技达成IDH生态战略合作。双方将围绕安路科技飞龙SALDRAGON系列高性能FPSoC，联合开发核心板、开发板及行业解决方案，助力开发者开发成功，加速工业控制、边缘智能、汽车电子等领域的创新应用落地。
-
如何使用RPi Pico调试AMD FPGA AXI设计
像任何行业帮助开发可编程逻辑应用程序一样，我们使用标准接口来实现重用和简化设计。在FPGA开发中最流行的接口是Arm可扩展接口(AXI)，它为开发人员提供了一个完整的高性能，如果需要的话，还可以缓存相干存储器映射总线。
-
医疗影像实时分割：基于FPGA的UNet模型硬件加速设计
在医疗领域，医学影像分割技术是疾病诊断、治疗规划和手术导航等关键环节的重要支撑。UNet作为一种经典的卷积神经网络架构，凭借其编码器-解码器结构和跳跃连接设计，在医学影像分割任务中表现出色。然而，传统的基于CPU或GPU的软件实现方式在实时性方面存在不足，难以满足临床应用对快速响应的需求。现场可编程门阵列（FPGA）凭借其高度并行性和可重构性，成为加速UNet模型推理的潜在解决方案。
-
脑机接口中的高密度神经信号采集：微电极阵列与FPGA实时处理
脑机接口（BCI）技术旨在实现大脑与外部设备的直接通信，其核心挑战在于高精度、低延迟的神经信号采集与处理。高密度微电极阵列（HDMEA）与现场可编程门阵列（FPGA）的结合，为突破这一瓶颈提供了技术路径。本文从硬件架构、信号处理算法及工程实现三个维度，解析该方案的核心原理与实现方法。
-
如何在硬件中进行有效地调试
当然，我们可以尝试通过遵循良好的FPGA开发过程来减少这种情况，从而实现结构化方法。这样的方法可以完成高质量的设计。通常，该开发过程将包含几个不同的阶段、过程和审查，以执行结构化方法
-
Microchip推出防务级高可靠性BR235和BR235D系列功率继电器
该系列25A QPL机电功率继电器符合MIL-PRF-83536规范和ISO-9001认证标准
-
Altera Agilex™️ 7 M 系列FPGA正式量产，提供行业领先的内存带宽
经优化，Agilex™️ 7 M系列 FPGA专为 AI与数据密集型应用设计，有效缓解内存瓶颈
-
如何在Petalinux 2024.2上启动Linux并开发实际应用程序
在ZCU104上部署PetaLinux 2024.2，并提供安装、引导和自定义应用程序，用于高级嵌入式系统开发。
-
Microchip PolarFire® SoC FPGA通过AEC-Q100汽车级认证
稳健型低功耗方案满足严苛环境下的汽车可靠性标准
-
利用高精度窗口监控器有效提高电源输出性能
技术发展日新月异，为应对功耗和散热挑战，改善应用性能，FPGA、处理器、DSP和ASIC等数字计算器件的内核电压逐渐降低。同时，这也导致内核电源容差变得更小，工作电压范围变窄。大多数开关稳压器并非完美无缺，但内核电压降低的趋势要求电源供应必须非常精确，以确保电路正常运行1。窗口电压监控器有助于确保器件在适当的内核电压水平下运行，但阈值精度是使可用电源窗口最大化的重要因素2。
-
解析FPGA跨时钟域处理方法
只要FPGA设计中的所有资源不全属于一个时钟域，那么就可能存在跨时钟域问题，因为异步逻辑其实也可以看做一种特殊的跨时钟域问题。
-
FPGA与MCU协同开发：软硬件任务划分与通信优化
在现代嵌入式系统设计中，FPGA（现场可编程门阵列）与MCU（微控制器）的协同开发已成为一种高效且灵活的设计方案。FPGA以其高度并行处理和可重构性，擅长处理高速、复杂的数据运算任务；而MCU则以其低功耗、易编程的特点，擅长处理系统控制任务。通过合理的软硬件任务划分与通信优化，可以充分发挥两者的优势，提升系统整体性能。
-
Andes晶心科技20周年，启动品牌新篇章，全新 Logo正式亮相
从亞洲到全球领航，Andes晶心科技以RISC-V为核心，重新定义处理器的未来。
