芯片ESD为何过关仍漏电？闩锁通道怎么切断？

芯片通过了实验室ESD测试，不代表上板后就一定不会漏电或偶发死机。真正难处理的，往往是防护结构通过一次大冲击后，寄生通道在正常工作条件下被慢慢激活。

ESD通过而硅后仍漏电，常见根因是钳位结构并没有在整条放电路径上均匀导通。看起来同一根电源环上的二极管或GGNMOS数量很多，但如果从焊盘到钳位器件之间串了较长金属、狭窄过孔链或局部拥塞区，最先触发的那一小段器件会承担远高于平均值的电流密度。一次冲击后，它不一定立刻短路，却可能留下局部熔伤、界面陷阱或寄生漏电通道，后续在高温或高压下才逐步显现。很多签核只对HBM等标准模型乐观，因为它们默认电流分布相对理想，真实产品里的CDM、带板插拔和热插拔场景却会把电流前沿抬得更陡，路径不均匀问题更突出。若版图审查只数器件尺寸，不核对从引脚到钳位的真实串联电阻和回流拥塞，再漂亮的钳位面积也可能被最细的那一截金属先拖垮。失效分析里若只找到轻微漏电而没有明显烧毁痕迹，更要回查放电路径是否曾在局部金属和接触孔处发生过瞬时电流拥挤。很多隐性损伤正是在这一层留下。

闩锁问题则发生在寄生双极结构被持续喂电之后。CMOS工艺里的P阱、N阱、衬底和扩散区天然就能拼出类似SCR的通道，只要某次过压、IO回灌或电源先后顺序不当把它触发，若保持电流低于系统能提供的工作电流，这条寄生通道就不会自己关掉。很多芯片在实验室静态测试里没事，装到板上却在某些外设先上电、某些引脚被外部高电平顶住时突然大电流发热，就是因为边界条件变了。守护环、深阱隔离和增大阱接触密度能降低触发概率，但若忽略保持电流与真实供电能力的关系，闩锁还是可能在现场被偶发条件拉起来。工程上必须同时限制输入回灌、电源排序和局部衬底电阻，而不是把问题全推给工艺。闩锁不是“撞上了才算数”的小概率事件，只要寄生回路有足够的增益，它早晚会在某个偏置组合下显形。现场调试时凡是涉及热插拔、外部上拉或多电源域先后上电的板卡，都应把这些顺序当成闩锁验证条件，而不是默认实验室顺序天然安全。寄生回路最喜欢在这种边界场景里被点燃。凡是把外部保护器件接得更远、把回流路径拉得更长的板卡修改，都可能把原本可控的寄生通道重新做活。防护结构是否可靠，最终要在真实上板边界里而不是在理想脉冲里回答。

ESD防护看的不只是有没有钳位器件，还要看电流是否走在你设计的路上。把寄生电阻和闩锁保持条件一起压住，产品可靠性才不会停留在测试报告里。