元件约束特性

元件约束(伏安关系)和拓扑约束。

电路理论主要研究电路中发生的电磁现象，用电流、电压和功率等物理量来描述其中的过程。因为电路是由电路元件构成的，因而整个电路的表现如何既要看元件的连接方式，又要看每个元件的特性，这就决定了电路中各支路电流、电压要受到两种基本规律的约束，即：

1、电路元件性质的约束。也称电路元件的伏安关系(VCR)、元件约束，它仅与元件性质有关，与元件在电路中的连接方式无关。

2、电路连接方式的约束(亦称拓扑约束)。这种约束关系则与构成电路的元件性质无关。基尔霍夫电流定律(KCL)和基尔霍夫电压定律(KVL)是概括这种约束关系的基本定律。

集总参数电路是由电路电气器件的尺寸和工作信号的波长来做标准划分的，要知道集总参数电路首先要了解实际电路的基本定义。实际电路有可分为分布参数电路和集总参数电路。

由电阻器、电容器、线圈、变压器、晶体管、运算放大器、传输线、电池、发电机和信号发生器等电气器件和设备连接而成的电路，称为实际电路。以电路电气器件的实际尺寸(d)和工作信号的波长(λ)为标准划分，实际电路又可分为集总参数电路和分布参数电路。

满足d<<λ条件的电路称为集总参数电路。其特点是电路中任意两个端点间的电压和流入任一器件端钮的电流完全确定，与器件的几何尺寸和空间位置无关。

不满足d<<λ条件的电路称为分布参数电路。其特点是电路中的电压和电流是时间的函数而且与器件的几何尺寸和空间位置有关。有波导和高频传输线组成的电路是分布参数电路的典型例子。