电子设计自动化

向高端性能逆袭 Altium Designer 14和Design Vault发布

“在EDA工具市场的金字塔中正呈现一种趋势，首先从底层，越来越多的用户不甘心仅仅用一些免费的软件，他们希望随着应用层面的提高，能够得到更好的工具支持;而在另外一端，在高端市场上有这样一些应用，随着这个

Protel DXP 详细教程（五）：设置新的设计规则

Protel DXP的PCB编辑器是一个规则驱动环境。这意味着，当你在PCB编辑器中工作并执行那些改变设计的操作时，如放置导线、移动元件、或自动布线，PCB编辑器将一直监视每一个操作并检查设计是否仍然满足设计规则。在你开

用protel99se画pcb的基本步骤和心得体会

1.画原理图 New schematic事先想好电路板要实现什么功能、实现这些功能都需要什么器件、规划好芯片的管脚分配之后，就可以按规划画原理图了。但规划也只是大概的规划，除非想得特别周全和仔细，否则在画pcb时根据走

如何从PSPICE过渡到Multisim？

基于Multisim的数字时钟设计

作者：刘允峰 加强实验教学、提高动手能力与创新能力是高等教育的教学重点。伴随着电子技术的快速发展，元器件、设备仪器不断更新，现有的实验室条件无法满足各种电路设计、调试要求，尤其综合性、创新性实验需要

Altera发布Stratix 10 SoC中的四核64位ARM Cortex-A53

21ic讯 Altera公司宣布其采用Intel 14nm三栅极工艺制造的Stratix 10 SoC器件将具有高性能四核64位ARM Cortex™-A53处理器系统，这与该器件中的浮点数字信号处理(DSP)模块和高性能FPGA架构相得益彰。与包括OpenC

简述DDS原理及其基于FPGA的实现

DDS同 DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广

Altera发布新款100G以太网和Interlaken IP内核

21ic讯 Altera公司今天宣布，公司MegaCore IP库新增四款同类最佳的知识产权(IP)内核，进一步增强了IP内核系列产品。这些同类最佳的新IP内核包括超高性能和超低延时100G Interlaken、100G以太网、40G以太网和10G以太网

基于Actel FPGA的PWM IP的应用

　脉冲宽度调制(PWM)是英文“Pluse Width Modulation”的缩写，简称脉宽调制。它是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，根据相应的载荷的变化来调制晶体管栅极或基极的偏置，来实现开关

降低噪声与电磁干扰的PCB设计窍门

电子设备的灵敏度越来越高，这要求设备的抗干扰能力也越来越强，因此PCB设计也变得更加困难，如何提高PCB的抗干扰能力成为众多工程师们关注的重点问题之一。本文将介绍PCB设计中降低噪声与电磁干扰的一些小窍门。下面

基于EasyEDA平台设计FM1188消回音调试板

最近有在做一些对讲设备，测试的时候，每次对着麦克风讲完话，总能从面前的喇叭上听到自己讲的话。想起偶尔打电话的时候也会出现相似的情况，就是不知道为什么电话里有自己的讲话声，之前只觉得电话出问题了，或者是信号串了之类的，没思考过。这回是面对面碰到了这种现象，了解后才知道这个是对讲系统设计中最棘手的问题之一，回音问题。经过一段时间与回音问题的抗争，积累了不少回音消除方面的经验，而今天就将这些经验分享给大伙，主要是其中用到的一款消回音调试板。

在allegro中如何更换元件封装

在allegro中，由于元件的封装出现了错误，需要修改元件封装，这时需要执行下面二步1、第一步先在allegro中打开需要修改的元件封装dra,修改完后保存，如果是要换成另一个封装或者全部新建来更新，请保证元件名与原来一

IC是什么？

使用 PlanAhead Design 工具提高设计性能

PlanAhead 软件提供了一种解决方案越来越多的客户在赛灵思® PlanAhead™ 设计分析工具提供的层次化设计方法学中找到解决方案。PlanAhead 软件为 FPGA 设计流程增加了可视性和控制。通过解决物理方面(介于逻

莱迪思宣布推出针对微型系统的世界上最小的FPGA

21ic讯 莱迪思半导体公司日前宣布推出iCE40 LP384 FPGA，超低密度FPGA扩展的iCE40系列的最小器件。能够使设计人员快速地添加新的功能，使成本敏感、空间受限、低功耗的产品差异化，新的小尺寸FPGA对许多应用是理想的