并行编程,最早的编程方法,功能最强大,但需要连接较多的引脚,通常需要12V~24V的高压,以示区别,下面称为 高压并行编程。 ISP(In System Programmability) 在系统编程,简称为 串行下载 IAP(In Application
当你改动了AVR的熔丝位配置,重新加电后,想再用ISP下载,提示:“进入编程模式失败”等,极有可能是你搞错了熔丝位,导致芯片不知道使用何种主频而无法正常工作(仅限于内部RC振荡的情况)。解决方法为:1。寄回给芯片
基于DSP与MAX147的多路数据采集系统设计
基于cPCI总线的嵌入式遥测前端处理器系统设计
基于CPCI总线多DSP系统的高速主机接口设计
混和信号数字示波器在通用串行总线开发中的应用
嵌入式系统架构发展趋势及比较分析
ARM7和ARM9双核平台的技术分析
基于DM642的智能视频监控系统的DSP实现
控制板级时钟分配期间出现的 EMI
摘要:IT公司的MSP430系列单片机是一种超低功耗的混合信号控制器,具有丰富的片内外设,有极其广阔的应用范围。介绍基于MSP430系列单片机的RS232/RS485 CAN总线通信转换接口的设计与实现,重点讨论其硬件配置和软件
在提高硬件系统抗干扰能力的同时,软件抗干扰以其设计灵活、节省硬件资源、可靠性好越来越受到重视。下面以MCS-51单片机系统为例,对微机系统软件抗干扰方法进行研究。 1 软件抗干扰方法的研究
摘要 介绍一种简便实用的PIC编程器实现方案。设计思想是:以单片机作为主控机,欲写入的PIC程序代码存放在主控机中,由主控机提供PIC芯片编程所需信号,并监测整个编程流程。在时钟脉冲信号作用下,把代码写入PIC的F
摘要:简要介绍了AT90CAN 28的功能特点,讲述了AT90CAN128中CAN控制器的原理及使用方法,针对所设计车型CAN总线控制系统的构成特点,制定了通信协议,并以联合制动单元为具体实例,对其设计过程进行了详细的描述,使
高速缓存(CACHE)作为内核和低速存储器之间的桥梁,基于代码和数据的时间和空间相关性,以块为单位由硬件控制器自动加载内核所需要的代码和数据。如果所有程序和数据的存取都由内核完成,基于CACHE的运行机制,内核始终能够得到存储器中最新的数据。但是当有其它可以更改存储器内容的部件存在时,例如不需要内核干预的直接数据存取(DMA)引擎,就可能出现由于CACHE的存在而导致内核或者DMA不能够得到最新数据的现象,也就是CACHE一致性的问题。