将异步FIFO和锁相环应用到高速雷达数据采集系统中用来缓存A/D转换的高速采样数据,解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器处理速度有限的矛盾,提高系统的可靠性。根据FPGA内部资源的特点,将FIFO和锁相环设计在一块芯片上。因为未使用外挂FIFO和PLL器件,使得板卡设计结构简单,并减少硬件板卡的干扰。由于锁相环的使用,使得整个采集系统时钟管理方便。异步FIFO构成的高速缓存具有一定通用性,方便系统进行升级维护。
异步FIFO和PLL在高速雷达数据采集系统中的应用
1、引言 随着音频解码技术、存储器技术、MP3高质量压缩技术等相关技术不断的发展以及人们对消费电子产品需求的增加,MP3新产品层出不穷,成为时尚潮流前沿的一个最佳载体。人们可以用它休闲娱乐 ,也可以用它工作和学
1、引言 随着音频解码技术、存储器技术、MP3高质量压缩技术等相关技术不断的发展以及人们对消费电子产品需求的增加,MP3新产品层出不穷,成为时尚潮流前沿的一个最佳载体。人们可以用它休闲娱乐 ,也可以用它工作和学
620)this.width=620;" />
由于超宽带信号的带宽很宽,传统的信号产生办法已不能直接应用于超宽带通信。为此,提出一种基于DDS+PLL的Chirp-UWB信号产生方案,该方法联合使用了DDS和PLL两种信号产生技术,优势互补。通过ADS结合Matlab对系统的模型建立和性能分析证明,该方案输出信号性能优良,完全能满足设计要求,并已成功应用于某超宽带通信系统。
频率合成技术是现代通信的重要组成部分,它是将一个高稳定度和高准确度的基准频率经过四则运算,产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏,是影响电子系统性能的关键因素之一。本文结合F
传 统以来,在选用FPGA组件时,成本、容量、效能、封装形式等,通常是系统架构师或设计人员的主要考虑。但随着低功耗应用快速兴起,现在,功耗效能也已成 为选用FPGA时的首要考虑。一般来说,设计人员对ASIC或FPGA的
VSAT是一种小卫星通信系统,可为边远地区的家庭和商业用户提供可靠的、具有成本效应的宽带数据和其它业务。VSAT采用一种小型天线来发送和接收卫星信号,可为所有处于卫星覆盖区域内的用户提供高带宽连接,无论用
概述 ATA5749是一款集成了完整小数分频器(fractional-N)的PLL射频发送器IC,适用于轮胎气压计、遥控无键入口和被动式入口汽车应用。ATA5749采用幅移键控(ASK)和闭环频移键控(FSK)调制,仅使用13.000 0 MHz晶体
现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL)。介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。
摘 要:结合数字式频率合成器(DDs)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果
矩阵交换器的电气性能十分理想。它具有输出频率不受电网频率限制等诸多优点。在矩阵变换器实现中的关键环节是获取电网电压相位。在电网平衡时传统矩阵变换器是基于过零点检测进行相位获取。随着配电网中各种电力电子设备的增加,电网遭到严重污染,并且随时可能发生波动。这种非理想条件下,锁相环便成为解决问题的有效途径。
1 引 言 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路,即系统进入锁定状态(或同步状态)后,震荡器的输出信号与系统输入信号之间相差为零,或者保持为常数。传统的锁相环各个部件都是由模拟电
简单介绍了全数字锁相环(ADPLL)的结构和工作原理,提出一种在FPGA的基础上可增大全数字锁相环同步范围的设计方法,并给出了部分verilog HDL设计程序的代码和仿真波形。