FPGA
-
一种基于FPGA并行流水线的FIR滤波器设计方案
1 Fir滤波器原理 有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单，但它相位的非线性，要求采用全通网络进行相位校正，且稳定性难以保障。FIR滤
-
基于Matlab和FPGA的FIR数字滤波器设计及实现
摘要：基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Altera公司的CycloneII系列FPGA芯片，提出了FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤，仿真及
-
基于FPGA的高速图像采集系统设计
在高速图像采集系统中，CPU时钟资源、I／O端口资源、传输单元等都成为系统的瓶颈。本系统采用FPGA+RAM+USB的设计：FPGA硬件采样模块，有效降低采样时延和CPU时钟资源；独特的RAM时序控制与读写控制分离设计，增加了模块之间的独立性，降低了控制的复杂度；USB设计在实现高速率数据传输的同时又具有低成本、易安装等优点。
-
基于FPGA的8位并行输入LED扫描控制芯片设计
一、介绍 LED(light emitting diode)显示屏由发光二极管阵列构成。发光二极管(LED)是一种电流控制器件,具有亮度高、体积小、单色性好、响应速度快、驱动简单、寿命长等优点, 能胜任各种场合实时性、多样性、动态性的
-
一个FPGA高手的总结
一个FPGA高手的总结
-
基于Matlab和FPGA的FIR数字滤波器设计及实现
摘要：基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Altera公司的CycloneII系列FPGA芯片，提出了FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤，仿真及
-
基于FPGA的高速图像采集系统设计
在高速图像采集系统中，CPU时钟资源、I／O端口资源、传输单元等都成为系统的瓶颈。本系统采用FPGA+RAM+USB的设计：FPGA硬件采样模块，有效降低采样时延和CPU时钟资源；独特的RAM时序控制与读写控制分离设计，增加了模块之间的独立性，降低了控制的复杂度；USB设计在实现高速率数据传输的同时又具有低成本、易安装等优点。
-
USB OTG的IP Core设计与FPGA验证
为了实现USB设备之间的直接通信，介绍一款USB 0TG IP核的设计与FPGA验证。在分析OTG补充规范的基础上，重点描述了USB OTG IP核的设计原理、模块划分以及每个模块的功能，然后对USBOTG的部分特性进行详细的阐述，最后给出该IP核在ModelSim中的功能仿真及FPGA验证结果。结果表明，该IP核具备主机功能和设备功能，可作为一个独立的IP模块应用到SoC系统中。
-
用 FPGA 产生高斯白噪声序列的一种快速方法
0 引言 短波信道存在多径时延、多普勒频移和扩散、高斯白噪声干扰等复杂现象。为了测试短波通信设备的性能，通常需要进行大量的外场实验。相比之下，信道模拟器能够在实验室环境下进行类似的性能测试，而且测试费用
-
无线基站中的FPGA和DSP组合
FPGA和DSP之间的“智能配分”可使无线系统设计师获得最佳性能组合和成本——效能。应用DSP和FPGA组合可使成本降低。对于无线基站，组合有DSP可编程逻辑的系统配分，可促使更大的产品设计和市场成功率。更高数据率的需
-
基于SRAM的FPGA连线资源的一种可测性设计
本文提出在FPGA芯片内插入多条移位寄存器链的方法，可使测试开关盒连线资源的时问比传统的测试方法和已有的一种方法时间上减少了99％以上，大大降低了测试的时间，降低了测试成本，并且消耗的硬件面积比大约在5％左右，在可接受的范围内。
-
基于ARM和FPGA的声纳波形产生系统设
基于ARM和FPGA的声纳波形产生系统设
-
Cyclone III FPGA版嵌入式系统开发套件（Altera）
Altera公司宣布，开始提供Cyclone® III FPGA版嵌入式系统开发套件，这一全面的平台加速了FPGA嵌入式系统的原型设计和开发。开发套件采用了多块电路板，含有业界目前发售的密度最大的低成本FPGA——Cyclone III E
-
USB OTG的IP Core设计与FPGA验证
为了实现USB设备之间的直接通信，介绍一款USB 0TG IP核的设计与FPGA验证。在分析OTG补充规范的基础上，重点描述了USB OTG IP核的设计原理、模块划分以及每个模块的功能，然后对USBOTG的部分特性进行详细的阐述，最后给出该IP核在ModelSim中的功能仿真及FPGA验证结果。结果表明，该IP核具备主机功能和设备功能，可作为一个独立的IP模块应用到SoC系统中。
-
USB OTG的IP Core设计与FPGA验证
USB OTG的IP Core设计与FPGA验证
-
用 FPGA 产生高斯白噪声序列的一种快速方法
0 引言 短波信道存在多径时延、多普勒频移和扩散、高斯白噪声干扰等复杂现象。为了测试短波通信设备的性能，通常需要进行大量的外场实验。相比之下，信道模拟器能够在实验室环境下进行类似的性能测试，而且测试费用
-
无线基站中的FPGA和DSP组合
FPGA和DSP之间的“智能配分”可使无线系统设计师获得最佳性能组合和成本——效能。应用DSP和FPGA组合可使成本降低。对于无线基站，组合有DSP可编程逻辑的系统配分，可促使更大的产品设计和市场成功率。更高数据率的需
-
Cyclone III FPGA版嵌入式系统开发套件（Altera）
Cyclone III FPGA版嵌入式系统开发套件（Altera）
-
Cyclone III FPGA版嵌入式系统开发套件（Altera）
Cyclone III FPGA版嵌入式系统开发套件（Altera）
-
基于TCA785和FPGA的触发器设计
摘 要： 以晶闸管构成的全桥整流电路为对象，分析和建立了两种触发器以实现对晶闸管的触发控制。一种是以TCA785为核心芯片的模拟触发器，另一种是以可编程逻辑阵列（FPGA）为核心芯片的数字触发器。试验表明两种触
