在开关电源设计与调试中，寄生电感产生高频电压的物理基础

在开关电源设计与调试中，工程师经常遇到一种令人头疼的现象：明明原理图设计合理，器件选型也没有问题，PCB上却出现各种莫名其妙的高频振铃、电压尖峰和EMI超标。追根溯源，这些问题的幕后黑手往往是电路中被忽略的寄生电感。寄生电感并非设计者有意放置的元件，而是存在于导线、PCB走线、元器件引脚、过孔甚至电容器内部电极结构中的非理想属性，当高频变化的电流流过这些寄生电感时，会在其两端感应出高频电压，这个看似微小的物理过程，实际上引发了开关电源中的一系列严峻问题。深入理解寄生电感产生高频电压的机制，掌握其抑制策略，是每个电源工程师的必修课。

一、寄生电感产生高频电压的物理基础

寄生电感产生高频电压，本质上遵循法拉第电磁感应定律。任何导体在承载变化电流时，都会在导体周围产生变化的磁场，这个变化的磁场反过来又会在导体本身及其邻近回路中感应出电动势。当电流的变化率di/dt很高时，即使寄生电感只有几纳亨，感应的电压也能达到惊人的幅度，公式V=L⋅di/dtV=L⋅di/dt精确描述了这种关系。

在开关电源中，功率开关管在几十纳秒内完成开通或关断，电流变化率di/dt可以高达每微秒上百安培。假设某段PCB走线的寄生电感为10nH，MOS管关断时的电流变化率为100A/μs，那么这段走线两端感应出的电压尖峰就达到1V。这仅仅是10nH电感带来的影响，现实电路中各处的寄生电感加起来动辄几十甚至上百纳亨，产生的感应电压足以造成严重的电路失稳。

更重要的是，寄生电感往往和电路中的寄生电容形成LC谐振回路。开关管关断瞬间的高di/dt在漏极回路的寄生电感上激发出电压脉冲，这个脉冲能量随后在寄生电感和开关管漏极寄生电容之间来回振荡，形成持续的高频衰减振荡，振荡频率通常在几十到几百兆赫兹，正好落在EMI测试的关键频段。这种谐振产生的振铃不仅是传导干扰的主要来源，还会通过辐射向外传播，形成难以抑制的辐射干扰。

二、寄生电感在开关电源中的具体来源与影响

PCB走线是寄生电感的最大来源。一条长10毫米、宽1毫米的PCB走线，寄生电感大约在8nH至15nH之间，如果走线更细更长，寄生电感会进一步增大。开关电源中功率主回路的走线总长度如果达到几十毫米，累积的寄生电感就能达到几十纳亨。这些寄生电感在功率回路中以串联形式存在，当高频脉动电流流过时，每一段寄生电感都会产生感应电压，叠加起来在功率器件两端形成超过母线电压的电压尖峰。

元器件的引脚和内部结构同样存在寄生电感。直插式电容的两根长引脚，寄生电感通常在10nH到20nH，电解电容因为内部卷绕结构，等效串联电感更高。功率MOS管虽然封装越来越小，但TO220、TO247等直插封装的源极引脚也有几纳亨到十几纳亨的寄生电感，这个源极寄生电感在开关过程中会感应出负反馈电压，降低开关速度、增加开关损耗，甚至引发栅极振荡导致MOS管意外导通。

变压器的漏感是寄生电感的典型代表。反激变压器中，原边漏感虽然被称作漏感，物理本质上就是寄生电感——原边产生的磁通未能完全耦合到副边，那部分“漏掉”的磁通所对应的电感就是漏感。漏感通常占原边电感的1%到5%，在MOS管关断时和漏极寄生电容发生谐振，是反激电源EMI超标的最主要根源。实测数据显示，漏感振荡的频率往往在30MHz到100MHz之间，正好是辐射干扰测试最敏感的频段。

过孔也是寄生电感的贡献者，尽管单个过孔的寄生电感只有1nH到2nH，但多个过孔串联效应会累积。四层板中如果走线需要从顶层经过过孔换到第三层，再经过过孔换回顶层，两个过孔就增加了大约3nH的寄生电感。对于高频信号回路来说，这点寄生电感已经足以改变回路的阻抗特性。

寄生电感感应出的高频电压危害是多方面的：电压尖峰叠加在功率开关管两端可能超出器件的耐压裕量，导致器件雪崩击穿甚至永久损坏;振铃产生的高频噪声通过传导和辐射路径向外传播，导致产品无法通过EMI认证;高频振铃还会耦合到控制电路中，影响反馈信号的准确性，导致输出不稳定甚至失控;寄生电感开关过程中感应的电压还会造成额外的功率损耗，降低电源整体效率。寄生电感可以说是一个“全能型破坏者”，几乎影响了开关电源的所有核心性能指标。

三、抑制寄生电感高频电压的核心策略

抑制寄生电感感应电压的思路明确：要么减小寄生电感本身，要么降低流过寄生电感的电流变化率di/dt。这两种思路在工程实践中各有侧重，往往需要协同使用才能达到理想效果。

减小寄生电感的根本手段是优化PCB布局。功率主回路是di/dt最大的回路，其中的寄生电感必须尽可能地小。缩短功率回路走线长度是最直接的方法，MOS管、变压器原边绕组和输入滤波电容三者构成的主功率回路，走线面积越小越好，理想情况是这三个器件紧挨着放置，让功率回路面积压缩到最小。走线加宽也能有效减小寄生电感，功率走线宽度至少2到3毫米，必要时可以采用多边形铺铜代替细走线，把回路阻抗降到最低。多层板设计时，利用相邻层的地平面和电源平面构成层间电容，让高频回流电流通过层间电容紧密耦合，抵消部分寄生电感的影响，这就是多层板天然具有低寄生电感优势的原因。

元器件选型也能在寄生电感层面做出优化。贴片元件没有长引脚，寄生电感通常只有直插元件的三分之一到二分之一。同样容值的电容，1206封装的贴片陶瓷电容，等效串联电感比直插电解电容低一个数量级以上，高频特性远胜电解电容。功率MOS管选择无引脚封装如DFN、QFN等，源极寄生电感可以从十几纳亨降低到1nH以下，对改善开关波形、降低电压尖峰有立竿见影的效果。

对于变压器漏感这类无法完全消除的寄生电感，需要采取吸收和缓冲措施。RCD吸收电路将漏感储存的能量通过电阻消耗掉，抑制漏感和寄生电容之间的谐振振荡，降低电压尖峰和EMI强度。RCD电路参数需要合理设计，吸收电容要足够大以吸收漏感能量，吸收电阻要保证吸收电压在安全范围内，同时不过度增加损耗。有源钳位技术能将漏感能量回收到输入，既抑制了电压尖峰，又提升了效率，适合对效率和EMI要求都高的场景。降低电流变化率di/dt同样能有效削减寄生电感的感应电压。在MOS管栅极串联适当阻值的电阻，拉长开关时间，从几十纳秒降低到一两百纳秒，能显著降低di/dt。代价是开关损耗会有所增加，因此需要在效率、温升和EMI之间找到平衡点，通常EMI满足要求即可，不必过度降低开关速度。

四、总结与工程实践要点

寄生电感上感应出的高频电压，是法拉第电磁感应定律在开关电源中的具体体现。尽管寄生电感无法彻底消除，但只要遵循“缩短走线、加宽铜皮、优化叠层、选对封装”的布局原则，合理应用吸收电路，并在必要时适当调节开关速度，就能将寄生电感感应电压控制在安全范围内。实践证明，大多数开关电源的电压尖峰和EMI问题，根源都在于寄生电感的细节没有处理好，把这些细节做到位，往往能以零成本换来性能的大幅提升。真正拉开电源设计水平差距的，不是用了多么先进的拓扑和器件，而是对寄生电感这类基础物理问题的深入理解和工程化把控能力。