当前位置:首页 > EDA > 电子设计自动化
[导读]在28nm及以下工艺节点,只做单一工况(Best/Worst、Func/Test)的静态时序分析(STA)已远远不够。Multi-Mode Multi-Corner(MMMC) 分析通过对不同工作模式(Functional / Scan / Power-Down)与多个PVT(Process-Voltage-Temperature)角落联合验证,是签核(Sign-off)前发现隐藏时序违例的唯一严谨做法。本文以Synopsys PrimeTime(PT)为主,兼述DC/ICC2中的配置思路,给出可落地的MMMC实践流程。



在28nm及以下工艺节点,只做单一工况(Best/Worst、Func/Test)的静态时序分析(STA)已远远不够。Multi-Mode Multi-Corner(MMMC) 分析通过对不同工作模式(Functional / Scan / Power-Down)与多个PVT(Process-Voltage-Temperature)角落联合验证,是签核(Sign-off)前发现隐藏时序违例的唯一严谨做法。本文以Synopsys PrimeTime(PT)为主,兼述DC/ICC2中的配置思路,给出可落地的MMMC实践流程。


一、MMMC基本概念与签核角落


1. 分析模式(Mode / Scenario)


• Functional Mode:正常业务逻辑,时钟树启用。


• Scan / Test Mode:ATE测试模式,通常有时钟门控不同配置。


- Power-Down / Retention Mode:部分域关电,主要查隔离与保持时间。


2. 签核角落(Corner / PVT)


典型四角或九角分析:

Corner PVT说明 主要检查点


WC(Slow-Slow, 1.62V, 125℃) Slow NMOS/Slow PMOS, 高温低压 Setup(建立时间)违例


BC(Fast-Fast, 1.98V, -40℃) Fast NMOS/Fast PMOS, 低温高压 Hold(保持时间)违例


Typical(TT, 1.8V, 25℃) Typical Process 参考性能估算


WCL / ML(Slow-N Fast-P 或反之) 片转角(On-Chip Variation) On-Chip Variation(OCV/AOCV)分析


二、PrimeTime中MMMC配置实操


PT从PT-SI / PT-PX开始全面支持Scenario-Based MMMC,核心是建analysis_view(分析视图),将Mode与Corner配对。


1. 读入库与约束


# 读入标准单元/IO库(max/min库已在 .lib 中区分)

set link_path [list * sky130_fd_sc_hd_tt_1p80V_25C.lib sky130_fd_io.lib]


# 读入去反标网表与约束

read_verilog my_design_post_pnr.v

read_sdc    -version 2.0 my_design.sdc

link_design my_design



2. 定义Operating Condition(PVT Corner)


# Slow corner (Setup)

create_operating_condition -library slow_ss_1p62V_125C \

   -min_library sky130_fd_sc_hd_ss_1p62V_125C.lib \

   -max_library sky130_fd_sc_hd_ss_1p62V_125C.lib \

   -min ss_1p62V_125C -max ss_1p62V_125C


# Fast corner (Hold)

create_operating_condition -library fast_ff_1p98V_m40C \

   -min_library sky130_fd_sc_hd_ff_1p98V_m40C.lib \

   -max_library sky130_fd_sc_hd_ff_1p98V_m40C.lib \

   -min ff_1p98V_m40C -max ff_1p98V_m40C



3. 定义Mode(通过不同SDC变体或变量)


# Functional Mode:使用原SDC

set func_mode [create_analysis_mode -sdc_files {mode_func.sdc} func_mode]


# Scan Mode:不同时钟定义/测试使能

set scan_mode [create_analysis_mode -sdc_files {mode_scan.sdc} scan_mode]



4. 组合成 Analysis View(核心!)


# WC-Setup + Functional Mode

create_analysis_view \

   -name view_func_wc_setup \

   -mode func_mode \

   -operating_condition slow_ss_1p62V_125C \

   -analysis_type on_chip_variation


# BC-Hold + Functional Mode

create_analysis_view \

   -name view_func_bc_hold \

   -mode func_mode \

   -operating_condition fast_ff_1p98V_m40C \

   -analysis_type on_chip_variation


# WC-Setup + Scan Mode(扫描链Setup也要过)

create_analysis_view \

   -name view_scan_wc_setup \

   -mode scan_mode \

   -operating_condition slow_ss_1p62V_125C \

   -analysis_type on_chip_variation



5. 运行并报告


# 对所有view做Setup/Hold检查

report_timing -max_paths 20 -delay_type max -view view_func_wc_setup

report_timing -max_paths 20 -delay_type min -view view_func_bc_hold


# 汇总所有view最差slack

report_qor -view *



三、DC / ICC2 中的MMMC对应配置


• Design Compiler (Topographical):使用set_operating_conditions指定max/min库,set_multicycle_path按Mode区分;可用report_constraint -all_violators分别查各Corner。


- ICC2 / Innovus:通过create_scenario把Mode(SDC)+ Corner(QRC/RC Corner + Library Set)绑定,Place & Route时可按Scenario做Timing-Driven优化(推荐至少做WC/BC两Scenario)。


四、On-Chip Variation(OCV / AOCV / POCV)配置


深亚微米下,同Die内MOS快慢差异不可忽略,需开启OCV:

# 开启OCV(早期保守做法)

set timing_ocv_enabled true

set timing_derate -early 0.9 -late 1.1 -clock

set timing_derate -early 0.95 -late 1.05 -data


# 推荐:用POCV(Parametric OCV)更精确

set timing_pocv_enabled true

read_pocv -file pocv_sigma.tbl



Setup分析用Late(慢)Launch / Early(快)Capture;Hold分析相反,PT自动按Analysis View处理。


五、常见坑与签核建议


1. 只用WC查Setup忽略Hold:Hold不随频率变,必须在Fast Corner单独查,否则流片后低温/高压下功能出错。

2. Scan Mode遗漏:扫描链在Test Mode有时钟不同定义,若不单独建View,Scan Path Setup可能假通过。

3. max/min库配反:set_operating_conditions -max对应Setup最慢库,-min对应Hold最快库——搞反会导致Hold报假Pass。

4. 未设Derating直接签核:尤其≥28nm,无OCV/POCV的MMMC分析偏乐观,Foundry通常要求带Derating报告。


六、结语


MMMC配置的精髓是“Mode × Corner = Analysis View”。在PrimeTime中明确定义Operating Condition、Analysis Mode与OCV Derating,并对Functional和Scan等各工作模式分别建View做全角落检查,才能确保时序签核经得起硅后考验。这也是从"能跑"迈向"可量产"的关键一步。


本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

在高速数字电路调试中,Setup(建立时间)和Hold(保持时间)违/规是导致系统间歇性死机或数据错误的“隐形杀手”。由于这类违/规通常发生在纳秒甚至皮秒级,且具有随机性,普通示波器难以捕捉。逻辑分析仪凭借其多通道并行采...

关键字: 逻辑分析仪 时序分析

本文将以具体实例来讲解时序约束中set_multicycle_path的约束方法及其效果。

关键字: 时序分析

在现代电子系统设计中,FPGA(现场可编程门阵列)因其高度的灵活性和可配置性而广泛应用于各种复杂系统中。然而,随着设计规模的不断扩大和时钟频率的不断提升,FPGA设计的时序问题日益凸显。为了确保设计能够在预定的时钟频率下...

关键字: Quartus II 时序分析 FPGA

在FPGA(现场可编程门阵列)设计领域,时序分析不仅是验证设计正确性的必要步骤,更是提升设计性能的重要手段。随着FPGA应用领域的不断拓展和复杂化,对设计性能的要求也越来越高,因此,如何通过使用特定的时序分析技术来优化F...

关键字: FPGA设计 时序分析

如何获取最新的时序分析功能?

关键字: 时序分析 示波器

51单片机工作时,是在统一的时钟脉冲控制下一拍一拍地进行的。这个脉冲是由单片机控制器中的时序电路发出的。单片机的时序就是CPU在执行指令时所需控制信号的时间顺序,为了保证各部件间的同步工作,单片机内部电路应在唯一的时钟信...

关键字: 51单片机 延时 时序分析

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点...

关键字: FPGA 时序分析
关闭