开关电源噪声为何到输出？纹波怎么压？

输出端纹波超标时，不能只问电容够不够大，还要看不同频段到底由谁在承担阻抗。开关电源噪声传到负载端，常常是输出网络在某个频带从滤波器变成了放大器。

低频纹波主要跟电感纹波电流和输出电容等效阻抗有关。电感值偏小、饱和电流不足或工作模式进入断续，都会让电流波动增大；输出电容的ESR决定部分纹波台阶，ESL决定高频尖峰能否被旁路。很多设计把多颗陶瓷电容并得很满，低阻抗确实下降，但若忽略直流偏压掉容，实际工作点的有效容值可能只剩标称的一半，低频纹波就会比计算值高。

高频尖峰往往不是电感纹波本身，而是同步整流反恢复、开关节点耦合和封装寄生通过输出回路注入。电容离整流器太远时，高频电流先走过一段铜皮和过孔，再回到电容，ESL会把尖峰直接变成电压。此时换更大容量没有太多意义，因为限制来自回路电感；更有效的是把小封装低ESL电容贴近噪声注入口，并让其回流路径短而闭合。

LC反谐振是输出整改中最容易被忽略的陷阱。不同容量、不同ESR的陶瓷、电解和聚合物电容并联后，会在某些频点形成阻抗峰。负载电流一旦含有这段频率，或开关谐波刚好扫到这里，输出纹波就会突然抬升。看起来像某颗电容失效，实际是组合阻抗没有被阻尼。适当保留聚合物电容ESR、串入小阻尼电阻，或调整电容容量分布，往往比继续增加陶瓷数量更有效。

后级负载也会改变输出噪声的意义。数字芯片本地去耦网络会与电源模块输出电容形成二级网络，线缆电感和封装寄生又会引入新的阻抗峰。若模块端测得纹波合格，负载引脚仍然出现尖峰，说明远端去耦和供电路径才是主战场。对高速ADC、PLL或射频前端，还要检查噪声频谱是否落在其PSRR低谷，幅值不大的纹波也可能被转成相位噪声或杂散。

压输出纹波要先分频段。开关频率附近由主LC和环路增益共同决定，几十兆赫兹以上更多看封装、布局和小电容位置，较低频的负载包络则与控制带宽和储能有关。把所有纹波都交给同一组电容，只会让某些频点过度设计、另一些频点无人负责。建立输出阻抗目标曲线，再按频段配置器件，通常比按容量清单堆料更稳。

测量同样会影响判断。长地线探头会把高频尖峰夸大，同轴探头若接在模块端又可能漏掉负载端跌落。最好同时在输出电容脚、连接器和关键负载引脚测量，并用带宽限制区分低频纹波与高频尖峰。只有知道哪一段频谱真正进入负载，整改才不会把仪器看到的假尖峰当成系统问题。

评估开关电源噪声的输出影响时，最终标准不应只是峰峰值，而是负载是否在其敏感频段获得足够低的供电阻抗。纹波幅度、频率位置和传播路径一起满足，输出才算干净。

因此，输出噪声治理不是单纯加大电容，而是做阻抗整形。把ESL、反谐振和负载敏感频段一起管住，纹波才不会换个位置重新出现。