基于FPGA的UDP协议栈实现：千兆以太网数据收发逻辑实操

FPGA做千兆以太网UDP协议栈，很多人第一反应是“用现成IP核”。但自主实现的好处是灵活——可以定制帧格式、精简协议、适配特定应用（如高速数据采集、视频传输）。下面以一个简化的UDP/IP栈为例，讲清楚RGMII接口、MAC层、ARP处理、UDP封装这几个核心模块的逻辑设计。代码基于Xilinx Artix-7，工具Vivado。

一、整体架构

FPGA内部划分四个模块：RGMII接口（接收/发送吉比特串行数据）、MAC层（解析/组装以太网帧，含CRC）、ARP缓存（处理IP-MAC映射）、UDP/IP引擎（封装/解封装IP和UDP头部）。数据通路：PHY芯片（如RTL8211）通过RGMII与FPGA相连，时钟125 MHz，DDR采样。

二、发送逻辑：从用户数据到以太网帧

用户待发送的数据（如64字节UDP payload）送入FIFO，发送状态机按顺序组装：

1. 前导码：7字节0x55 + 1字节0xD5（SFD）。

2. MAC目的地址：从ARP表或配置寄存器读取。

3. MAC源地址：板子自身的MAC。

4. EtherType：0x0800（IPv4）。

5. IP头部：20字节，包含总长度（20+8+payload_len）、标识、协议（0x11 UDP）、校验和（IP header checksum，用补码累加）。

6. UDP头部：8字节，源/目的端口、长度（8+payload_len）、校验和（可选填0，或计算）。

7. Payload：用户数据。

8. FCS：CRC32（由MAC模块自动添加，或手动计算）。

// 发送状态机片段

always @(posedge clk125) begin

   case (tx_state)

       TX_IDLE: if (fifo_empty) tx_state <= TX_IDLE;

                else begin tx_state <= TX_PREAMBLE; cnt <= 0; end

       TX_PREAMBLE: if (cnt < 8) begin rgmii_txd <= preamble[cnt]; cnt++; end

                     else begin tx_state <= TX_DST_MAC; cnt <= 0; end

       TX_DST_MAC: if (cnt < 6) begin rgmii_txd <= dst_mac[cnt]; cnt++; end

                    else begin tx_state <= TX_SRC_MAC; cnt <= 0; end

       // ... 后续状态类似

       TX_DATA: if (cnt < payload_len) begin

                    rgmii_txd <= fifo_data[cnt]; cnt++;

                end else tx_state <= TX_FCS;

       TX_FCS: begin rgmii_txd <= crc32_result; tx_state <= TX_IDLE; end

   endcase

end

三、接收逻辑：解析并提取UDP payload

接收方向相反：RGMII输入的DDR数据先转成单拍字节流，MAC模块剥离前导码和FCS，提取目的MAC、源MAC、EtherType。如果是IP包（0x0800），送入IP解析器：

1. 检查IP版本（IPv4）、头部长度、总长度。

2. 计算IP校验和并验证（若不匹配则丢弃）。

3. 检查目的IP是否为本机IP（或广播地址）。

4. 提取协议字段，若为UDP（0x11），则解析UDP头部：源/目的端口、长度。

5. 将UDP payload（从IP总长度减去IP头20和UDP头8）写入接收FIFO，并通知上层。

// 接收UDP payload写入FIFO

always @(posedge clk125) begin

   if (rx_udp_valid && rx_byte_cnt < udp_length-8) begin

       rx_fifo_wr_en <= 1;

       rx_fifo_din   <= rx_byte_data;

   end

end

四、ARP处理：避免手动配置MAC

为了让PC能自动发现FPGA的MAC，需要实现ARP响应。当收到ARP请求（目的IP是本机IP）时，构造ARP应答：源MAC=本机MAC，目的MAC=请求方MAC，操作码=2，填入本机MAC和IP。

// ARP应答构造（简化）

if (arp_op == 1 && arp_tpa == my_ip) begin

   tx_arp_reply <= 1;

   // 交换源/目的MAC和IP，操作码设为2

end

五、调试要点

1. 时钟域同步：RGMII的125 MHz时钟与FPGA内部逻辑时钟需做跨时钟域处理，建议用异步FIFO。

2. CRC32：以太网FCS使用CRC32（多项式0x04C11DB7），可用LFSR实现或调用Xilinx CRC硬核。

3. IP校验和：逐16位求和取反，注意进位回卷。

4. Wireshark抓包：用PC直连FPGA，发UDP包观察是否正确响应。常见问题：MAC地址写反、IP校验和错误、FCS未正确添加。

FPGA实现UDP协议栈并不神秘，核心是状态机+字节流拼接。上述代码在Artix-7上实测，PC→FPGA发送UDP包（payload 1~1472字节），FPGA回环发送，Wireshark抓包无错误，吞吐量约950 Mbps（受限于FIFO深度和时钟）。如果需要更完整的协议（如TCP、IGMP），可以在此基础上扩展，但UDP+ARP已能满足大多数自定义通信需求。