• 基于VHDL的99小时定时器设计及实现

    传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。

    模拟
    2010-06-13
    定时器 VHDL BSP 控制

  • 基于PCI总线芯片CH365的数据密码卡设计

    本文研制了一种能有效安全管理机密数据的密码卡

    模拟
    2010-06-13
    芯片 计算机 ROM PCI总线

  • 热传导封装技术

    为了避免过于理论化，我们从一个实验入手看看功耗与温度之间是如何相互关联的。在14引脚的双列直插式封装外壳里装入一个1欧电阻，电阻的两端连接到引脚7和14，另外还要将一个温度传感器连接到引脚1和2，以便我们能了

    模拟
    2010-06-12
    引脚 封装技术 散热器 传导

  • 引脚电容在引脚上耦合的噪声电压

    逻辑器件相邻引脚之间的寄生电容能够在敏感的输入法引脚上耦合出噪声电压。图2.21描述了一个互容CM使得逻辑器件中引脚1和引脚2产生耦合的情形。可以用式：计算由电路1传入电路2的串扰百分比：串扰=R2CM/T10%-90%其中

    模拟
    2010-06-12
    电容 电压 引脚 噪声

  • 预测地弹的大小

    为了对地弹进行有效的预测，需要知道4个要素：逻辑器件的10~90%转换时间，负载电容或电阻，引脚电感和转换电压。对于一个阻性负载R，可以用式：得到的电流变化率以及由式：定义的电感来计算地弹的幅值：对于一个容性

    模拟
    2010-06-12
    封装 电感 印刷电路板 柔性电路

  • 地弹大小的测量

    让我们通过一个具体例子来看看地弹脉冲到底会有多大。例：地弹的测量为了这一测量我们将使用一个四触发器，通过配置，使它输出中的3个处于触发状态，而第4个输出固定保持为零。我们可以使3个有交输出中的任何一个都能

    模拟
    2010-06-12
    脉冲 噪声 触发器 HC

  • 地弹如何影响电路

    图2.17说明了地弹的情形。设想一个TTL D型八触发器，由单一时钟输入，驱动一组32个存储器的芯片组，以每条输入线5PF计算，每条地址线的负载为160PF。假设进入D触发器输入点的数据建立时间较长而保持时间较短，图2.17

    模拟
    2010-06-12
    脉冲 封装 电路 引脚

  • 地线上不必要的电压为什么会出现地弹

    图2.16描绘了一个理想逻辑器件管芯引线连接的四引脚双列直插式封装器件。包含一个发送电路和一个电路。发送电路是推拉输出电路，而事实上任何构造的电路在高速情况下都同样会出现这一问题。假定输出驱动器的开关B刚刚

    模拟
    2010-06-12
    脉冲 电压 电流 引脚

  • 电压容限原理及其它介绍

    电压容限是逻辑驱动器的保证输出与逻辑接收器在最坏的情况下的灵敏度之间的差值。工作基于接收电压的逻辑系列产品都有电压容限，如同光学逻辑器件有光子容限，或者机械设备在BABBAGE引擎中有机械联运容限一样。图2.1

    模拟
    2010-06-12
    开关 电压 串扰 电位

  • 电压突变的影响--DV/DT以及电流突变的影响--DL/DT

    数字信号主要的频率分量都位于它的转折频率以下。转折频率FKNEE与脉冲上升时间TR相关，而与传播延迟、时钟速率或转换频率无关：信号传播的整个路径，包括器件封装、电路板布局以及连接器等，如果要它们正确地分发转换

    模拟
    2010-06-12
    电压 电流 串扰 电感耦合

  • 逻辑门电路的传播速度

    理论上的数字逻辑设计重点关注的是逻辑门电路的传播延迟。相比之下，高频电子工程中的许多实际的问题通常只取决于一个更细微的指标：最小输出转换时间。图2.13举例说明了这一差别。较快的转换时间会导致返回电流，串

    模拟
    2010-06-12
    产品系列 电流 逻辑门电路 CMOS

  • 输出功耗原理与计算

    消耗在端接电阻、下拉电阻以及其他偏置电阻上的功率使得电源总功率的负荷增加了，同时还增加了冷却的要求。“叠加偏置电流产生的动态功耗”文中解决了电路驱动外部负载的功耗问题。这一节将计算那些消耗在负载上的功

    模拟
    2010-06-12
    电容 电源 驱动电路 偏置电流

  • 电流源输出电路的功耗

    电流源输出电路具有线性的优势，通常在一些专门的总路线应用中采用。当驱动一个长的总线时，其电流输出自然而然地相互叠加，与电压源输出中非线性方式的相互影响形成鲜明对比。由于这些电路被设计线性甲类放大器，驱

    模拟
    2010-06-12
    驱动器 电流 输出电路 ALPHA

  • TTL或CMOS集电极开路输出的功耗

    用来计算TTL集电极开路输出电路静态功耗的公式如下：其中：VT=上拉电阻的有效端接电压 R=端接电阻的有效值 VHI=高电平输出（通常等于VT） VLO=低电平输出 VEE=输出晶体管的射极（或源极

    模拟
    2010-06-12
    集电极开路 CMOS TTL BSP

  • 射极跟随器输出电路的静态功耗

    图2.9举例说明了一个ECL或GAAS射极跟随器输出电路。该电路在HI和LO两个状态都有电流流过。对于10KH和10G产品系列，两者的逻辑HI和LO输出电压都是相近的，尽管不同的ECL和GAAS射极耦合逻辑系列在温度轨迹特性上存在细

    模拟
    2010-06-12
    晶体管 输出电路 下拉电阻 射极跟随器
首页 上一页 307 308 309 310 311 312 313 314 315 316 下一页 尾页
更多
发布文章

活动预告

更多

论坛

更多

相关标签

课程视频

更多