应用 - 21ic电子网

拆解HDMI 4K@30Hz音视频分离器：看NX8420如何环出同轴/光纤

拆解国产HDMI 4K30HZ视频分离器同轴光纤环4K30HZ，主打多路信号切换+音视频同步分离功能，兼容杜比全景声、7.1声道及多种音效调节，满足复杂影音场景需求。

纳祥科技硬核拆解
2026-04-22

电子拆解 HDMI 音视频
AI芯片架构：NPU在FPGA上的映射与脉动阵列实现

在AI芯片架构的演进中，NPU（神经网络处理器）与FPGA（现场可编程门阵列）的结合正成为边缘计算领域的重要突破。这种异构架构通过将NPU的专用计算能力与FPGA的可重构特性深度融合，在能效比、灵活性和实时性之间实现了完美平衡，尤其在自动驾驶、工业视觉等场景中展现出独特优势。

智能硬件
2026-04-22

FPGA AI芯片 NPU
时序约束入门到精通：SDC文件编写误区与虚假路径精准识别

在数字芯片设计流程中，时序约束文件（SDC）是连接前端逻辑设计与后端物理实现的桥梁。一份精准的SDC文件能使时序收敛效率提升80%以上，而错误的约束则会导致时序违例、功耗增加甚至功能失效。本文将结合实际案例，解析SDC编写中的常见误区，并揭示虚假路径识别的核心方法。

电子设计自动化
2026-04-22

时序约束 SDC文件
FPGA原型验证系统中的多片互联与时钟分配：破解仿真加速的两大难题

在SoC设计进入10亿门级时代后，单片FPGA已无法满足原型验证的容量需求，多片FPGA互联成为必然选择。然而，跨芯片信号同步与时钟分配问题随之浮现，成为制约仿真速度的关键瓶颈。本文将结合实际案例，解析多片FPGA原型验证系统中的互联架构优化与时钟分配策略。

电子设计自动化
2026-04-22

FPGA 时钟分配
RISC-V核在FPGA上的移植：调试陷阱与自定义指令扩展流程

在FPGA上移植RISC-V核并实现自定义指令扩展，已成为推动嵌入式系统创新的关键路径。这一过程既充满技术挑战，也蕴含着性能优化的巨大潜力。本文将结合实际案例，深入剖析调试过程中的常见陷阱，并阐述自定义指令扩展的完整流程。

智能硬件
2026-04-22

FPGA RISC-V
低功耗设计：FPGA的时钟门控与电源域管理实战

在物联网、可穿戴设备和边缘计算等电池供电场景中，FPGA的功耗优化已成为设计成败的关键。传统通过降低时钟频率或缩小器件规模降功耗的方法，往往以牺牲性能为代价。而时钟门控（Clock Gating）和电源域管理（Power Gating）作为两项核心低功耗技术，能够在不显著影响性能的前提下，实现30%-70%的功耗降低。本文将结合Xilinx Zynq UltraScale+和Intel Cyclone 10 GX平台，解析这两项技术的实战应用。

电源
2026-04-22

FPGA 低功耗设计
动态重构（Partial Reconfiguration）：实现业务不中断的硬件功能升级方案

在航空航天、工业控制、数据中心等对系统可用性要求极高的领域，硬件功能升级通常需要停机维护，可能导致服务中断或数据丢失。动态重构（Partial Reconfiguration, PR）技术通过允许FPGA在运行时局部更新硬件逻辑，实现了“热插拔”式的硬件升级，成为保障业务连续性的关键技术。本文将深入解析PR技术的实现原理、应用场景及优化策略。

工业控制
2026-04-22

动态重构 Partial Reconfiguration
FPGA资源榨取：利用DSP Slice实现高效矩阵乘法运算

在数字信号处理（DSP）和人工智能（AI）加速领域，矩阵乘法是核心运算之一。FPGA凭借其可重构特性，成为实现高性能矩阵乘法的理想平台。其中，DSP Slice作为FPGA中的专用算术单元，能够以极低功耗实现高吞吐量的定点或浮点运算。本文将深入探讨如何通过优化DSP Slice的利用，实现高效的矩阵乘法运算。

嵌入式分享
2026-04-22

FPGA 数字信号 DSP Slice
SystemVerilog UVM进阶：构建可复用的验证环境与随机约束冲突解决

在芯片验证领域，UVM（Universal Verification Methodology）已成为行业标准，其核心优势在于通过模块化设计实现验证环境的可复用性。然而，当验证场景涉及复杂随机约束时，约束冲突导致的随机化失败常成为项目推进的瓶颈。本文将结合实际案例，解析如何构建高可复用验证环境，并系统性解决随机约束冲突问题。

智能应用
2026-04-22

芯片验证 SystemVerilog UVM
跨时钟域（CDC）处理：异步FIFO的格雷码同步与亚稳态概率控制

在高速数字系统中，跨时钟域（Clock Domain Crossing, CDC）数据传输是常见挑战。当信号从快时钟域（Fast Clock Domain, FCD）进入慢时钟域（Slow Clock Domain, SCD），或反之，直接采样可能导致亚稳态（Metastability），引发系统功能异常。异步FIFO（Asynchronous FIFO）通过格雷码（Gray Code）同步技术，成为解决CDC问题的经典方案，其核心在于平衡数据可靠性与系统性能。

模拟技术
2026-04-22

异步FIFO 跨时钟域 CDC

首页上一页 11 12 13 14 15 16 17 18 19 20 下一页尾页

发布文章

应用

拆解HDMI 4K@30Hz音视频分离器：看NX8420如何环出同轴/光纤

AI芯片架构：NPU在FPGA上的映射与脉动阵列实现

时序约束入门到精通：SDC文件编写误区与虚假路径精准识别

FPGA原型验证系统中的多片互联与时钟分配：破解仿真加速的两大难题

RISC-V核在FPGA上的移植：调试陷阱与自定义指令扩展流程

低功耗设计：FPGA的时钟门控与电源域管理实战

动态重构（Partial Reconfiguration）：实现业务不中断的硬件功能升级方案

FPGA资源榨取：利用DSP Slice实现高效矩阵乘法运算

SystemVerilog UVM进阶：构建可复用的验证环境与随机约束冲突解决

跨时钟域（CDC）处理：异步FIFO的格雷码同步与亚稳态概率控制

活动预告

论坛

相关标签

课程视频