时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响,并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入
本文分析了传统IC设计流程存在的一些缺陷,并且提出了一种基于Logical Effort理论的全新IC设计方法。 众所周知,传统的IC设计流程通常以文本形式的说明开始,说明定义了芯片的功能和目标性能。大部分芯片被划分成便于
利用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要
目前有很多工程师在开发高速数字电路板,其中设计热插拔电路以提高电路板功效是一件非常有挑战性的工作。本文将介绍热插拔设计基础,并着重说明不同类型热插拔控制器的利弊,然后详细讲述热插拔三个关键部件的选择过
在分析倍频式SPWM并网逆变器电压相量图的基础上,提出了一种基于TMS320LF2407DSP芯片作为控制器的并网逆变器实现方案。该方案实现简单,控制方便,相关的实验波形验证了该方案的正确性。
本文设计的RFID射频读写器充分结合硬件、软件优势,可以实现对IS014443A协议的Mifare one卡的读写,读写距离可达6 cm。如果合理地设计天线系统并进行优化,还可以增至9一10 cm。该读写器可以方便地与包括PC在内的串口设备连接,易于针对不同的应用对象嵌人到其他各射频识别应用系统中。由于所选控制器程序存储单元为 Flash存储,可重复编程,升级方便。
大型多领域模拟混合信号(AMS)系统在电子行业中越来越常见,此类设计必须同时满足进度和准确度要求,从而给设计工程师带来了极大的挑战。本文介绍了一种结合自上而下和自下而上的方法来实现 “中间相遇”,
在保障互联网安全的各种加密算法中,随机数产生至关重要。产生随机数的方法有多种,其中振荡器采样法最适于构建SoC设计所需的随机数发生器。本文介绍振荡器采样法的工作原理,并概述在具体使用这种振荡器时应注意的事
该电路是低噪声微波小数N分频PLL的完整实现方案
调试PCB的传统工具包括:时域的示波器、TDR(时域反射测量法)示波器、逻辑分析仪,以及频域的频谱分析仪等设备,但是这些手段都无法给出一个反映PCB板整体信息的数据。本文介绍用EMSCAN电磁干扰扫描系统获得PCB完整电
先进库格式(ALF)是一种提供了库元件、技术规则和互连模型的建模语言,不同抽象等级的ALF模型能被EDA同时用于IC规划、原型制作、实现、分析、优化和验证等应用中。本文在介绍ALF概念的基础上,详细讨论了使用ALF时库元
从芯片组开始开发一种新手机通常要花费18个月的时间,这段时间内公司必须承担所有的开发费用,而产品在这段时间内又可能会经历价格下调,使公司预期经济效益减少。采用模块方案可以使产品提前面市,不仅获利机会增多
如今的无线设备中,线路板上一半以上的元件都是模拟RF器件,因此要缩小线路板面积和功耗一个有效方法就是进行更大规模RF集成,并向系统级芯片方向发展。本文介绍RF集成发展现状,并对其中一些问题提出应对方法和解决
越来越多的设计正向混合信号发展,IBS公司预测显示,到2006年所有集成电路设计中有73%将为混合信号设计。目前混合信号技术成为EDA业内最为热门的话题。深亚微米及纳米技术的发展促使芯片设计与制造由单个IC、ASIC向S
设计用于SoC集成的复杂模拟及射频模块是一项艰巨任务。本文介绍的采用基于性能指标规格来优化设计(如PLL或ADC等)的方法,可确保产生可制造性的鲁棒性设计。通过这样的设计,开发者能在保证成本效益和不超预算的前提下