当前位置:首页 > 模拟 > 模拟
[导读]本文用锁相环频率合成器专用芯片MC145152及其外围电路设计了909~915 MHz步进25 kHz的频率合成器,该频率合成器具有较低的相位噪声、很高的频率稳定度,大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小,满足了通信设备的高集成度和超小型化的要求,特别适合某些特殊场合的应用。

随着大规模集成电路的发展,各种新型的频率合成器和频率合成方案不断涌现,利用锁相环频率合成技术研制出了很多频率合成集成电路。本文介绍一种以摩托罗拉公司生产的MC145152芯片的为基础的频率合成器。这种锁相环频率合成器的稳定度和准确度与基准频率一致,从总体结构上看由单片机、锁相环及可编程分频器三部分组成。其中可编程分频器是单片微机与锁相环之间的接口,同时也是组成数字锁相频率合成器的关键部件,在移动通信陆地电台等领域有着广泛的应用。

1 MC145152芯片的特点及功能

MC145152是MOTOROLA公司生产的大规模集成电路,是16比特并行输入并行输入数据编程的双模锁相环频率合成器,该芯片内含参考频率振荡器、可供用户选择的参考分频器(分频比为8,64,128,256,512,1 024,1 160,2 048),双端输出的数字鉴相器、控制逻辑、10比特可编程的÷N计数器(分频比为3~1 023)、6比特可编程÷A计数器(计数范围为0~63)和锁定检测等部分。其中,10比特÷N计数器、6比特÷A计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器,吞脉冲程序分频器的总分频比为:N总=NP+A,其内部组成框图如图1所示。

(1)他与双模(P/(P+1))分频器同时使用,有一路双模分频控制输出MC。当MC为低电平时,双模分频器用(P+1)去除;当MC为高电平时,双模分频器用模数P去除。

(2)他有A计数器和N计数器两个计数器。他们与双模(P/(P+1))分频器提供了总分频值(NP+A)。其中,A、N计数器可预置。N的取值范围为3~1 023,A的取值范围为0~63。A计数器计数期间,MC为低电平;N计数器计数(N-A)期间,MC为高电平。

(3)他有一个参考振荡器,可外接晶体振荡器。

(4)他有一个R计数器,用来给参考振荡器分频,R计数器可预置,R的取值范围:8,64,128,256,512,1 024,1 160,2 048。

(5)他有两路鉴相信号输出,其中,φR,φV用来输出鉴相误差信号,LD用来输出相位锁定信号。

MC145152的工作原理;参考振荡器信号经R分频器分频后形成fR信号。压控振荡器信号经双模(P/(P+1))分频器分频,再经A,N计数器分频器后形成fv信号,fv=fvco/(NP+A)。fR信号和fV信号在鉴相器中鉴相,输出的误差信号(φR,φV)经低通滤波器形成直流信号,直流信号再去控制压控振荡器的频率。

当整个环路锁定后,fO=fR且同相,fVCO=(NP+A)fR,便可产生和基准频率同样稳定度和准确度的任意频率。

2 909~915 MHz数字锁相环频率合成器的设计

图2为移动通信909~915 MHz频率合成器的设计电路,其中压控振荡器输出的频率通过双模预分频器MC12054A预分频,再输出到可编程并行输入锁相环MC145152中,单片机AT89C51通过I/O口对MC145152进行编程,以改变其计数器的计数初值,从而改变分频比,鉴相器双输出端输出的误差信号φV和φR输入到双端输入的有源低通滤波器,输出信号直接对压控振荡器进行控制,构成了一个完整的数控锁相环。单片机接收人工调整、设置的数值,并对MC145152的计数器计数初值进行不同的预置,以锁定不同的频率,达到改变不同频点信号的目的。

2.1 909~915 MHz频率合成器元件的选取

锁相环频率合成器选用芯片MC145152。晶振选用12.8 MHz的温补晶体,他的频率稳定度较高,可达10-8。低通滤波器选用运放芯片MC33171;双模分频器选用MC12011与MC10154串联组成÷64/65双模前置分频器,环路总分频比N总=N×64+A=36 360~36 600,N=568~571,A=0~63。

2.2 909~915 MHz频率合成器电路的设计

(1)MC145152芯片参数的设计

909~915 MHz频率合成器电路图如图2所示。

fVCO=909~915 MHz,P=64,晶体振荡器的频率为12.8 MHz,参考分频器R取512,RA2~RA0为100,则:


因此,N的取值范围为568~571,A的取值范围为0~63,对应分频比36 360,N计数器二进制为1000111011,A计数器二进制为111000,对应分频比36 600,N计数器二进制为1000111011,A计数器二进制为111000,其余类推。R计数器、N计数器、A计数器可预置,各管脚接地为逻辑0,悬空为逻辑1。

2.3外围电路参数设计

假设压控振荡器控制电压△Vd=10 V,鉴相灵敏度Kd=9/2πV/rad,ζ值的大小直接影响环路的瞬态特性,ζ值大,环路的低通特性性能变差,对输入频率成分滤出能力降低;ζ值太小,瞬态特性有较大的过冲,捕捉时间加长,故需折衷考虑ζ的取值,通常比较合适的数值为ζ=0.5~1.5,通常选择最佳值1。

ωn为环路自然谐振角频率,ωn值的选择将直接影响环路滤波特性和捕捉时间,为了保证环路对噪声有较好的抑制,ωn应该远小于鉴相频率ωd,通常可按下式选择ωn=ωd/(30~1 000),当噪声来源于参考频率和分频器时,ωn可以选择得小些;当噪声来源于压控振荡器时,ωn可选择得大些,这里参数选10,因此叫ωn为2 500 rad/s。


有源比例积分滤波器由运放芯片MC33171构成,根据前面确定的参数K0,Kd和ωn可以确定R1和R2。

取电容标称值C为0.015μF,则R1为1 574 Ω,取电阻标称值1.6 kΩ,R2为53 333 Ω,取标称值5.4 kΩ。

当ζ选定和快捕时间ωn选定以后,自然角频率ts由下式决定:

,转换时间快,满足技术指标要求。

如还有其他技术指标要求,还需进行实验调整,使之达到指标要求并留有余量,最后再决定频率合成器环路参数。

3结 语

本文用锁相环频率合成器专用芯片MC145152及其外围电路设计了909~915 MHz步进25 kHz的频率合成器,该频率合成器具有较低的相位噪声、很高的频率稳定度,大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小,满足了通信设备的高集成度和超小型化的要求,特别适合某些特殊场合的应用。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

中国,北京 – Analog Devices, Inc. (ADI)推出一款针对高性能超宽带数据转换器和同步应用的800MHz至12.8GHz频率合成器ADF4377。这款频率合成器通过提供超干净时钟源来驱动信号采样过程...

关键字: ADI 数据转换器 频率合成器

预处理阶段测试设备状态;向DMA控制器的设备地址寄存器中送入设备号,并启动设备;向主存地址计数器中送入欲交换数据的主存起始地址;向字计数器中送入欲交换的数据个数 。

关键字: DMA 预处理 计数器

点击“意法半导体PDSA",关注我们!中国,2021年12月3日——意法半导体扩大ST8500G3-PLC(电力线通信)Hybrid双模通信芯片组认证核准频段,除欧洲电工委员会CENELEC-A规定规定的9kHz-95k...

关键字: 芯片组 FCC PLC 双模

A/D转换的基本原理在一系列选定的瞬间对模拟信号进行取样,然后再将这些取样值转换成输出的数字量,并按一定的编码形式给出转换结果。整个A/D转换过程大致可分为取样、量化、编码三个过程。取样-保持电路取样-保持电路的基本形式...

关键字: 转换器 A/D A/D转换器 计数器

来源:射频百花谭规范很重要工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是这样:如果不按规范做的话,过一个月后调试时发现有错,回头再看自己写的...

关键字: VERILOG 时钟 计数器 仿真验证

时序逻辑电路其任一时刻的输出不仅取决于该时刻的输入,而且还与过去各时刻的输入有关。常见的时序逻辑电路有触发器、计数器、寄存器等。

关键字: 时序逻辑电路 寄存器 计数器

在制造工业中存在大量的开关量为主的开环的顺序控制,它按照逻辑条件进行顺序动作号按照时序动作;另外还有与顺序、时序无关的按照逻辑关系进行连锁保护动作的控制;以及大量的开关量、脉冲量、计时、计数器、模拟量的越限报警等状态量为...

关键字: PLC 计数器 脉冲量

锁相环 (phase locked loop)是一种利用相位同步产生的电压,去调谐压控振荡器以产生目标频率的负反馈控制系统。

关键字: 锁相环 电压 回路

模拟锁相环锁相环锁相环的作用是什么_锁相环的主要作用_什么是锁相环

关键字: 锁相环 应用

锁相环三个参数分析

关键字: 锁相环 性能指标

模拟

31144 篇文章

关注

发布文章

编辑精选

技术子站

关闭