基于网口传输的LED同步屏控制系统及其FPGA实现

摘要：介绍一种以FPGA为核心，基于网口传输的全彩高灰度同步LED显示屏控制系统的设计方法。该设计改变传统设计中低效高成本的信号采集和传送方式，改用实时采集DVI接口显示信号、通过网口传输数据，采用高集成度FPGA和大容量SDRAM，采用信号包复用技术同步传送显示数据和控制数据及高效率的灰度切片算法等新技术，具有成本低、显示面积大、显示稳定、刷新率高等特点。
关键词：DVI；FPGA；百兆网口；同步LED显示屏控制系统；同步动态随机存储器；灰度切片算法

    LED全彩同步控制系统具有高性能实时显示、节能、环保等优点，成为现代信息发布的重要媒体。本设计改变传统设计中采集显卡VESA信号接口、使用并行多根总线传送数据的方式，改用采集DVI接口、通过网口传输数据，既节省成本也提高了传输效率和传输质量。另外，该设计还采用一系列新技术，例如使用高集成度FPGA作为主控制模块、使用大容量SDRAM代替高成本的等容量SRAM、采用信号包复用技术同步传送显示数据和控制数据、采用高效率的灰度切片算法等等。LED同步屏控制系统具有成本低、显示面积大、显示稳定、刷新率高等特点，是目前市面上非常具有竞争力的显示控制方案。

1 系统原理和结构
    系统整体架构如图1所示，主要由两部分组成：采样发送板(STR)和现场控制板(FRC)。通过大规模逻辑及其他组件，实时同步采集计算机输出的显示数据，通过高速缓存、格式转换后，由大容量传输通道传送到LED显示屏现场，最终转换成LED扫描控制信号，在LED显示屏上实现高清晰的视频、图片、文本等节目内容的显示。

1．1 显示信号采集
    本设计从电脑的DVI接口采集高清晰显示数据信号。DVI主要基于转换最小差分信号TMDS(Transition Minimizerl Differential signa-ling)技术来传输数字信号。TMDS运用编码算法把8 tit(24位色RGB数据，每色各8 bit)通过最小转换编码转换为10 bit数据(包含行场同步信息、时钟信息、数据DE、纠错等)，并在DC平衡后，采用差分信号传输数据。它比LVDS、TTL具有更好的电磁兼容性能，可用低成本专用电缆实现长距离、高质量数字信号传输。本系统采用专用TFP401A芯片。将计算机显示卡DVI接口输出的TMDS信号转换成TTL电平的RGB三色分离的数据信号。
1．2 显示数据格式转换
    DVI接口高速输入的显示信号是串行含灰度的数据，以24位色数据为例，每个颜色的权值数据为8位，即灰度等级为256级(28)。LED显示屏上的灰度实现，是通过控制每一个LED的点亮时间即占空比来实现的，为了更高效的实现不同的灰度，该设计采用全屏幕每个权值独立显示的方式，即控制整个屏幕分别显示1～8个权值的亮度。
    整个数据格式转换过程由采集发送板和现场控制板上的2片FPGA以及数据缓存的SDRAM来实现。通过权值分离-缓存-分区提取-数据重整等一系列过程，最终得到LED显示屏的扫描数据。
1．3 显示数据传送
    DVI接口送过来的同步视频信号数据量巨大。为了将大面积、高分辨率、高灰度的视频显示数据可靠的从电脑输出到显示屏体，需要采用可靠的传输媒介。另一方面，从计算机到LED显示屏距离一般为几十米到上百米。能传输的距离越长，从控制机房到显示屏的距离限制越小，工程施工越灵活。
    设计中的接口芯片采用RTL8208B实现。RTL8208B是Realtek公司生产的一款8口10 M／100 M以太网收发芯片。本设计中，采集发送板STR只需使用发送通道。现场控制板FRC同样只需要接收通道。每根以太网网线含4对双绞线，在百兆以太网中只使用到其中的2对，本设计中利用千兆以太网技术，使用全部4对双绞线来作为传送通道，这样每根网线可传输400 Mb／s的数据量，2根网线(8路通道)可传输800 Mb／s的数据量。表l为网口传输数据量分析情况。其中，数据量=分辨率×场频x256级灰度数据宽度。

    从表l可以得到，单根网线可传输l 024x512全彩或者1 024x768双色场频30 Hz的数据；两根网线传输l 024x512全彩或l 024x768双色场频60 Hz的数据。
1．4 LED显示屏灰度扫描实现
    LED显示屏由多个显示模组组合而成，显示接口一般由以下几个信号组成：串行数据信号：多组红、绿、蓝信号；串行时钟信号；CLK；串行锁存信号：LATCH；输出使能信号：OE；行编码信号(静态模组时无行信号)：一般最多16行扫描，行扫描信号在显示屏模组上由译码器(74HCl38等)译码得到。
    LED显示屏为实现大面积显示，屏幕面积一般非常巨大，而显示屏的控制数据一般都是串行传送，控制线都非常长且容易收到干扰，在大面积情况下可以保证稳定传输的信号频率有限。如果增加系统的控制面积，一般方法有：1)提高显示屏控制信号的时钟频率。但这种提高是有限的；2)降低刷新频率。刷新频率降低必将影响显示稳定度，效果很差；3)多个控制器同时处理。增加扫描控制器必然增加成本。
    本设计采用灰度切片的方式来实现高灰度、大面积、高刷新频率显示：按256级灰度(8位)计算，8位权值数据由高到低依次为D7(128权值)，D6(64权值)……DO(1权值)。设置合适的输出显示屏的串行时钟。提高并行输出的RGB数据信号组，即可提高显示屏面积并满足实际高清显示效果。本设计中，实际控制面积为l 024x768像素点。实际测试可以发现，采用灰度切片方式后，显示屏亮度损失极小，可以实现非常稳定的视频显示。

2 系统设计
2．1 采样发送板功能分解
    图2为采样发送板STR总体架构图和FPGA功能模块图。

2．1．1 DVI接口
    TFP40lA转换后向FPGA输入以下信号为QE／QO为每组信号送出红绿蓝各8 bit数据。本设计使用TFP40lA单链路TMDS方式；ODCK为数据时钟；DE为数据使能；VSYNC／HSYNC为场同步信号，行同步信号。
2．1．2 STR核心控制FPGA设计
    采集发送板的核心为高速逻辑器件FPGA，FPGA各功能框图如图2所示。FPGA通过实时采集数据并利用SDRAM缓存实现采样、缓存、格式转换等一系列高速同步数据处理。同时，FPGA通过采样发送板上的CPU接收计算机的控制指令来适应不同的显示屏和不同的应用环境。
    FPGA各功能模块说明如下：
    1)采集模块 ①伽马校正：对于不同的节目源、不同的显示屏体，需要经过不同数值的伽马校正来获得更符合人眼视觉的显示效果，得到更清晰的图像。本设计提供伽马校正接口，通过采样发送板上的MCU，可根据最终显示效果设置不同的伽马校正值。在采集数据输入后，即转换成经过校正的显示数据。②权值分离和数据重组：对输入串行数据进行权值分离处理，并根据CPU设置的显示屏扫描模式进行初步数据重组。
    2)SDRAM控制和仲裁器 系统需要实时处理每一帧显示数据，通过大容量的外部存储器作为缓存器。同步处理输人帧接收和输出帧提取。
    在以往的设计中，一般采用2片SRAM(静态存储器)将2帧信号独立存储，大容量的SRAM成本高昂。本设计中。采用单片SDRAM设计。相同容量的SDRAM比SRAM价格低得多，而采用单片SDRAM，整个系统的成本将进一步下降；同时与FPGA接口减少，对FPGA的I／O口需求减少，优化器件选择。
    两帧显示信号分时读写，当前正在缓存的帧数据和当前正在读取的上一帧数据在SDRAM里用不同的页面来分别进行存储。由于单片SDRAM控制和数据总线只有一组。所以需要SDRAM控制仲裁器模块来实现无缝分时总线切换控制。
    采集模块和输出模块分别将数据流切片，转成小数据块，数据流切片后，各模块每次占用总线的时间减短。经过精确计算每个模块占用总线的时间、2次占用总线要求的最长间隔，设计合适大小的数据流切片大小：2个模块即可实现无缝分时占用SDRAM总线。
    3)网口编码输出 输出控制模块按照显示屏的扫描模式分区采集缓冲SDRAM中的数据，并转换重整成新的网口串行传输格式。除了显示数据需要通过网口传输外，为实现远程设置现场控制板，还需要将控制参数通过网口传输。网口编码前将显示数据包和控制信号包，经过分时复用，经网口编码器编码后送至RTL8208B传送。
    4)帧同步控制 数据在采样发送板需要同步处理两帧信号，为了稳定地将输出网口的帧信号与输入的DVI帧信号同步，帧同步模块通过同步指令，将两个时钟域的帧信号锁定在一起，以实现帧信号同步控制，避免出现显示画面断裂的情况。
2．2 现场控制板功能分解
    图3为现场控制板FRC总体架构图和FPGA功能模块框图。

2．2．1 FRC核心控制FPGA设计
    现场扫描板的核心控制部分也为l片FPGA，FPGA通过实时接收网口数据并利用SDRAM缓存后，经过转换，由输出模块实现灰度显示，产生显示屏的控制信号。各功能模块说明如下：
    1)网口解码器和数据对齐、重整 现场扫描板的RTL8208B接收到网口送来的数据信号后送到FPGA的网口解码器模块。该模块由状态机实现：当依次检测到DV信号、H信号、SSD信号后，解码器开始定位并提取帧头信号，根据帧头码中的数据类型判断是控制帧还是数据帧，并分别进行提取。
    2)SDRAM控制和仲裁器 同采集发送板类似，现场控制板的FPGA也需要需要实时处理每一帧显示数据，通过大容量的外部存储器SDRAM作为缓存器，同步处理输入帧接收和输出帧提取。SDRAM控制仲裁器模块实现无缝分时控制。
    3)灰度实现和扫描转换 本模块按照1．1节的描述，提取SDRAM中的各灰度数据，转换成显示屏的控制信号数据。根据采集发送板送来的控制帧中的扫描参数，调整扫描输出的数据顺序和控制信号格式，以方便实现对不同类型的LED显示屏模块组的灵活控制。LED灰度扫描输出扫描仿真信号如图4所示。

    图4为输出原始信号图，输出信号再经过增加消影(行切换前关断屏体，防止出现串行的暗影信号叫消影)、行调整、多显示区穿插(控制更大面积)等处理后，经锁存驱动后送到与显示屏接口匹配的接口板，控制整个LED显示屏屏体的显示。
2．2．2 输出驱动
    输出驱动将FPGA输出的扫描信号锁存驱动后送到输出接口，外部再通过转接板驱动后送至LED显示屏。

3 结论
    大规模逻辑具有处理速度快、容量大等特点，随着技术的不断更新，向着更高容量、更低单位成本的方向快速发展。在通信等实时系统等领域，系统设计中充分利用FPGA的特点，使用FPGA作为核心控制模块，集成网络控制、大容量存储芯片控制、通信接口、外围器件接口、信号采集接口等多个控制功能，能够简化系统架构、降低整个控制系统以及外围成本；而精简的系统架构，避免多个控制器件匹配而造成的系统失效率高、易相互干扰等缺陷。
    系统设计中，充分考虑了技术的成熟性和整个系统工程的造价，本设计利用成熟的百兆网口芯片，灵活融入千兆网技术，令工程成本大为降低、而系统稳定性大幅提高。本控制系统在实际测试和应用中，无论是户内还是户外显示屏，显示稳定性和刷新频率等参数均非常优秀，而且通过技术手段，大大增加了单系统控制的面积，降低了成本。通过与之配套开发的软件同时使用，具有非常强的市场竞争力。