Synopsys公告将推出64位嵌入式处理器IP

Synopsys发表公告，表示将推出新的64位ARC处理器IP，可将高端嵌入式应用的性能提高3倍。新的64位ARCv3 ISA支持52位物理和64位虚拟地址空间，以实现对更大内存的有效访问;ARC HS5x(32位)和HS6x(64位)处理器可从1个内核扩展到12个内核，每个内核的性能高达13,750个CoreMarks和8750 DMIPS;新的HS6x处理器实现了完整的64位流水线和寄存器集，并与现有ARC EM和HS系列向后兼容。此外，MetaWare Development Toolkit简化了高度优化的高密度代码的开发和调试。

Synopsys的新闻稿中同时还指出，新型ARC HS处理器的多核版本包括一个创新的互连结构，该结构可链接多达12个内核并支持多达16个硬件加速器的接口，同时保持内核之间的一致性。处理器可以配置为实时运行，也可以配置为支持对称多处理(SMP)Linux和其他高端操作系统的高级内存管理单元(MMU)。为了加速软件开发，ARC MetaWare开发工具包支持ARC HS5x和HS6x处理器，该工具包生成高效的代码。新型ARC HS处理器旨在满足各种高端嵌入式应用的功率，性能和面积要求，包括固态驱动器(SSD)，汽车控制和信息娱乐，无线基带和无线控制。

乍一看，可以认为这只是对流行的ARC处理器系列的一些新增功能的公告。虽然这是事实，但故事还有很多。新发布的处理器IP有可能改变嵌入式系统的设计方式。The Linley Group的高级分析师Mike Demler表示：“类似网络，存储和无线设备等高端嵌入式系统日益复杂，这就要求要求在设计相关芯片时要做到在不牺牲功率效率的情况下提供更高的处理器功能和性能。“而 Synopsys的新型ARC HS5x和HS6x CPU满足了这些需求，同时它们还提供了支持未来嵌入式系统需求所需的可配置性和可伸缩性。”

为什么我认为此公告很重要?首先，基础知识。新闻稿中的以下句子很好地说明了这一点：“的32位ARC HS5x和64位HS6x处理器拥有单核和多核版本，是使用新超标量ARCv3指令集体系结构(ISA)的实现、在典型条件，在16纳米制程技术中，每个内核可提供多达8750 DMIPS下，这使其成为迄今为止性能最高的ARC处理器。”置新的性能标准很重要，但这仅仅是故事的开始。

从上面的公告可见，这些新的处理器内核可在多个方向上扩展功能，并为嵌入式应用创建了新的“画布”。一些功能使工作变得更轻松;有些从根本上创造了新的机会。关于简化工作，64位处理器最多支持52位物理地址空间，该地址空间可以直接寻址最多4.5 PB。这有很大的创新空间，并且比其他任何东西都大得多。此外，每个处理器群集最多支持12个具有L1缓存一致性的一致性CPU内核。但当今大多数应用都只支持四个CPU内核，其中一些提供多达八个。12个内核而不会降低吞吐量，为新应用打开了机会。处理器可以配置为实时运行，也可以配置为支持对称多处理(SMP)Linux和其他高端操作系统的高级内存管理单元(MMU)。

另一个值得注意的功能是，新处理器支持多达16个具有内存一致性的用户实现的硬件加速器。硬件加速器代表了许多应用的“秘密”。很少有处理器直接支持硬件加速器，且很多仅支持一种。这个处理器改变游戏规则，这些功能使这些处理器内核极为灵活，并提供了许多电源优化机会：支持所有CPU内核和硬件加速器的异步时钟，从而允许以与互连和处理器集群中其他内核不同的速度为内核提供时钟;支持所有CPU内核，所有硬件加速器和互连本身的单个电源域;支持行业标准ACE接口，以轻松连接到可能在SoC中实现的片上网络(NoC);具有侦听功能的CPU内核之间的一致性，以及具有侦听功能的硬件加速器之间的一致性;在软件控制下的群集共享内存，可用于在CPU内核，硬件加速器和NoC之间移动数据;对高达16 MB的紧密耦合内存(CCM)的高带宽，低延迟访问，可在CPU内核和硬件加速器之间共享，从而提供对本地内存的单周期访问;新处理器向后兼容EM，HS3x和HS4x处理器，非常方便。

Synopsys的ARC MetaWare Development Toolkit支持软件开发，该工具包包括针对处理器的超标量体系结构进行了优化的高级C / C ++编译器，用于调试和分析代码的多核调试器以及用于预硬件软件开发的快速指令集模拟器(ISS) 。精确周期的模拟器也可用于设计优化和验证。对处理器的开源软件支持包括Zephyr实时操作系统，优化的Linux内核，GNU编译器集合(GCC)，GNU调试器(GDB)以及相关的GNU编程实用程序(binutils)。与所有ARC处理器一样，这些处理器也包括支持自定义指令支持的ARC处理器扩展(APEX)技术。统计显示，大约80%的ARC用户使用了此功能。